CN109817602A - 基板及其制造方法 - Google Patents

基板及其制造方法 Download PDF

Info

Publication number
CN109817602A
CN109817602A CN201910102896.7A CN201910102896A CN109817602A CN 109817602 A CN109817602 A CN 109817602A CN 201910102896 A CN201910102896 A CN 201910102896A CN 109817602 A CN109817602 A CN 109817602A
Authority
CN
China
Prior art keywords
slot
core plate
substrate
lower surfaces
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910102896.7A
Other languages
English (en)
Inventor
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910102896.7A priority Critical patent/CN109817602A/zh
Publication of CN109817602A publication Critical patent/CN109817602A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Abstract

一种基板及其制造方法,该基板包括:一芯板,该芯板的上、下表面覆有铜箔,在该芯板上设置有通槽,该通槽贯穿该芯板的上、下表面;一导电种子层,覆盖于该通槽的内壁并延伸至该芯板的上、下表面;以及一电极层,填充于该通槽中导电种子层的内部使该通槽被填满并延伸至该芯板的上、下表面的导电种子层之上;其中,该基板的侧面电极通过切开该芯板的通槽使电极层暴露形成。该侧面电极面积大,引线键合更加方便,采用常规基板加工方法,避免使用无芯基板加工,避免了无芯基板翘曲的问题,并且避免使用无芯基板加工中的承载板,无需厚铜电镀,简化工艺,降低了加工制造成本。

Description

基板及其制造方法
技术领域
本公开属于封装基板技术领域,涉及一种基板及其制造方法,特别是一种包含侧面电极贯穿芯板上、下表面的基板,以及该基板的制造方法。
背景技术
通常基板的使用均是在基板的上下两个表面制作电极,在封装中,在正面电极上进行引线键合,通过键合引线和基板进行电性连接、或者正面电极直接与芯片焊球相互连接的倒装焊封装。背面电极通过焊球或表面浸锡后,倒装或表贴在PCB板上。
而在一些特殊应用中需要将基板垂直粘贴在PCB板上,在基板侧面制造电极,通过基板侧面的电极上进行引线键合到PCB板上,比如,光互联中的硅载片,就是采用硅片侧面和正面均制造电极,光发射芯片通过倒装焊与硅载片上的电极互联,通过硅载片上的通孔将光芯片发出的光传送到与通孔对准的光纤中,同时把接收光纤中的光信号通过硅载片上的通孔传回倒装在硅载片上的另一个光接收芯片上,通过光接收芯片,将光信号转换成电信号,无论是光发射芯片的控制信号还是光接收芯片的输出电信号,均要通过硅载片的侧面电极与PCB板之间通过引线键合,从而在控制信号加载的同时将光电转换的电信号传输出去。而硅载片的侧面电极是采用硅通孔(TSV)加工方式进行深硅刻蚀后,将刻蚀出来的深槽侧壁金属化,再将深槽切开形成的侧面电极。这种硅载片无论是硅材料还是结构加工均很复杂,而且无论材料成本还是加工成本均很高。
为降低硅载片的制造成本和加工成本,已经有人提出用有机载片代替硅载片,用有机基板加工与硅载片同样的结构实现硅载片的功能。具体实施方案是采用无芯(Coreless)基板技术,在第一层线路制造完成后,在第一层线路上侧面电极形成处,电镀厚度100微米高度左右的铜凸块,基板制作完成后,将铜凸块出切开,形成侧面裸露的100微米见方的侧面电极,在这样形成的侧面电极上进行引线键合。
然而,这种有机基板的结构和加工制造,从结构和加工制造方法上还是存在如下问题:
1、侧面电极尺寸较小,对于键合要求较高。
2、基板采用Coreless基板技术加工,整板翘曲较大,操作较为不便,工艺流程较为复杂。
发明内容
(一)要解决的技术问题
本公开提供了一种基板及其制造方法,以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面,提供了一种基板,包括:一芯板1,该芯板1的上、下表面覆有铜箔,在该芯板1上设置有通槽,该通槽贯穿该芯板1的上、下表面;一导电种子层4,覆盖于该通槽的内壁并延伸至该芯板1的上、下表面;以及一电极层3,填充于该通槽中导电种子层4的内部使该通槽被填满并延伸至该芯板1的上、下表面的导电种子层4之上;其中,该基板的侧面电极通过切开该芯板1的通槽使电极层3暴露形成。
在本公开的一些实施例中,侧面电极的表面上还涂覆有可焊性涂层。
在本公开的一些实施例中,通槽的槽宽大于50μm。
在本公开的一些实施例中,芯板1的上、下表面上,与电极层3对应设置有电极引线。
在本公开的一些实施例中,电极层3通过电镀的方式形成。
在本公开的一些实施例中,导电种子层4为一化学镀铜层。
在本公开的一些实施例中,芯板1的上、下表面中未覆盖导电种子层4以及电极层3的部分覆盖有绿油层2。
在本公开的一些实施例中,通槽为一包含N个通槽的通槽阵列,N为自然数,电极层3为与通槽对应的N个间隔开的电极单元,对应得到包含N个间隔开的侧面电极的基板。
根据本公开的另一个方面,提供了一种本公开提到的任一种基板的制造方法,包括:提供一芯板1,该芯板1的上、下表面覆有铜箔;在该芯板1上制作通槽,该通槽贯穿该芯板1的上、下表面;形成一导电种子层4,该导电种子层4覆盖于该通槽的内壁并延伸至该芯板1的上、下表面;形成一电极层3,填充于该通槽中导电种子层4的内部使该通槽被填满并延伸至该芯板1的上、下表面的导电种子层4之上;以及切开该芯板1的通槽使电极层3暴露形成该基板的侧面电极。
在本公开的一些实施例中,采用机械或激光铣槽的方式在该芯板1上制作通槽;采用化学镀的方式形成该导电种子层4;采用电镀的方式形成该电极层3;采用机械铣槽的方式切开该芯板1的通槽使电极层3暴露形成该基板的侧面电极;
当通槽为一包含N个通槽的通槽阵列时,采用普通光刻或者借助于干膜的光刻形成与通槽对应的N个间隔开的电极单元;
在侧面电极的表面上还涂覆有可焊性涂层,在侧面电极的表面上涂覆可焊性涂层的制作方法为:将侧面电极表面进行微蚀,去除表面机械损伤和残余粉末,然后在微蚀掉的部分涂覆可焊性涂层。
(三)有益效果
从上述技术方案可以看出,本公开提供的基板及其制造方法,具有以下有益效果:
1、结构上通过设置贯穿芯板上、下表面的通槽,通过在该通槽的内壁覆盖导电种子层,该导电种子层未填满该通槽,利用电极层填充于导电种子层的内部使该通槽被填满,上述导电种子层电极层均延伸至芯板上、下表面,通过切开该芯板的通槽使电极层暴露,从而得到侧面电极,该侧面电极面积大,引线键合更加方便;
2、制造工艺上通过贯通微槽加工和通槽电镀的方式,形成尺寸较大的基板侧面电极,采用常规基板加工方法,避免使用Coreless基板加工,避免了Coreless基板翘曲的问题,并且避免使用Coreless基板加工中的承载板,无需厚铜电镀,简化工艺,降低了加工制造成本。
附图说明
图1为根据本公开一实施例所示的基板的结构示意图,图中的视角为侧面电极的剖面图。
图2为如图1所示的基板对应的俯视图。
图3为根据本公开一实施例所示的切开芯板的通槽的示意图。
图4为根据本公开一实施例所示的侧面电极的表面上还涂覆有可焊性涂层的基板结构俯视图。
图5为根据本公开一实施例所示的基板的制造方法流程图。
图6A-图6K为根据公开一实施例所示的基板的制造方法对应的各步骤的结构示意图。
图6A为在双面覆铜板的上、下表面进行铜剪薄得到上、下表面覆有铜箔的芯板的剖面图。
图6B-1为在芯板上制作通槽的剖面图。
图6B-2为在芯板上制作通槽的俯视图。
图6C为形成导电种子层的剖面图。
图6D为形成电极层的剖面图。
图6E为在电极层上形成图案化图形(光刻胶或者干膜)的剖面图。
图6F为依据图案化图形刻蚀得到多个间隔的电极(包含图案化图形)的剖面图。
图6G-1为去除多个间隔的电极上的图案化图形(光刻胶或者干膜)的剖面图。
图6G-2为去除多个间隔的电极上的图案化图形(光刻胶或者干膜)的俯视图。
图6H-1为制作绿油层的剖面图。
图6H-2为制作绿油层的俯视图。
图6I为切开芯板的通槽使电极层暴露形成该基板的侧面电极的示意图。
图6J-1为将侧面电极表面进行微蚀后的俯视图。
图6J-2为将侧面电极表面进行微蚀后的剖面图。
图6K为在微蚀掉的部分涂覆可焊性涂层的俯视图。
图7为根据本公开一实施例所示的基板用于与PCB板进行垂直粘贴的示意图。
【符号说明】
1-芯板;2-绿油层;
3-电极层;4-导电种子层。
具体实施方式
本公开提供了一种基板及其制造方法,通过设置贯穿芯板上、下表面的通槽,通过在该通槽的内壁覆盖导电种子层,该导电种子层未填满该通槽,利用电极层填充于导电种子层的内部使该通槽被填满,上述导电种子层电极层均延伸至芯板上、下表面,通过切开该芯板的通槽使电极层暴露,从而得到侧面电极,该侧面电极面积大,引线键合更加方便。
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
在本公开的第一个示例性实施例中,提供了一种基板。
图1为根据本公开一实施例所示的基板的结构示意图,图中的视角为侧面电极的剖面图。图2为如图1所示的基板对应的俯视图。图3为根据本公开一实施例所示的切开芯板的通槽的示意图。图7为根据本公开一实施例所示的基板用于与PCB板进行垂直粘贴的示意图。
在某些应用场景中,比如该基板需要垂直粘贴在PCB板上,在基板侧面制造电极,通过基板侧面的电极上进行引线键合到PCB板上。本实施例中的基板可以应用于垂直粘贴于PCB板的场合,如图7所示,将本公开的基板垂直安装在一张PCB板上,该基板的侧面电极通过打线与PCB板连接。当然,也可以反过来将侧面电极倒装在PCB板(或另一个基板)上。需要说明的是,其他需要在基板的侧面通过侧面电极实现键合或者互连的场合也适用,这里不限制该基板的应用场景,本领域技术人员可以根据实际需要进行应用。
结合图1-图3所示,本公开的基板,包括:一芯板1,该芯板1的上、下表面覆有铜箔,在该芯板1上设置有通槽,该通槽贯穿该芯板1的上、下表面;一导电种子层4,覆盖于该通槽的内壁并延伸至该芯板1的上、下表面;以及一电极层3,填充于该通槽中导电种子层4的内部使该通槽被填满并延伸至该芯板1的上、下表面的导电种子层4之上;其中,该基板的侧面电极通过切开该芯板1的通槽使电极层3暴露形成。
下面结合附图对本实施例中的基板进行详细介绍。
本实施例中,芯板1为常规的覆铜板,该芯板1的上、下表面均覆有铜箔。
本实施例中,参照图2所示,芯板1的上、下表面中未覆盖导电种子层4以及电极层3的部分覆盖有绿油层2。
在一些实施例中,通槽为一包含N个通槽的通槽阵列,N为自然数,电极层3为与通槽对应的N个间隔开的电极单元,对应得到包含N个间隔开的侧面电极的基板。
本实施例中以N=4进行示例,参照图1所示,该基板包含4个通槽,形成一通槽阵列;每个通槽的剖面形状为矩形,如图2所示,该通槽沿着芯板1所在平面延伸,在芯板表面呈现一长条跑道形状,如图3所示。如图2和图3所示,芯板1的上、下表面上,与电极层3对应设置有电极引线。
在本公开的一些实施例中,通槽的槽宽大于50μm。
当然,在其他实施例中,根据实际需要可以适应性设置通槽的宽度、间隔以及通槽的加工形状。
图4为根据本公开一实施例所示的侧面电极的表面上还涂覆有可焊性涂层的基板结构俯视图。
参照图4所示,在本公开的一些实施例中,侧面电极的表面上还涂覆有可焊性涂层。该可焊性涂层的设置是为了方便后续与PCB板的键合。
在一实例中,侧面电极的表面上涂覆可焊性涂层的制作方法为:将侧面电极表面进行微蚀,去除表面机械损伤和残余粉末,然后在微蚀掉的部分涂覆可焊性涂层。
其中,可焊性涂层包括但不限于如下材料:NiAu或NiPdAu等。
在本公开的一些实施例中,电极层3通过电镀的方式形成。
在本公开的一些实施例中,导电种子层4为一化学镀铜层。
该基板通过设置贯穿芯板上、下表面的通槽,通过在该通槽的内壁覆盖导电种子层,该导电种子层未填满该通槽,利用电极层填充于导电种子层的内部使该通槽被填满,上述导电种子层电极层均延伸至芯板上、下表面,通过切开该芯板的通槽使电极层暴露,从而得到侧面电极,该侧面电极面积大,引线键合更加方便。
在本公开的第二个示例性实施例中,提供了一种基板的制造方法,对应形成本公开的基板的结构的方法均在本公开的保护范围之内。
本公开的基板的制造方法,包括:提供一芯板1,该芯板1的上、下表面覆有铜箔;在该芯板1上制作通槽,该通槽贯穿该芯板1的上、下表面;形成一导电种子层4,该导电种子层4覆盖于该通槽的内壁并延伸至该芯板1的上、下表面;形成一电极层3,填充于该通槽中导电种子层4的内部使该通槽被填满并延伸至该芯板1的上、下表面的导电种子层4之上;以及切开该芯板1的通槽使电极层3暴露形成该基板的侧面电极。
本实施例中,基板的结构对应为:涂覆有可焊性涂层、包含N个间隔开的侧面电极的基板。
图5为根据本公开一实施例所示的基板的制造方法流程图。
图6A-图6K为根据公开一实施例所示的基板的制造方法对应的各步骤的结构示意图。
参照图5以及图6A-图6K所示,本实施例的基板的制造方法,包括:
步骤S21:提供一芯板,该芯板的上、下表面覆有铜箔;
图6A为在双面覆铜板的上、下表面进行铜剪薄得到上、下表面覆有铜箔的芯板的剖面图。
本实施例中,通过在双面覆铜板的上、下表面进行铜剪薄得到上、下表面覆有铜箔的芯板1,得到的芯板的剖面结构参照图6A所示。
步骤S22:在该芯板上制作通槽,该通槽贯穿该芯板的上、下表面;
图6B-1为在芯板上制作通槽的剖面图。图6B-2为在芯板上制作通槽的俯视图。
本实施例中,利用机械或激光铣槽的方式在芯板1上制作通槽,该通槽为包含4个通槽的通槽阵列,得到的结构参照图6B-1和图6B-2所示。
步骤S23:形成一导电种子层,该导电种子层覆盖于该通槽的内壁并延伸至该芯板的上、下表面;
图6C为形成导电种子层的剖面图。
本实施例中,采用化学镀的方式形成导电种子层4,该导电种子层4为一化学镀铜层,该导电种子层4覆盖于该通槽的内壁并延伸至该芯板1的上、下表面,得到的剖面结构如图6C所示。
步骤S24:形成一电极层,填充于该通槽中导电种子层的内部使该通槽被填满并延伸至该芯板的上、下表面的导电种子层之上;
图6D为形成电极层的剖面图。
本实施例中,采用电镀的方式形成电极层3,该电极层3填充于该通槽中导电种子层4的内部使该通槽被填满并延伸至该芯板1的上、下表面的导电种子层4之上,得到的剖面结构如图6D所示。
步骤S25:图案化制作间隔开的电极单元;
本实施例中,通槽为一包含N个(这里以4个通槽进行示例)通槽的通槽阵列时,采用普通光刻或者借助于干膜的光刻等图案化工艺形成与通槽对应的N个间隔开的电极单元。
图6E为在电极层上形成图案化图形(光刻胶或者干膜)的剖面图。图6F为依据图案化图形刻蚀得到多个间隔的电极(包含图案化图形)的剖面图。图6G-1为去除多个间隔的电极上的图案化图形(光刻胶或者干膜)的剖面图。图6G-2为去除多个间隔的电极上的图案化图形(光刻胶或者干膜)的俯视图。
本实施例中,以采用干膜的图案化工艺进行示例,也可以采用光刻胶的图案化工艺,与之类似,这里不再赘述。在电极层上进行干膜贴附,并利用曝光工艺在干膜上形成预定的图形,如图6E所示;然后依据上述图形进行刻蚀,得到多个间隔的电极(电极上包含干膜图案),如图6F所示;接着去除多个间隔的电极上的干膜图案,得到间隔开的电极单元,如图6G-1和图6G-2所示。
步骤S26:制作绿油层;
图6H-1为制作绿油层的剖面图。图6H-2为制作绿油层的俯视图。
本实施例中,在未覆盖导电种子层4以及电极层3的部分覆盖绿油层2,参照图6H-1和图6H-2所示。
步骤S27:切开芯板的通槽使电极层暴露形成该基板的侧面电极;
图6I为切开芯板的通槽使电极层暴露形成该基板的侧面电极的示意图。
本实施例中,采用机械铣槽的方式进行切割,切开该芯板1的通槽使电极层3暴露形成该基板的侧面电极,得到的结构如图6I所示。
步骤S28:在侧面电极的表面上涂覆可焊性涂层;
图6J-1为将侧面电极表面进行微蚀后的俯视图。图6J-2为将侧面电极表面进行微蚀后的剖面图。图6K为在微蚀掉的部分涂覆可焊性涂层的俯视图。
本实施例中,在侧面电极的表面上涂覆可焊性涂层的制作方法为:将侧面电极表面进行微蚀,去除表面机械损伤和残余粉末,将侧面电极表面进行微蚀后的结构图如图6J-1和图6J-2所示,然后在微蚀掉的部分涂覆可焊性涂层,结果如图6K所示。
当然,本实施例仅作为示例,形成该基板的方式不局限于上述实施例。
综上所述,本公开提供了一种基板及其制造方法,结构上通过设置贯穿芯板上、下表面的通槽,通过在该通槽的内壁覆盖导电种子层,该导电种子层未填满该通槽,利用电极层填充于导电种子层的内部使该通槽被填满,上述导电种子层电极层均延伸至芯板上、下表面,通过切开该芯板的通槽使电极层暴露,从而得到侧面电极,该侧面电极面积大,引线键合更加方便;制造工艺上通过贯通微槽加工和通槽电镀的方式,形成尺寸较大的基板侧面电极,采用常规基板加工方法,避免使用Coreless基板加工,避免了Coreless基板翘曲的问题,并且避免使用Coreless基板加工中的承载板,无需厚铜电镀,简化工艺,降低了加工制造成本。
需要说明的是,在附图或说明书描述中,相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式,为所属技术领域中普通技术人员所知的形式。另外,虽然本文可提供包含特定值的参数的示范,但应了解,参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向。因此,使用的方向用语是用来说明并非用来限制本发明的保护范围。
并且,为实现图面整洁的目的,一些习知惯用的结构与组件在附图可能会以简单示意的方式绘示之。另外,本案的附图中部分的特征可能会略为放大或改变其比例或尺寸,以达到便于理解与观看本公开的技术特征的目的,但这并非用于限定本公开。依照本公开的内容所制造的产品的实际尺寸与规格应是可依据生产时的需求、产品本身的特性、及搭配本公开的内容据以调整,于此进行声明。
再者,单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种基板,其特征在于,包括:
一芯板(1),该芯板(1)的上、下表面覆有铜箔,在该芯板(1)上设置有通槽,该通槽贯穿该芯板(1)的上、下表面;
一导电种子层(4),覆盖于该通槽的内壁并延伸至该芯板(1)的上、下表面;以及
一电极层(3),填充于该通槽中导电种子层(4)的内部使该通槽被填满并延伸至该芯板(1)的上、下表面的导电种子层(4)之上;
其中,该基板的侧面电极通过切开该芯板(1)的通槽使电极层(3)暴露形成。
2.根据权利要求1所述的基板,其特征在于,所述侧面电极的表面上还涂覆有可焊性涂层。
3.根据权利要求1所述的基板,其特征在于,所述通槽的槽宽大于50μm。
4.根据权利要求1所述的基板,其特征在于,所述芯板(1)的上、下表面上,与电极层(3)对应设置有电极引线。
5.根据权利要求1所述的基板,其特征在于,所述电极层(3)通过电镀的方式形成。
6.根据权利要求1所述的基板,其特征在于,所述导电种子层(4)为一化学镀铜层。
7.根据权利要求1至6中任一项所述的基板,其特征在于,所述芯板(1)的上、下表面中未覆盖导电种子层(4)以及电极层(3)的部分覆盖有绿油层(2)。
8.根据权利要求7所述的基板,其特征在于,所述通槽为一包含N个通槽的通槽阵列,N为自然数,所述电极层(3)为与通槽对应的N个间隔开的电极单元,对应得到包含N个间隔开的侧面电极的基板。
9.一种如权利要求1至8中任一项所述的基板的制造方法,其特征在于,包括:
提供一芯板(1),该芯板(1)的上、下表面覆有铜箔;
在该芯板(1)上制作通槽,该通槽贯穿该芯板(1)的上、下表面;
形成一导电种子层(4),该导电种子层(4)覆盖于该通槽的内壁并延伸至该芯板(1)的上、下表面;
形成一电极层(3),填充于该通槽中导电种子层(4)的内部使该通槽被填满并延伸至该芯板(1)的上、下表面的导电种子层(4)之上;以及
切开该芯板(1)的通槽使电极层(3)暴露形成该基板的侧面电极。
10.根据权利要求9所述的制造方法,其特征在于,
采用机械或激光铣槽的方式在该芯板(1)上制作通槽;
采用化学镀的方式形成该导电种子层(4);
采用电镀的方式形成该电极层(3);
采用机械铣槽的方式切开该芯板(1)的通槽使电极层(3)暴露形成该基板的侧面电极;
当所述通槽为一包含N个通槽的通槽阵列时,采用普通光刻或者借助于干膜的光刻形成与通槽对应的N个间隔开的电极单元;
在侧面电极的表面上还涂覆有可焊性涂层,在侧面电极的表面上涂覆可焊性涂层的制作方法为:将侧面电极表面进行微蚀,去除表面机械损伤和残余粉末,然后在微蚀掉的部分涂覆可焊性涂层。
CN201910102896.7A 2019-01-31 2019-01-31 基板及其制造方法 Pending CN109817602A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910102896.7A CN109817602A (zh) 2019-01-31 2019-01-31 基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910102896.7A CN109817602A (zh) 2019-01-31 2019-01-31 基板及其制造方法

Publications (1)

Publication Number Publication Date
CN109817602A true CN109817602A (zh) 2019-05-28

Family

ID=66606258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910102896.7A Pending CN109817602A (zh) 2019-01-31 2019-01-31 基板及其制造方法

Country Status (1)

Country Link
CN (1) CN109817602A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332597A (zh) * 2000-05-15 2002-01-23 日立Aic株式会社 电子元件设备及其制造方法
CN102265709A (zh) * 2008-12-29 2011-11-30 揖斐电株式会社 印刷电路板及其制造方法
CN102386157A (zh) * 2010-09-02 2012-03-21 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN109068504A (zh) * 2018-10-30 2018-12-21 生益电子股份有限公司 一种侧壁非金属化的阶梯槽的制作方法及pcb

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332597A (zh) * 2000-05-15 2002-01-23 日立Aic株式会社 电子元件设备及其制造方法
CN102265709A (zh) * 2008-12-29 2011-11-30 揖斐电株式会社 印刷电路板及其制造方法
CN102386157A (zh) * 2010-09-02 2012-03-21 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN109068504A (zh) * 2018-10-30 2018-12-21 生益电子股份有限公司 一种侧壁非金属化的阶梯槽的制作方法及pcb

Similar Documents

Publication Publication Date Title
US10134711B2 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN101853842B (zh) 芯片封装体及其制作方法
KR101091552B1 (ko) 금속성 패드를 비아 위에 형성한 마이크로전자 요소
US20110260200A1 (en) Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN103608913A (zh) 多孔基板中的通孔
JPH081936B2 (ja) チップ・キャリア及びその製造方法
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
KR20080046558A (ko) 전자 부품 및 그 제조 방법
US20020117753A1 (en) Three dimensional packaging
CN105280601A (zh) 封装结构及封装基板结构
EP2649643A2 (en) Compliant interconnects in wafers
CN202454585U (zh) 光电转换模块
JP3914954B1 (ja) 発光装置およびその製造方法
US7086786B2 (en) Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
CN103325803A (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
US9331051B2 (en) Wafer scale technique for interconnecting vertically stacked dies
CN111443440A (zh) 光器件结构及其制作方法
CN109817602A (zh) 基板及其制造方法
CN116613267A (zh) 一种微型led发光器件扇出封装结构及制备方法
CN103762205A (zh) 兼容pcb工艺的多功能基板及其制作方法
US11367676B2 (en) Semiconductor device packages including redistribution layer and method for manufacturing the same
US11784625B2 (en) Packaging method and package structure for filter chip
JP2013120898A (ja) 半導体デバイスおよびその製造方法
CN106098643A (zh) 双向集成芯片重布线埋入式基板结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190528