CN109817540B - 晶圆检测缺陷的分类方法 - Google Patents
晶圆检测缺陷的分类方法 Download PDFInfo
- Publication number
- CN109817540B CN109817540B CN201910089873.7A CN201910089873A CN109817540B CN 109817540 B CN109817540 B CN 109817540B CN 201910089873 A CN201910089873 A CN 201910089873A CN 109817540 B CN109817540 B CN 109817540B
- Authority
- CN
- China
- Prior art keywords
- defects
- module
- wafer
- chip
- classifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆检测缺陷的分类方法,包括如下步骤:步骤一、晶圆上用于形成多个芯片,根据版图定义出各芯片的各功能模块的地址空间;步骤二、进行缺陷检测并记录各缺陷的地址;步骤三、将各缺陷的地址和步骤一中的各功能模块的地址空间进行比对,用所对应的功能模块的代码来表示缺陷从而实现缺陷分类。本发明能将缺陷和晶圆的芯片的失效分析过程中的失效测试现象实现明确对应,方便芯片的失效分析。
Description
技术领域
本发明涉及一种半导体集成电路制造方法,特别是涉及一种晶圆检测缺陷的分类方法。
背景技术
半导体集成电路芯片通常形成在晶圆上,晶圆通常为硅衬底晶圆。芯片在生产过程中包括多个工艺步骤,各工艺步骤形成对应的工艺层,在各工艺层之后通常会进行在线缺陷检测。
通常,在检测到缺陷之后,还需要对缺陷进行分类,这样能够方便对异常机台进行调查以及能辅助良率分析。
现有技术中,对缺陷进行分类的方法主要是按照缺陷的形状、特性或大小进行分类。其中缺陷的形状包括颗粒、水渍和残留等,残留如金属残留和介质层残留等。缺陷的特性包括短路和断路,具有短路特性的缺陷能使对应的电路短路,具有断路特性的缺陷能使对应的电路短路。
但是,上述现有缺陷分类的方法仅是根据缺陷本身的形状、特性或大小进行分类,无法和芯片的电路相关联,当在芯片的失效分析过程中检测到失效测试现象时,并不能将失效测试现象与对应的缺陷进行明确对应。
发明内容
本发明所要解决的技术问题是提供一种晶圆检测缺陷的分类方法,能将缺陷和晶圆的芯片的失效分析过程中的失效测试现象实现明确对应,方便芯片的失效分析。
为解决上述技术问题,本发明提供的晶圆检测缺陷的分类方法包括如下步骤:
步骤一、晶圆上用于形成多个芯片,各所述芯片包括多个功能模块,根据版图定义出各所述芯片的各所述功能模块的地址空间。
步骤二、对所述晶圆进行缺陷检测,记录所检测到的各所述缺陷的地址。
步骤三、将各所述缺陷的地址和步骤一中的各所述功能模块的地址空间进行比对,当所述缺陷位于对应的所述功能模块的地址空间时,用所对应的所述功能模块的代码来表示所述缺陷,从而实现对所述缺陷的分类。
进一步的改进是,所述晶圆为硅晶圆。
进一步的改进是,所述芯片为产品芯片。
进一步的改进是,所述芯片的功能模块包括:电源(VR)模块,输入输出(IO)模块,解码器(Decoder)模块,串口多路复用(CMUX)模块,闪存单元(Flash Cell)阵列模块,灵敏放大器(SA)模块,内建自测试(BIST)模块,用户逻辑(User Logic)模块,静态随机存储器(SRAM)模块。
进一步的改进是,步骤一中还包括定义出所述版图上的原点的步骤。
进一步的改进是,步骤二中对应所述晶圆进行扫描时扫描空间的原点和所述版图上的原点一致。
进一步的改进是,步骤二中对所述晶圆进行在线缺陷检测。
进一步的改进是,形成所述芯片的步骤包括多步,相应的生产步骤形成对应的工艺层,在所述芯片的对应的工艺层形成之后进行步骤二的缺陷检测。
进一步的改进是,前后工艺层之间具有对准关系。
进一步的改进是,后续还包括步骤:根据步骤三对所述缺陷的分类,来辅助所述芯片产品的良率分析。
进一步的改进是,所述缺陷的种类包括颗粒,水渍,残留,划伤,倒胶,图形缺失。
进一步的改进是,所述缺陷的特性包括短路和断路。
进一步的改进是,步骤二中的所述缺陷检测的设备包括KLA缺陷检测设备。
本发明首先根据版图定义出各芯片的各功能模块的地址空间,之后在进行晶圆的缺陷检测时记录检测到的各缺陷的地址,然后将检测到的各缺陷的地址和对应的功能模块的地址空间进行比对,并最后用对应的功能模块的代码来表示缺陷,从而实现对缺陷的分类;由于本发明实现了降低缺陷和功能模块一一对应,这样当芯片的失效分析过程中出现失效测试现象时,能将所失效的功能模块和对应的缺陷明确对应起来,这样能方便芯片的失效分析。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例晶圆检测缺陷的分类方法的流程图;
图2是本发明实施例方法中芯片的各功能模块的示意图;
图3是本发明实施例中对晶圆进行缺陷检测的缺陷扫描图;
图4是本发明实施例中芯片对应的缺陷扫描图的放大图。
具体实施方式
如图1所示,是本发明实施例晶圆检测缺陷的分类方法的流程图,本发明实施例晶圆检测缺陷的分类方法包括如下步骤:
步骤一、晶圆上用于形成多个芯片,各所述芯片包括多个功能模块,根据版图定义出各所述芯片的各所述功能模块的地址空间。
所述晶圆为硅晶圆。所述芯片为产品芯片。在其他实施例方法中,所述芯片也能为测试假片(Dummy wafer)上的芯片。
下面以一个具体的实例来说明本发明实施例的芯片的各功能模块,如图2所示,是本发明实施例方法中芯片的各功能模块的示意图;
所述芯片的功能模块包括:电源模块1,输入输出模块2,解码器模块3,串口多路复用模块4,闪存单元阵列模块5,灵敏放大器模块6,内建自测试模块7,用户逻辑模块8,静态随机存储器模块9。
步骤一中还包括定义出所述版图上的原点的步骤。
步骤二、对所述晶圆进行缺陷检测,记录所检测到的各所述缺陷的地址。
步骤二中对应所述晶圆进行扫描时扫描空间的原点和所述版图上的原点一致。
步骤二中对所述晶圆进行在线缺陷检测。形成所述芯片的步骤包括多步,相应的生产步骤形成对应的工艺层,在所述芯片的对应的工艺层形成之后进行步骤二的缺陷检测。前后工艺层之间具有对准关系。
所述缺陷的种类包括颗粒,水渍,残留,划伤,倒胶,图形缺失。
所述缺陷的特性包括短路和断路。
所述缺陷检测的设备包括KLA缺陷检测设备。
如图3所示,是本发明实施例中对晶圆进行缺陷检测的缺陷扫描图,标记201对应于所述晶圆的扫描图,标记202对应于各所述芯片的扫描图。一个扫描图和图2中的一个所述芯片的版图相对应。
步骤三、将各所述缺陷的地址和步骤一中的各所述功能模块的地址空间进行比对,当所述缺陷位于对应的所述功能模块的地址空间时,用所对应的所述功能模块的代码来表示所述缺陷,从而实现对所述缺陷的分类。
如图4所示,是本发明实施例中芯片对应的缺陷扫描图的放大图,和图2比对可知,标记203所示的缺陷位于电源模块1中,所以标记203所示的缺陷用电源模块1的代码表示。
根据步骤三对所述缺陷的分类,来辅助所述芯片产品的良率分析。
本发明实施例首先根据版图定义出各芯片的各功能模块的地址空间,之后在进行晶圆的缺陷检测时记录检测到的各缺陷的地址,然后将检测到的各缺陷的地址和对应的功能模块的地址空间进行比对,并最后用对应的功能模块的代码来表示缺陷,从而实现对缺陷的分类;由于本发明实施例实现了降低缺陷和功能模块一一对应,这样当芯片的失效分析过程中出现失效测试现象时,能将所失效的功能模块和对应的缺陷明确对应起来,这样能方便芯片的失效分析。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (13)
1.一种晶圆检测缺陷的分类方法,其特征在于,包括如下步骤:
步骤一、晶圆上用于形成多个芯片,各所述芯片包括多个功能模块,根据版图定义出各所述芯片的各所述功能模块的地址空间;
步骤二、对所述晶圆进行缺陷检测,记录所检测到的各所述缺陷的地址;
步骤三、将各所述缺陷的地址和步骤一中的各所述功能模块的地址空间进行比对,当所述缺陷位于对应的所述功能模块的地址空间时,用所对应的所述功能模块的代码来表示所述缺陷,从而实现对所述缺陷的分类。
2.如权利要求1所述的晶圆检测缺陷的分类方法,其特征在于:所述晶圆为硅晶圆。
3.如权利要求2所述的晶圆检测缺陷的分类方法,其特征在于:所述芯片为产品芯片。
4.如权利要求3所述的晶圆检测缺陷的分类方法,其特征在于:所述芯片的功能模块包括:电源模块,输入输出模块,解码器模块,串口多路复用模块,闪存单元阵列模块,灵敏放大器模块,内建自测试模块,用户逻辑模块,静态随机存储器模块。
5.如权利要求1所述的晶圆检测缺陷的分类方法,其特征在于:步骤一中还包括定义出所述版图上的原点的步骤。
6.如权利要求5所述的晶圆检测缺陷的分类方法,其特征在于:步骤二中对应所述晶圆进行扫描时扫描空间的原点和所述版图上的原点一致。
7.如权利要求3所述的晶圆检测缺陷的分类方法,其特征在于:步骤二中对所述晶圆进行在线缺陷检测。
8.如权利要求7所述的晶圆检测缺陷的分类方法,其特征在于:形成所述芯片的步骤包括多步,相应的生产步骤形成对应的工艺层,在所述芯片的对应的工艺层形成之后进行步骤二的缺陷检测。
9.如权利要求8所述的晶圆检测缺陷的分类方法,其特征在于:前后工艺层之间具有对准关系。
10.如权利要求3所述的晶圆检测缺陷的分类方法,其特征在于:后续还包括步骤:根据步骤三对所述缺陷的分类,来辅助所述芯片产品的良率分析。
11.如权利要求1所述的晶圆检测缺陷的分类方法,其特征在于:所述缺陷的种类包括颗粒,水渍,残留,划伤,倒胶,图形缺失。
12.如权利要求11所述的晶圆检测缺陷的分类方法,其特征在于:所述缺陷的特性包括短路和断路。
13.如权利要求1所述的晶圆检测缺陷的分类方法,其特征在于:步骤二中的所述缺陷检测的设备包括KLA缺陷检测设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910089873.7A CN109817540B (zh) | 2019-01-30 | 2019-01-30 | 晶圆检测缺陷的分类方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910089873.7A CN109817540B (zh) | 2019-01-30 | 2019-01-30 | 晶圆检测缺陷的分类方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109817540A CN109817540A (zh) | 2019-05-28 |
CN109817540B true CN109817540B (zh) | 2021-06-08 |
Family
ID=66605924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910089873.7A Active CN109817540B (zh) | 2019-01-30 | 2019-01-30 | 晶圆检测缺陷的分类方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109817540B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111507061B (zh) * | 2020-04-28 | 2024-01-09 | 上海华力集成电路制造有限公司 | 缺陷图形特征参数的分析方法 |
CN114399508A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 晶圆数据的处理方法、装置、电子装置和存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176932A (ja) * | 2008-01-24 | 2009-08-06 | Hitachi High-Technologies Corp | 追加レビューポイント生成装置、外観検査装置、レビュー装置、外観不良レビューシステムおよび追加レビューポイント生成方法 |
CN102270504A (zh) * | 2010-06-01 | 2011-12-07 | 三星电子株式会社 | 堆叠半导体存储器件、存储器系统及修复硅通孔缺陷的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10111831A1 (de) * | 2000-09-07 | 2002-05-02 | Promos Technologies Inc | Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern |
CN102054724B (zh) * | 2009-11-11 | 2012-04-18 | 无锡华润上华半导体有限公司 | 晶圆表面缺陷的检测方法及装置 |
CN104103541B (zh) * | 2014-08-01 | 2019-07-09 | 上海华力微电子有限公司 | 一种对缺陷进行选择性检测的方法 |
CN104201130B (zh) * | 2014-09-01 | 2017-10-03 | 上海华力微电子有限公司 | 一种用于缺陷分类的光学检测方法 |
-
2019
- 2019-01-30 CN CN201910089873.7A patent/CN109817540B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176932A (ja) * | 2008-01-24 | 2009-08-06 | Hitachi High-Technologies Corp | 追加レビューポイント生成装置、外観検査装置、レビュー装置、外観不良レビューシステムおよび追加レビューポイント生成方法 |
CN102270504A (zh) * | 2010-06-01 | 2011-12-07 | 三星电子株式会社 | 堆叠半导体存储器件、存储器系统及修复硅通孔缺陷的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109817540A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6950771B1 (en) | Correlation of electrical test data with physical defect data | |
US7733719B2 (en) | Method and system of analyzing failure in semiconductor integrated circuit device | |
CN109817540B (zh) | 晶圆检测缺陷的分类方法 | |
US7822561B2 (en) | Defect analysis methods for semiconductor integrated circuit devices and defect analysis systems | |
US9305664B2 (en) | Memory repair categorization tracking | |
WO2022012255A1 (zh) | 半导体芯片的测试方法、测试系统及测试设备 | |
CN108039326B (zh) | 根据电路设计图形设置扫描阈值的方法 | |
TW201024712A (en) | Method and system of classifying defects on a wafer | |
US20180284184A1 (en) | Apparatus for and method of net trace prior level subtraction | |
CN104157589B (zh) | 晶圆缺陷扫描方法 | |
CN103928365A (zh) | 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 | |
US5994913A (en) | Method for analyzing defects in a semiconductor | |
US20070165940A1 (en) | Semiconductor surface inspection apparatus, surface inspection method, and semiconductor manufacturing apparatus | |
US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
JP2007165930A (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
Dayanand et al. | Static fault localization on Memory failures using Photon Emission Microscopy | |
US11854642B2 (en) | Memory test methods and related devices | |
Zanon | Characterization of IC manufacturing process deformations using memory test results | |
JP2005079433A (ja) | 半導体検査方法 | |
Song et al. | Failure analysis for SRAM logic type failures | |
JP3466289B2 (ja) | 半導体装置 | |
JPH08306748A (ja) | 半導体素子の検査方法およびそれを用いた半導体製造装置 | |
JPH08264604A (ja) | 電子回路装置の製造方法 | |
Zanon et al. | Classification of IC process deformation characteristics using memory fail bitmaps | |
CN113921514A (zh) | 一种测试晶圆、芯片形成方法和芯片测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |