CN109802696A

CN109802696A - 收发器电路

Info

Publication number: CN109802696A
Application number: CN201811231171.XA
Authority: CN
Inventors: C·卡因
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2017-10-23
Filing date: 2018-10-22
Publication date: 2019-05-24
Anticipated expiration: 2038-10-22
Also published as: CN109802696B; US20190123777A1; DE102018126300A1; US10819382B2

Abstract

本发明涉及一种收发器电路，其包括：第一端口和第二端口，分别被配置为耦接到第一传输通道和第二传输通道；供电端口，被配置为接收供电电压；第一收发器和第二收发器，分别具有连接到第一端口和第二端口的信号端口；以及控制电路，耦接到第一收发器和第二收发器。第一收发器和第二收发器中的每一个连接到供电端口。第一收发器和第二收发器中的至少一个收发器包括：第一半桥和第二半桥，连接到供电端口并且连接到第一收发器和第二收发器中的至少一个收发器的信号端口；以及收发器输出电路，被配置为基于第一半桥和第二半桥的低侧开关两端的电压来生成收发器输出信号。

Description

收发器电路

技术领域

本公开总体涉及一种收发器电路，具体涉及一种用于接收和发送差分信号的收发器电路。

背景技术

在经受干扰的环境中发送数据的一种方式是以差分的形式发送数据。在这种通信方式中，发送方将待发送的信息映射在互补信号上，其中第一信号通过传输通道的第一信号线路发送，并且第二信号通过传输通道的第二信号线路发送。耦接到两个信号线路的接收器解调在传输通道的第一信号线路上和传输通道的第二信号线路上接收的信号，以便检索由发送方发送的信息。解码信号包括：从通过传输通道的第二信号线路接收的信号中减去通过传输通道的第一信号线路接收的信号，这使得这种类型的通信相对于以相同方式影响两个信号线路的共模干扰而言更稳健。

发明内容

一个示例涉及一种收发器电路。收发器电路包括：第一端口，被配置为耦接到第一传输通道；第二端口，被配置为耦接到第二传输通道；供电端口，被配置为接收供电电压；第一收发器，具有连接到第一端口的信号端口；第二收发器，具有连接到第二端口的信号端口；以及控制电路，耦接到第一收发器和第二收发器。第一收发器和第二收发器中的每一个连接到供电端口。此外，第一收发器和第二收发器中的至少一个收发器包括：第一半桥，连接到供电端口并且耦接到第一收发器和第二收发器中的至少一个收发器的信号端口的第一信号节点；第二半桥，连接到供电端口并且耦接到第一收发器和第二收发器中的至少一个收发器的信号端口的第二信号节点；以及收发器输出电路，被配置为基于第一半桥的低侧开关两端的电压和第二半桥的低侧开关两端的电压来生成收发器输出信号。

另一示例涉及一种收发器。收发器包括：第一半桥，连接在供电节点之间并且耦接到第一信号节点；第二半桥，连接在供电节点之间并且耦接到第二信号节点；以及收发器输出电路，被配置为基于第一半桥的低侧开关两端的电压和第二半桥的低侧开关两端的电压来生成收发器输出信号。

又一示例涉及一种方法。方法包括：由收发器基于控制信号在信号端口处接收或发送数据。接收数据包括：接通第一半桥的低侧开关并且关断第一半桥的高侧开关，该第一半桥在收发器的供电节点之间连接并且耦接到收发器的第一信号节点；接通第二半桥的低侧开关并且关断第二半桥的高侧开关，该第二半桥在收发器的供电节点之间连接并且耦接到收发器的第二信号节点；以及基于第一半桥的低侧开关两端的电压和第二半桥的低侧开关两端的电压来生成收发器输出信号。

附图说明

下面将参照附图解释示例。附图用于说明特定原理，从而仅说明对于理解这些原理必需的方面。附图不一定按比例绘制。在附图中，相同的附图标记表示相同的特征。

图1示出了根据一个示例的具有第一收发器和第二收发器的收发器电路；

图2示出了第一收发器和第二收发器中的至少一个收发器的一个示例性实施例；

图3示出了图示根据图2中所示的示例性实施例的收发器在接收模式中的操作的信号波形；

图4图示了收发器的哪些部件在接收模式中有效；

图5示出了图示根据图2中所示的示例性实施例的收发器在发送模式下的操作的信号波形；

图6示出了收发器的哪些部件在发送模式中有效；

图7A和图7B示出了收发器中的高侧开关和低侧开关的示例性实施例；

图8更详细地示出了图4中所示的参考信号发生器的一个示例；

图9示出了图示图8中所示的参考信号发生器的操作的信号波形；

图10更详细地示出了图4中所示的收发器输出电路的一个示例；

图11示出了图示图10中所示的收发器输出电路的操作的信号波形；

图12示出了具有多个收发器电路的电子电路的一个示例；

图13示出了数据端口和耦接到数据端口的电池块的一个示例；

图14A、图14B、图14C和图14D示出了被配置为耦接图1中所示类型的两个收发器电路的传输通道的不同示例；

图15示出了在信号从第一收发器电路发送到第二收发器电路期间的第一收发器电路的收发器的有效部件和第二收发器电路的收发器的有效部件；以及

图16示出了图示图14中所示示例中信号从第一收发器电路发送到第二收发器电路的信号波形。

具体实施方式

参照附图进行下面的详细描述。附图形成说明书的一部分，并且为了说明的目的而示出了如何可以使用和实施本发明的示例。应该理解的是，本文描述的各个实施例的特征可以彼此结合，除非另外相反地说明。

图1示出了根据一个示例的收发器电路1的框图。更具体地，图1示出了被配置为发送和接收差分信号的差分收发器电路1的框图。参照图1，收发器电路1包括被配置为耦接到第一传输通道的第一端口11A、12A和被配置为耦接到第二传输通道的第二端口11B、12B。第一端口11A、12A和第二端口11B、12B中的每一个被配置为耦接到包括双线线路的传输通道，使得第一端口11A、12A和第二端口11B、12B中的每一个包括第一节点11A、11B和第二节点 12A、12B。收发器电路1进一步包括被配置为接收供电电压V_SUP的供电端口13、14。供电端口13、14包括被配置为接收第一供电电势V_P的第一供电节点13和配置为被接收第二供电电势V_N的第二供电节点14。供电电压V_SUP是第一供电电势V_P与第二供电电势V_N之间的差，即V_SUP＝V_P-V_N。

参照图1，收发器电路1进一步包括两个收发器2A、2B，即第一收发器2A和第二收发器2B。第一收发器2A和第二收发器2B中的每一个包括信号端口21A、22A和21B、22B。第一收发器2A的信号端口21A、22A连接到收发器电路1的第一端口11A、12A，并且第二收发器2B的信号端口21B、22B连接到收发器电路1的第二端口11B、12B。每个信号端口21A、22A和21B、22B包括第一信号节点21A、21B和第二信号节点22A、22B。第一收发器2A的第一信号节点21A连接到第一端口11A、12A的第一节点11A，第一收发器2A的第二信号节点22A连接到第一端口11A、12A的第二节点12A，第二收发器2B的第一信号节点21B连接到第二端口11B、 12B的第一节点11B，并且第二收发器2B的第二信号节点22B连接到第二端口11B、12B的第二节点12B。第一收发器2A和第二收发器2B中的每一个连接到供电节点13、14，其中第一收发器2A和第二收发器2B中的每一个具有连接到收发器电路1的第一供电节点 13的第一供电节点23A、23B和连接到收发器电路1的第二供电节点14的第二供电节点24A、24B。

参照图1，收发器电路1进一步包括耦接到第一收发器2A和第二收发器2B两者的控制电路8。在图1中示出的示例中，第一收发器2A和第二收发器2B中的每一个包括耦接到控制电路8并且被配置为从控制电路8接收至少一个输入信号S25A、S25B的输入25A、25B。此外，第一收发器2A和第二收发器2B中的每一个包括耦接到控制电路8并且被配置为将至少一个输出信号S26A、S26B提供给控制电路8的输出26A、26B。控制电路8控制两个收发器2A、 2B的操作。更具体地，由控制电路8生成并且由收发器2A、2B接收的输入信号S25A、S25B控制收发器2A、2B的操作。

根据一个示例，每个收发器2A、2B被配置为以至少两种不同操作模式中的一种操作。根据一个示例，该至少两种操作模式包括发送模式和接收模式。在发送模式中，各个收发器2A、2B经由其端口11A、12A、11B、12B输出数据信号，该数据信号包括输入信号 S25A、S25B中包括的信息。在接收模式中，各个收发器2A、2B在其端口11A、12A、11B、12B处接收包括信息的数据信号，并且基于接收的信息生成由控制电路8接收的输出信号S26A、S26B。下文将进一步解释数据信号、输入信号S25A、S25B和输出信号S26A、 S26B的示例。收发器电路可以以如下的三种不同操作模式中的一种操作：

(1)在第一操作模式中，第一收发器2A处于接收模式，并且第二收发器2B处于发送模式。在这种操作模式中，第一收发器2A在第一端口11A、12A处接收数据信号并且将数据信号中包括的信息映射到其输出信号S26A。控制电路8接收输出信号S26A并且将该信息映射到由第二收发器2B接收的输入信号S25B。第二收发器2B基于输入信号S25B中包括的信息而在第二端口11B、12B处生成并且输出数据信号。在该第一操作模式中，收发器电路1将在第一端口 11A、12A处接收的信息传递到第二端口。

(2)在第二操作模式中，第一收发器2A处于发送模式，并且第二收发器2B处于接收模式。在该第二操作模式中，收发器电路1类似于第一操作模式中工作，但是在第二端口11B、12B处接收数据信号并且在第一端口11A、12A处输出数据信号，使得收发器电路1将在第二端口11B、12B处接收的信息传递到第一端口11A、12A。

(3)在第三操作模式中，控制电路8在可选数据端口15处接收数据信号，并且两个收发器2A、2B中的至少一个收发器以发送模式操作。在该操作模式中，控制电路8将数据信号中包括的信息映射到由以发送模式操作的至少一个收发器2A、2B接收的输入信号S25A、S25B，并且以发送模式操作的至少一个收发器2A、2B在其端口处输出包括该信息的数据信号。在第三操作模式中，收发器2A、 2B中的仅一者或两者可以以发送模式操作。

图2示出了第一收发器2A和第二收发器2B中的至少一个收发器的一个示例。根据一个示例，第一收发器2A和第二收发器2B两者根据图2中示出的示例而实施。在图2中，附图标记2表示两个收发器2A、2B中的任意一个，附图标记23、24表示收发器2的供电节点，附图标记21、22分别表示收发器2的第一信号节点和第二信号节点，附图标记25表示输入，附图标记S25表示输入信号，附图标记26表示输出，附图标记S26表示输出信号。

参照图2，收发器2包括两个半桥31、32，即第一半桥31和第二半桥32。两个半桥31、32中的每一个连接在供电节点23、24之间。此外，第一半桥31耦接到信号端口21、22的第一信号节点21，并且第二半桥32耦接到信号端口21、22的第二信号节点22。第一半桥31包括高侧开关31H和低侧开关31L。高侧开关31H和低侧开关31L在第一供电节点23与第二供电节点24之间串联连接。高侧开关31H和低侧开关31L共同的电路节点形成第一半桥31的分接头 31T。该分接头31T连接到第一信号节点21。可选地，第一电阻器 51连接在分接头31T与第一信号节点21之间。第二半桥32包括在第一供电节点23与第二供电节点24之间串联连接的高侧开关32H 和低侧开关32L。分接头32T由高侧开关32H和低侧开关32L共同的信号节点形成，并且连接到第二信号节点22。可选地，第二电阻器52连接在第二半桥32的分接头32T与第二信号节点22之间。

参照图2，收发器2进一步包括被配置为基于输入信号S25驱动第一半桥31和第二半桥32的驱动电路33。“驱动第一半桥31和第二半桥32”包括驱动第一半桥31和第二半桥32中的每一个的高侧开关31H、32H和低侧开关31L、32L。参照图2，驱动电路33生成驱动第一半桥31的高侧开关31H的第一高侧驱动信号S31H、驱动第二半桥32的高侧开关32H的第二高侧驱动信号S32H、驱动第一半桥31的低侧开关31L的第一低侧驱动信号S31L、以及驱动第二半桥32的低侧开关32L的第二低侧驱动信号S32L。参照图2，由驱动电路33接收的输入信号S25可以包括至少两个子信号，即在下文中也被称为使能信号的第一子信号S25_EN、以及在下文中也被称为数据信号的第二子信号S25_DATA。驱动电路33被配置为基于输入信号 S25驱动第一半桥31和第二半桥32。更具体地，驱动电路33被配置为基于输入信号S25生成高侧驱动信号S31H、S32H和低侧驱动信号S31L、S32L。在下文中进一步详细解释驱动电路33如何可以基于输入信号S25生成这些驱动信号S31H-S32L的示例。

参照图2，收发器2进一步包括生成输出信号S26的收发器输出电路60。收发器输出电路60被配置为基于第一半桥31的低侧开关 31L两端的电压V31L和第二半桥32的低侧开关32L两端的电压 V32L、并且基于来自参考电压发生器70的由收发器输出电路60接收的参考信号V_REF，来生成输出信号S26。

参照以上，收发器2被配置为以至少两种操作模式(发送模式和接收模式)中的一种来操作。在发送模式中，收发器2经由第一信号节点21和第二信号节点22发送信息，并且在接收模式中，收发器2经由第一信号节点21和第二信号节点22接收信息。下文参照图3和图4解释以接收模式操作收发器2，并且下文参照图5和图 6解释以发送模式操作收发器2。

在接收模式中，驱动电路33接通第一半桥31和第二半桥32的低侧开关31L、32L，并且关断高侧开关31H、32H。这在示出高侧驱动信号S31H、S32H和低侧驱动信号S31L、S32L的时序图的图3 中被图示。这些高侧驱动信号S31H、S32H和低侧驱动信号S31L、 S32L中的每一个可以具有接通相应开关的导通电平和关断相应开关的切断电平。仅为了说明的目的，在图3所示的示例中，导通电平是高信号电平，切断电平是低信号电平。参照图3，在接收模式中，低侧驱动信号S31L、S32L由驱动电路33生成以具有能够接通低侧开关31L、32L的导通电平，高侧驱动信号S31H、S32H由驱动电路 33生成以具有能够关断高侧开关S31H、S32H的切断电平。根据一个示例，收发器2基于使能信号S25_EN在接收模式或发送模式中操作。根据一个示例，使能信号S25_EN可以具有使收发器2以发送模式操作的发送模式电平、或使收发器2以接收模式操作的接收模式电平。图3还示出了在接收模式中具有接收模式电平的使能信号S25_EN的信号波形。仅为了说明的目的，在该示例中，接收模式电平是低信号电平。

图4示出了当收发器2处于接收模式时收发器2有效的那些部件。在该操作模式中，高侧开关(参见图2中的31H、32H)处于切断状态，因此这些高侧开关未在图4中示出。参照以上，低侧开关 (参见图2的31L、32L)一直处于导通状态。这些低侧开关由图4 中的电阻器R_{ON_31L}和R_{ON_32L}表示，其中这些电阻器R_{ON_31L}和R_{ON_32L}表示低侧开关31L、32L的导通电阻。“导通电阻”是在导通状态下的低侧开关31L、32L的电阻。在接收模式中一直接通低侧开关31L、 32L的驱动电路未在图4中示出。

图5示出在收发器的发送模式中的高侧驱动信号S31H、S32H、低侧驱动信号S31L、S32L、使能信号S_25EN和数据信号S_25DATA的信号波形。在发送模式中，使能信号S_25EN具有发送模式电平，仅为了说明的目的，在图5所示的示例中，发送模式电平是高信号电平。在发送模式中，驱动电路33根据数据信号S_25DATA驱动半桥31、32。根据一个示例，数据信号S_25DATA可以具有两个信号电平，其在下文中被称为第一电平和第二电平。驱动电路33驱动半桥31、32使得这些信号电平中的每一个与第一半桥31的特定切换状态和第二半桥 32的特定切换状态相关联。半桥31、32的“切换状态”由相应半桥的高侧开关31H、32H和低侧开关31L、32L的切换状态给出。根据一个示例，第一半桥31和第二半桥32中的每一个可以具有第一状态和第二状态。在第一状态中，相应半桥31、32的高侧开关S31H、 S32H处于导通状态，低侧开关S31L、S32L处于切断状态。在第二状态中，相应半桥31、32的高侧开关S31H、S32H处于切断状态，并且低侧开关S31L、S32L处于导通状态。根据一个示例，半桥31、 32也可以在第三状态下操作，在第三状态中，相应半桥31、32的高侧开关31H、32H和低侧开关31L、32L均处于切断状态。

参照图5，驱动电路33可以基于数据信号S_25DATA而以互补的方式驱动第一半桥31和第二半桥32。也就是说，当数据信号S_25DATA具有第一信号电平时，驱动电路33在第一状态下操作第一半桥31 并且在第二状态下操作第二半桥32，并且当数据信号S_25DATA具有第二电平时，驱动电路33在第二状态下操作第一半桥31并且在第一状态下操作第二半桥32。在图5中，数据信号S_25DATA的第一信号电平是高信号电平，并且第二信号电平是低信号电平。此外，驱动信号S31H-S32L的高信号电平表示相应开关31H-32L的导通状态，并且低信号电平表示切断状态。参照图5，驱动电路33可以生成驱动信号S31H-S32L，使得在数据信号S_25DATA的信号电平改变时半桥31、 32改变其切换状态。可选地(图5中未示出)，驱动电路33可以操作半桥31、32使得它们不直接从第一状态改变为第二状态以及从第二状态改变为第一状态，而是从第一状态和第二状态中的每一个改变为第三状态并且从第三状态改变为第二状态或第一状态。因此，在数据信号S_25DATA的信号电平的每次改变时，存在半桥31、32两者的开关处于切断状态的时间段。据此，避免了半桥31、32中的交叉电流。然而，这种第三切换状态未在图5中的信号波形中图示。

对图5中示出的进行总结，驱动电路33以互补的方式操作半桥 31、32。此外，每个半桥中的高侧开关31H、32H和低侧开关31L、 32L以互补的方式操作。也就是说，在一个时间，高侧开关31H、32H 和低侧开关31L、32L中的仅一个处于导通状态，并且高侧开关31H、32H和低侧开关31L、32L中的另一个处于切断状态(其中可以存在也可以被称为死区时间的时间段，在该时间段中，高侧开关31H、32H和低侧开关31L、32L两者均处于切断状态)。

图6图示了当收发器2处于发送模式时收发器2的有效的那些部件。这些有效部件包括半桥31、32和驱动电路33。收发器输出电路(参见图2中的60)在发送模式中是非有效的。

参照图5，数据信号S_25DATA可以包括具有第一信号脉冲和第二信号脉冲的脉冲图案，该第一信号脉冲具有第一信号电平(在该示例中为高电平)，并且该第二信号脉冲具有第二信号电平(在该示例中为低电平)。脉冲图案包括信息，其中该信息可以以诸如脉冲宽度调制(PWM)、脉冲编码调制(PCM)、脉冲频率调制(PFM) 等的各种传统方式而被映射到脉冲图案。参照以上，数据信号S_DATA限定收发器的第一半桥31和第二半桥32的切换状态。另一方面，半桥31、32的切换状态分别限定了在耦接到第一信号节点21和第二信号节点22的分接头31、32处的电势。如果例如数据信号S_DATA具有第一信号电平使得第一半桥31处于第一状态并且第二半桥32 处于第二状态，则第一分接头31T处的电势基本上等于第一供电电势V_P并且第二分接头32T处的电势基本上等于第二供电电势V_N。当数据信号S_DATA的信号电平从第一电平改变为第二电平时，第一半桥31从第一状态改变为第二状态(直接或经由第三状态)，并且第二半桥从第一状态改变为第二状态(直接或经由第三状态)，使得第一分接头31T处的电势从第一供电电势V_P改变为第二供电电势 V_N，并且第二分接头32T处的电势从第二供电电势V_N改变为第一供电电势V_P。同样地，当数据信号S_DATA的信号电平从第二信号电平改变为第一信号电平时，第一分接头31T处的电势从第二供电电势 V_N改变为第一供电电势V_P，并且第二分接头32T处的电势从第一供电电势V_P改变为第二供电电势V_N。这也在图5中被图示，其中V31T 和V32T表示根据数据信号S_DATA的第一分接头31T和第二分接头 32T处的电势。因此，每当数据信号S_DATA的信号电平改变时，在第一分接头31T和第二分接头32T处发生电势的相反变化，并且因此在第一信号节点21和第二信号节点32处发生电势的相反变化。特别地，电势的那些变化可以由在接收模式中操作并且耦接到第一信号节点21和第二信号节点32的另一收发器来检测。这在下面参照图14和图15更详细地解释。

在前文解释的附图中，半桥31、32的高侧开关31H、32H和低侧开关31L、32L仅示出为开关。这些开关可以使用诸如晶体管的任意类型的电子开关来实施。可以用作电子开关的晶体管包括但不限于MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结型场效应晶体管)、BJT(双极性结型晶体管)、 HEMT(高电子迁移晶体管)等。根据一个示例，一个半桥31、32 的高侧开关31H、32H和低侧开关31L、32L使用互补晶体管来实施。例如，如图7A和图7B所示，高侧开关31H、32H是p型MOSFET，并且低侧开关31L、32L是n型MOSFET。

图8示出图2所示的参考信号发生器70的一个示例。在该示例中，参考信号发生器70被配置为生成参考信号V_REF以包括两个子信号，即第一参考信号V_REF1和第二参考信号V_REF2。在该示例中，第一参考信号V_REF1和第二参考信号V_REF2是参考第二供电节点24处的电势V_N的电压。在图8所示的示例中，参考信号发生器70包括晶体管71和参考电流源72，其中晶体管71和参考电流源72的负载路径串联连接在收发器的第一供电节点23与第二供电节点24之间。仅为了说明的目的，在图8所示的示例中，晶体管71被绘制为 MOSFET。该MOSFET的负载路径是MOSFET 71的漏极节点D与源极节点S之间的路径，以使得在该示例中漏极-源极路径D-S与参考电流源72串联连接。晶体管的控制节点(其当晶体管被实施为 MOSFET时为栅极节点G)被连接为使得当收发器在第一供电节点 23与第二供电节点24之间接收到供电电压V_SUP时晶体管71接通。在图8所示的示例中，MOSFET 71是n型MOSFET，并且栅极节点 G连接到(正)第一供电电势V_P可用的第一供电节点23。在该示例中，一旦供电电压V_SUP比晶体管71的阈值电压高，晶体管71就接通。参考电流源72生成参考电流I_REF。在晶体管器件71的导通状态下，该参考电流I_REF导致晶体管71的负载路径(漏极-源极路径D-S) 两端发生电压降V71，其中该电压V71由参考电流I_REF与晶体管71 的导通电阻R_{ON_71}相乘而给出，其中导通电阻是晶体管71处于导通状态的电阻，从而V71＝I_REF·R_{ON_71}。

参照图8，参考信号发生器70进一步包括交叉开关73，其接收输出信号S26，并且基于晶体管电压V71且根据输出信号S26而生成第一和第二参考信号V_REF1、V_REF2。根据一个示例，交叉开关73 被配置为生成第一和第二参考信号V_REF1、V_REF2，使得当输出信号 S26具有第一电平时第一参考信号V_REF1等于晶体管电压V71 (V_REF1＝V71)并且第二参考信号V_REF2为0(V_REF2＝0)，并且使得当输出信号S26具有第二电平时第一参考信号V_REF1为0(V_REF1＝0) 并且第二参考信号V_REF2等于晶体管电压V71(V_REF2＝V71)。

图10示出了被配置为基于图9所示类型的第一参考信号V_REF1和第二参考信号V_REF2而生成输出信号S26的收发器输出电路60的一个示例。参照图10，收发器输出电路60包括第一减法器61，其接收第一和第二参考信号V_REF1、V_REF2并且基于这些第一和第二参考信号V_REF1、V_REF2输出差分参考信号V_{REF_DIFF}。根据一个示例，差分参考信号V_{REF_DIFF}表示第一和第二参考信号V_REF1、V_REF2的差，即 V_{REF_DIFF}＝V_REF1-V_REF2。该差参考信号V_{REF_DIFF}的信号波形在图9中示出。第二减法器62接收半桥31、32的低侧开关31L、32L两端的电压V31L、V32L，并且计算差分电压V_DIFF使得差分电压V_DIFF表示第一半桥31和第二半桥32中的一个的低侧开关两端的电压与第一半桥和第二半桥中的另一个的低侧开关两端的电压之间的差。根据一个示例，V_DIFF＝V31L-V32L。比较器63接收差分参考信号V_{REF_DIFF}，并且基于比较差分电压V_DIFF与差分参考电压V_{REF_DIFF}而生成输出信号S26。

图11示出示例差分电压V_DIFF、对应的差分参考电压信号 V_{REF_DIFF}和输出信号S26的时序图，以便说明图10所示的收发器输出电路60和图8所示的参考电压发生器70的功能。参照图9，差分参考电压信号V_{REF_DIFF}可以根据输出信号S26具有两个不同的信号电平，即等于晶体管电压V71的第一信号电平和等于负的晶体管电压-V71的第二信号电平。参照图11，比较器63生成输出信号S26 使得当差分电压V_DIFF上升超过差分参考电压信号V_{REF_DIFF}的第一信号电平V71时输出信号具有第一边缘，其是图11所示示例中的上升边缘。输出信号S26的第二边缘发生在差分电压V_DIFF下降到差分参考电压信号V_{REF_DIFF}的第二电平-V71下方时，第二边缘是图11所示示例中的下降边缘，其中差分参考信号V_{REF_DIFF}根据输出信号S26 改变其信号电平。

根据一个示例，参考信号发生器70的晶体管71和第一、第二半桥31、32的低侧开关31L、32L匹配。也就是说，低侧开关31L、 32L是与参考信号发生器70的晶体管71相同类型的晶体管，并且参考信号发生器70的晶体管71和低侧开关31L、32L的晶体管被选择使得在低侧开关31L、32L的晶体管的导通电阻R_{ON_31L}、R_{ON_32L}与参考信号发生器70的晶体管71的导通电阻R_{ON_71}之间具有预定比率。根据一个示例，低侧开关31L、32L的导通电阻至少大约相等，使得

其中，m表示低侧开关31L、32L中的一个的导通电阻与参考信号发生器70的晶体管71的导通电阻之间的比率。参照图11，当差分电压V_DIFF上升到V71上方或当差分电压下降到-V71下方时，输出信号S26改变其信号电平。也就是说，当差分电压的幅度大于V71时，输出信号S26改变其信号电平，即

|V_DIFF|>V71 (2)

参照以上，V71可以表示为

V71＝I_REF·R_{ON_71} (3)

此外，差分电压V_DIFF的幅度可以表示为

|V_DIFF|＝|V31-V32|＝|R_{ON_31L}·I31L-R_{ON_32L}·I32L| (4)

其中，参照图4，I31L是收发器2处于接收模式时通过低侧开关31L 的电流并且I32L是通过低侧开关32L的电流。在下文中，I_DIFF表示这两个电流之间的差，即

I_DIFF＝I31L-I32L (5)

此外，当低侧开关31L、32L的导通电阻R_{ON_31L}、R_{ON_32L}相等以使得R_{ON_31L}＝R_{ON_32L}＝R_{ON_L}时，可以基于等式(2)-(5)示出输出信号S26的信号电平在应用以下等式时改变：

|I_DIFF|>m·I_REF (6)

即，输出信号S26的信号电平在电流脉冲流过处于接收模式的收发器2的低侧开关31L、32L的电流脉冲使得这两个电流脉冲之间的差大于参考电流I_REF的m倍的情况下改变。

通过计算低侧电压V31L、V32L之间的差，收发器2具有抵抗共模干扰的高度稳健性。也就是说，具有相同极性并且同时发生的电流脉冲不影响输出信号S26的生成。此外，收发器2的高度共模稳健性基于在接收模式中低侧开关31L、32L向收发器2的第二供电节点V_N提供低欧姆电流路径的事实。

图1所示类型的收发器电路1可以用在数据将被发送的各种不同应用中。特别地，收发器电路1可以被用于在不同的电压域之间发送数据。图12示出图1所示类型的多个收发器电路1₁-1₃被用于发送不同电压域之间的数据的应用的一个示例。仅为了说明的目的，图12所示的电子电路包括三个收发器电路1₁、1₂、1₃。这些收发器电路1₁-1₃被级联使得在在每种情况下，收发器电路中的两个收发器电路由传输通道4₁、4₂耦接。更具体地，在图12所示示例中，第一收发器电路1₁的第二端口11B₁、12B₁耦接到第二收发器电路1₂的第一端口11A₂、12A₂，第二收发器电路1₂的第二端口11B₂、12B₂经由第二传输通道4₂耦接到第三收发器电路1₃的第一端口11A₃、12A₃。应该注意的是，如图12所示的具有三个收发器电路1₁-1₃仅为示例。可以以图12示出的方式级联任意数量的收发器电路。根据一个示例 (图12中虚线所示)，具有收发器电路1₁-1₃的级联是环通信结构的一部分，该环通信结构额外包括经由另外的传输通道4₁₁、4₁₂耦接到该级联的主控制器81。这些另外的传输通道4₁₁、4₁₂的第一个4₁₁将主控制器81连接到第一收发器电路1₁的第一端口11A₁、12A₁，这些传输通道4₁₁、4₁₂的第二个4₁₂将主控制器81连接到第三收发器电路1₃的第二端口11B₃、12B₃。

在图12所示的应用中，收发器电路1₁-1₃被配置为在不同的电压域之间发送数据。也就是说，在该示例中，不同的收发器电路1₁-1₃的第二供电电势V_{N_1}、V_{N_2}、V_{N_3}是不同的。此外，在该示例中，收发器电路1₁-1₃的每一个收发器电路与电池5的电池块5₁、5₂、5₃相关联。这些电池块5₁-5₃串联连接。这些电池块5₁-5₃中的每一个电池块可以包括多个电池单元。这些电池单元可以串联连接、并联连接或以任意其它配置布置，包括多个电池单元并联电路的串联连接或多个电池单元串联电路的并联连接。这些电池块5₁-5₃中的每一个电池块包括通信接口，其在图12中未更详细地示出。每个电池块5₁-5₃的通信接口连接到相关联收发器电路1₁-1₃的数据端口15₁-15₃。

图13更详细地示出数据端口和相关联电池块的一个示例。在图 13中，附图标记15_i表示收发器电路1₁-1₃中的任意一个收发器电路的数据端口，附图标记5_i表示耦接到数据端口15_i的电池块。在该示例中，电池块包括串联连接的多个电池单元51₁-51_N，这些电池单元中的每一个电池单元具有单元电压V51₁-V51_N。如本文使用的“电池单元”表示单个电池单元、或者串联连接或并联连接的单个电池单元的组。电池块5_i两端的电压V5_i由单元电压V51₁-V51_N的和给出。

数据端口15_i包括多个电路节点，该多个电路节点耦接到电池单元使得收发器电路1_i接收单元电压V51₁-V51_N中的至少一个。控制电路8_i接收单元电压V51₁-V51_N中的至少一个，并且被配置为经由第一和第二收发器(图13中未示出)中的至少一个收发器来输出表示单元电压V51₁-V51_N中的至少一个的电压电平的信息。根据一个示例(如图13所示)，收发器电路1_i接收单元电压V51₁-V51_N中的每一个。在该示例中，数据端口15_i可以包括N+1个电路节点，每个电路节点连接到电池块5_i的相应分接头，其中N是电池单元的数量。在这种情况下，除了单元电压V51₁-V51_N，收发器电路5_i还接收电池块5_i两端的电压V5_i，在该示例中，该电压V5_i是电路节点151₁和151_N+1之间的电压。

在图13所示的示例中，数据端口15_i是被配置为接收至少一个模拟电压的模拟端口，并且控制电路8_i包括模拟-数字转换器(未示出)，该模拟-数字转换器被配置为生成至少一个电压的电压电平的数字表示并且发送该数字表示。

然而，如图13所示的模拟数据端口仅是一个示例。数据端口 15₁-15₃还可以被实施为数字数据端口。在该示例中，诸如图12所示的电池块5₁-5₃的负载包括数字通信接口，该数字通信接口被配置为生成待发送到收发器电路1₁-1₃的参数的数字表示。在电池块的情况下，除了参照图13解释的单元电压之外，这些参数还可以包括电池块5₁-5₃的温度、或者电池块5₁-5₃中一个或多个电池单元的温度。

参照图1，数据端口15连接到控制电路8。控制电路8可以在请求时通过第一和第二收发器2A、2B中的一个发送经由数据端口 15接收到的信息。可以从主控制器81接收到这种请求。在图12所示类型的环结构中，例如，收发器1₂可以经由传输通道82₁、在第一模式中操作的收发器电路1₁和传输通道4₁而从主控制器81接收信息，或者经由传输通道82₂、在第二模式中操作的收发器电路1₃和传输通道4₂而从主控制器81接收信息，或者以这两种方式接收信息。根据一个示例，出于冗余的原因，由主控制器81请求以发送数据的收发器电路经由第一收发器2A和第二收发器2B两者发送该数据。

根据一个示例，一个收发器电路的第一供电电势和第二供电电势由相关联的电池块限定，使得例如，每个收发器电路1₁、1₂、1₃的供电电压对应于相关联的电池块5₁、5₂、5₃两端的电压。这在图 12中以虚线示出。在这种情况下，一个收发器电路的第一供电电势可以对应于收发器电路中的另一个收发器电路的接地电势。在图12 所示的示例中，例如，第一收发器电路1₁的接地电势V_{N_1}可以对应于第二收发器电路1₂的第一供电电势V_{P_2}。

不同类型的传输通道可以被用于连接收发器电路1₁-1₃中的两个收发器电路，或将主控制器81连接到收发器电路1₁、1₃。这些传输通道如何可以实施的不同示例在图14A-图14D中示出。在这些附图中，附图标记4_i表示图12所示的传输通道4₁、4₂中的任意一个。附图标记11B_i、12B_i表示连接到通道4_i的一个收发器电路的第二端口，附图标记11A_i+1、12A_i+1表示连接到4_i的另一收发器电路的第一端口。

在图14A所示的示例中，传输通道包括两个连接线路，其中这些连接线路中的每一个包括两个RC电路。第一连接线路连接在第二端口的第一节点11B_i与第一端口的第一节点11A_i+1之间，第二连接线路连接在第二端口的第二节点12B_i与第一端口的第二节点12A_i+1之间。每个RC电路包括电阻器41A、41B、42A、42B和电容器43A、 43B、44A、44B。根据一个示例，各个电阻器41A-42B的电阻基本上相等，并且各个电容器43A-44B的电容基本上相等。每个连接线路的第一RC电路连接到第二端口11B_i、12B_i，并且每个连接线路的第二RC电路连接到第一端口11A_i+1、12A_i+1。每个连接线路的这两个RC电路由导线45A、45B连接，其中该两个导线45A、45B可以以双绞线的配置实施。根据一个示例，电阻器41A、41B、42A、42B具有相同的电阻，并且电容器43A、43B、44A、44B具有相同的电容。

图14中示出的通道4_i在第二端口11B_i、12B_i与第一端口11A_i+1、 12A_i+1之间对称。然而，使通道4_i实施为对称仅是示例。根据图14B 所示的另一示例，通道4_i不对称。该通道4_i基于图14A所示的通道，并且可以由在每个线路中省略其中一个电阻器和其中一个电容器43A、44A而从图14A所示的通道得到。仅为了说明的目的，图14B 中所示的通道4_i由省略电阻器41A、42A和电阻器43A、44A而从图14A所示的通道得到。然而，这仅是示例，每个线路中的两个电阻器41A、41B和42A、42B中的任意电阻器以及每个线路中的电容器43A、43B和44A、44B中的任意电容器均可以被省略。

图14C所示的传输通道4_i与图14A所示的传输通道4_i的不同之处在于，其额外地包括两个变压器46B、46A以及与相应变压器46A、 46B中的一个绕组并联连接的电容器47A、47B。变压器46A、46B 包括耦接在第一RC电路41B、43B、42B、44B与导线45A、45B之间的第一变压器46B，和耦接在导线45A、45B与第二RC电路43A、 41A、44A、42A之间的第二变压器46A。类似于图14A所示的传输通道，图14C所示的传输通道是对称的。

图14D示出了基于图14C所示的传输通道并且非对称的传输通道的一个示例。图14D中示出的该通道4_i由省略其中一个变压器和相应的电阻器而从图14A所示的通道得到。在该示例中，变压器46A 和电阻器47A已经被省略。然而，这仅是示例。

根据一个示例，在图12所示的电路中，根据图14A和图14B中的一个来实施收发器电路之间1₁-1₃的通道4₁、4₂，根据图14C和图 14D中的一个来实施主控制器81与收发器电路1₁、1₃之间的通道4₁₁、 4₁₂。

参照图14A-图14D，RC电路的分接头可以经由另外的电容器 46A、46B、47A、47B而被耦接到由传输通道4_i连接的收发器(图 14A和图14B中未示出)的第二供电电势V_{N_i}、V_{N_i+1}。也就是说，第一RC电路41B、43B和42B、44B的分接头可以耦接到与端口11B_i、 12B_i相关联的收发器的第二供电电势V_{N_i}，并且第二RC电路41A、 43A和42A、44A的分接头可以耦接到与端口11A_i+1、12A_i+1相关联的收发器的第二供电电势V_{N_i+1}。

图15和图16图示出第一收发器电路1₁与第二收发器电路1₂之间的数据传输，其中第一收发器电路1₁的仅第二收发器2B₁示出在图15中，第二收发器电路1₂的仅第一收发器2A₂示出在图15中。在图15所示的示例中，第二收发器2B₁处于发送模式，并且第一收发器2A₂处于接收模式。在下文中，第二收发器2B₁因此被称为发送收发器，第一收发器2A₂因此被称为接收收发器。仅为了说明的目的，耦接在第一收发器电路与第二收发器电路之间的传输通道4₁如图14A所示那样实施。然而，这仅是示例。也可以使用任意其它类型的传输通道。

图16图示了发送收发器2B₁的第一半桥31₁的分接头31T₁与接收收发器2A₁的第二供电节点14₁之间的电压、发送收发器2B₁的第二半桥32₁的分接头32T₁与接收收发器2A₂的第二供电节点14₁之间的电压。此外，图16示出了通过接收收发器2A₂中的第一半桥31₂的第一低侧开关31L₂的电流I31L₂、以及接收收发器2A₂中的第二半桥32的第二低侧开关32L₂的电流I32L₂的时序图。此外，图16示出了这些电流I31L₂、I32L₂之间的电流差I_{DIFF_2}(即I_{DIFF_2}＝I31L₂- I32L₂)的时序图。根据欧姆定律，接收收发器2A₂的低侧开关31L₂、 32L₂两端的电压V31L₂、V32L₂与电流I31L₂、I32L₂成比例，并且由收发器2A₂中的收发器输出电路(未示出)计算的差分电压V_{DIFF_2}与差分电流I_{DIFF_2}成比例。

在图16所示的示例中，时序图开始于这样的时间，即：如图15 所示，在发送收发器2B1中，第一半桥31₁处于第一状态(即高侧开关31H₁闭合，低侧开关31L₁断开)，并且第二半桥32₁处于第二状态(即高侧开关32H₁断开，低侧开关32L₁闭合)。管理发送收发器2B₁中的半桥31₁、32₁的切换状态的数据信号S_{DATA_1}也示出在图 16中。当第二半桥32₁处于第二状态时，32T₁与14₁之间的电压由第二供电电势V_{N_1}、V_{N_2}的差V_{N_1}-V_{N_2}给定，并且当第一半桥31₁处于第一状态时，31T₁与14₁之间的电压通过第一供电电势V_{P_1}与第二供电电势V_{N_2}之间的差给定。

在图16中，t1表示当收发器2B₁的半桥31₁、32₁基于数据信号 S_{DATA_1}改变其切换状态使得第一半桥31₁进入第二状态(即高侧开关 31H₁切断，低侧开关31L₁导通)并且第二半桥32₁进入第一状态(即高侧开关32H₁导通，低侧开关32L₁切断)时的时间实例。这使31T₁与14₁之间的电压跳变到V_{N_1}-V_{N_2}，并且32T₁与14₁之间的电压跳变到V_{P_1}-V_{N_2}。这些电压跳变使电流脉冲I31L₂、I32L₂在接收收发器的2A₂的低侧开关31L₂、32L₂中具有相反的极性，因此使电压脉冲V31L₂、V32L₂在接收收发器2A₂的低侧开关31L₂、32L₂两端具有相反的极性。峰值Ip_31、Ip_32和这些电流脉冲I31L₂、I32L₂的持续时间基本上由被包括在传输通道4₁中的RC电路所限定。通常，电流峰值Ip_31、Ip_32由差V_{P_1}-V_{N_2}和相应分支的电阻限定如下：

其中，R31_14表示电路节点32T₁与电流节点14₁之间的总体电阻， R32_14表示电路节点31T₁与电路节点14₁之间的总体电阻，R_{ON_32H1}表示导通的第一半桥的高侧开关32H₁的导通电阻，并且R_{ON_31L1}表示导通的第一半桥的低侧开关31L₁的导通电阻。在图15所示的示例中，电阻R31_14、R32_14基本上由以下给定：

R31_14＝R51₁+R41B+R41A+R51₂+R_{ON_32L2}

(8a)

R32_14＝R52₁+R42B+R42A+R52₂+R_{ON_31L2}

(8b)

其中，R51₁、R41B、R41A、R51₂、R52₁、R42B、R42A、R52₂表示电阻器51₁、41B、41A、51₂、52₁、42B、42A、522的电阻，并且R_{ON_31L2}、 R_{ON_32_L2}表示接收收发器2A₂的低侧开关31L₂、32L₂的导通电阻。电压脉冲V31L₂、V32L₂的峰值Vp_31、Vp_32由以下给定：

Vp-31＝Ip_31·R_{ON_31L2}

(9a)

Vp_32＝IP_32·R_{ON_32L2}

(9b)

并且电压差V_{DIFF_2}的峰值由差Vp_31-Vp_32给定。

发送收发器2B₁的电路节点31T₁、32T₁与接收收发器2B₁的电路节点31T₁、32T₁之间的分支中的RC电路的时间常数τ31_14、 τ32_14由以下给定：

τ31_14＝(R31_14+R_{ON_31L1})·C31_14

(10a)

其中，C31_14、C32_14表示各个分支中的总体电阻。在图15所示的示例中，电路节点31T₁与14₁之间的分支中的总体电阻C31_14由电容器43A、43B的串联电路的电容给定，并且电路节点32T₁与14₁之间的分支中的总体电阻C32_14由电容器44A、44B的串联电路的电容给定。根据一个示例，RC电路的电阻器和电容器彼此适用，以使得时间常量τ31_14、τ32_14中的每一个小于数据率的倒数的20％，其中该数据率是数据符号在数据信号(参见图5中的S25_DATA)中发生的频率。

参照图15，除了被包括在传输通道4₁中的电阻器，被包括在收发器2B1、2A2中的可选电阻器51₁、52₁、51₂、52₂增加了RC电路的电阻，并且因此影响了RC电路的时间常数。根据一个示例，这些可选电阻器51₁-52₂可以被省略。备选地，传输通道的电阻器可以被省略，并且这些电阻器可以被集成到收发器2B₁、2A₁中。

根据一个示例，在图15所示类型的电路中，高侧开关31H₁、32H₁和低侧开关31L₁、32L₁、31L₂、32L₂的导通电阻以及电阻器51₁、41A、 41B、51₂、52₁、42A、42B、52₂的电阻被选择为，使得等式(7a)、 (7b)、(10a)和(10b)中的R31_14+R_{ON_31L1}和R32_14+R_{ON_32H1}中的每一个都约为120Ω(欧姆)。这可以通过选择 R41A＝R41B＝R42A＝R42B＝39Ω、R51₁＝R51₂＝R52₁＝R52₂＝20Ω和 R_{ON_31L1}＝R_{ON_32H1}＝R_{ON_31L2}＝R_{ON_32L2}＝1Ω而得到。此外，分支中的每个分支的总体电容可以约为500pF(皮法)，其可以通过将电容器43A、 43B、44A、44B中的每个电容器的电容选择为约1nF(纳法)而实现。在该示例中，每个时间常数τ31_14、τ32_14约为60ns(纳秒)。根据一个示例，数据率为2Mbit/s，以使得数据率的倒数(即，待发送的一个信号的持续时间)为500ns(纳秒)。在该示例中，时间常数约为数据率的倒数的12％。应该提及的是，这仅是说明参照上述等式(10a)和(10b)解释的内容的示例。

参照图4、图10和图11，在一个收发器2的接收模式中，相应的收发器输出电路60基于低侧开关31L、32L两端的电压V31L、 V32L计算差分电压V_DIFF，比较差分电压与参考电压，并且基于该比较生成输出信号S26。在图16中，S26A₂表示由收发器输出电路 (图14中未示出)以这种方式生成的收发器2A₂的输出信号。该输出信号S26A₂通过比较差分电压V_{DIFF_2}与根据输出信号S26A₂翻转的参考电压V_{REF_2}而生成。如可以从图16中看出，接收收发器2A₂的输出信号S26A₂是发送收发器的数据信号S_{DATA_1}的时间延迟版本 (其中从收发器2B₁、2A₂和传输通道中的传播延迟导致该时间延迟)。因此，被包括在数据信号S_{DATA_1}中的数据(信息)由图14 所示的电路布置从发送收发器2B₁经由通道4₁发送到接收收发器 2A₂。

参照以上，如上解释的收发器2相对于共模干扰稳健的一个原因是，在接收模式中，低侧开关31L、32L处于导通状态，并且提供到接地节点24的低欧姆电流路径。根据一个示例，低侧开关31L、 32L被选择使得其导通电阻R_{ON_31L}、R_{ON_32L}在0.1ohm与3ohm之间。

根据一个示例，基于共模干扰可能发生的最大峰值来选择导通电阻。这在下文中参照图6、图7A和图7B进行解释。参照图7A、图7B，低侧开关31L、32L可以被实施为MOSFET。MOSFET通常包括内部二极管，其通常被称为体二极管。在图6所示类型的收发器中，形成低侧开关31L、32L的MOSFET连接在分接头31T、32T 与第二供电节点之间，使得阳极连接到第二供电节点并且阴极连接到分接头31T、32T中的相应的一个。集成到被实施为MOSFET的低侧开关31L、32L中的那些二极管在图6中以虚线被示出。收发器 2可以实施为集成电路或者可以是集成电路的一部分。由于不同的原因，可能不期望低侧开关31L、32L的体二极管变为正向偏置以使得它们导通电流。让V_f为最小正向电压，其中正向电压是使体二极管正向偏置以使得它们导通电流的电压。通常随着温度升高，该正向电压降低。根据一个示例，V_f约为0.3V。为了防止这些二极管导通电流，低侧开关31L、32L两端的电压V31L、V32L的幅度应该低于 V_f。这可以选择低侧开关使得R_ON<V_f/Ip而得到，其中R_ON是相应低侧开关31L、32L的导通电阻，并且Ip是可能发生共模干扰的最大电流峰值。

下面的示例可以说明本公开的一个或多个方面。

示例1：一种收发器电路，包括：第一端口，被配置为耦接到第一传输通道；第二端口，被配置为耦接到第二传输通道；供电端口，被配置为接收供电电压；第一收发器，具有连接到第一端口的信号端口；第二收发器，具有连接到第二端口的信号端口；以及控制电路，耦接到第一收发器和第二收发器，其中第一收发器和第二收发器中的每一个连接到供电端口，并且其中第一收发器和第二收发器中的至少一个收发器包括：第一半桥，连接到供电端口并且耦接到第一收发器和第二收发器中的至少一个收发器的信号端口的第一信号节点；第二半桥，连接到供电端口并且耦接到第一收发器和第二收发器中的至少一个收发器的信号端口的第二信号节点；以及收发器输出电路，被配置为基于第一半桥的低侧开关两端的电压和第二半桥的低侧开关两端的电压来生成收发器输出信号。

示例2：根据示例1所述的收发器电路，其中第一收发器和第二收发器中的至少一个收发器包括第一收发器和第二收发器两者。

示例3：根据示例1或2中的任意一项所述的收发器电路，其中收发器输出电路包括比较器，该比较器被配置为基于第一半桥的低侧开关两端的电压、第二半桥的低侧开关两端的电压和参考信号来生成收发器输出信号。

示例4：根据示例1-3中任意一项所述的收发器电路，其中第一半桥经由第一电阻器耦接到第一信号节点，并且其中第二半桥经由第二电阻器耦接到第二信号节点。

示例5：根据示例4所述的收发器电路，其中第一电阻器的电阻在第一半桥的低侧开关的导通电阻的10倍至30倍之间，并且其中第二电阻器的电阻在第二半桥的低侧开关的导通电阻的10倍至30 倍之间。

示例6：根据示例1-5中任意一项所述的收发器电路，其中控制电路被配置为以接收模式和发送模式中的一个模式来操作第一收发器和第二收发器中的至少一个收发器。

示例7：根据示例6所述的收发器电路，其中第一收发器和第二收发器中的至少一个收发器被配置为：仅在接收模式中生成收发器输出信号。

示例8：根据示例1-7中任意一项所述的收发器电路，其中第一收发器和第二收发器中的至少一个收发器进一步包括驱动电路，该驱动电路被配置为驱动第一半桥和第二半桥。

示例9：根据示例8所述的收发器电路，其中在接收模式中，驱动电路被配置为接通第一半桥和第二半桥中的每一个的低侧开关并且关断第一半桥和第二半桥中的每一个的高侧开关。

示例10：根据示例8-9中任意一项所述的收发器电路，其中在发送模式中，驱动电路被配置为基于从控制电路接收的数据信号来驱动第一半桥和第二半桥。

示例11：根据示例10所述的收发器电路，其中控制电路进一步包括被配置为接收输入信号的数据输入，并且其中控制电路被配置为基于输入信号来生成数据信号。

示例12：根据示例6-10中任意一项所述的收发器电路，其中控制电路被配置为，基于第一收发器和第二收发器中的一个的收发器输出信号来将第一收发器和第二收发器中的另一个的操作从发送模式改变为接收模式。

示例13：根据示例3-12中任意一项所述的收发器电路，其中第一收发器和第二收发器中的至少一个收发器进一步包括：参考信号发生器，连接到供电端口并且被配置为生成参考信号。

示例14：根据示例13所述的收发器电路，其中参考信号发生器被配置为，接收收发器输出信号并且基于收发器输出信号来生成参考信号的第一信号电平或第二信号电平。

示例15：根据示例1-14中任意一项所述的收发器电路，其中第一半桥和第二半桥中的每一个的低侧开关是MOSFET。

示例16：一种收发器，包括：第一半桥，连接在供电节点之间并且耦接到第一信号节点；第二半桥，连接在供电节点之间并且耦接到第二信号节点；收发器输出电路，被配置为基于第一半桥的低侧开关两端的电压和第二半桥的低侧开关两端的电压来生成收发器输出信号。

示例17：根据示例16所述的收发器，其中第一半桥经由第一电阻器耦接到第一信号节点，并且其中第二半桥经由第二电阻器耦接到第二信号节点。

示例18：根据示例16-17中任意一项所述的收发器，其中收发器被配置为：基于在控制输入处接收的控制信号来以接收模式和发送模式中的一个操作。

示例19：根据示例18所述的收发器，其中收发器被配置为：仅在接收模式中生成收发器输出信号。

示例20：根据示例16-19中任意一项所述的收发器，进一步包括：驱动电路，被配置为驱动第一半桥和第二半桥。

示例21：根据示例20所述的收发器，其中在接收模式中，驱动电路被配置为接通第一半桥和第二半桥的每一个的低侧开关，并且关断第一半桥和第二半桥的每一个的高侧开关。

示例22：根据示例20-21中任意一项所述的收发器，其中在发送模式中，驱动电路被配置为基于数据信号来驱动第一半桥和第二半桥。

示例23：根据示例16-22中任意一项所述的收发器，其中收发器进一步包括：参考信号发生器，连接到供电节点并且被配置为生成参考信号。

示例24：根据示例23所述的收发器电路，其中参考信号发生器被配置为，接收收发器输出信号并且基于收发器输出信号生成参考信号的第一信号电平或第二信号电平。

示例25：一种方法，包括：由收发器基于控制信号在信号端口处接收或发送数据，其中接收数据包括：接通第一半桥的低侧开关并且关断该第一半桥的高侧开关，该第一半桥连接在收发器的供电节点之间并且耦接到收发器的第一信号节点；接通第二半桥的低侧开关并且关断该第二半桥的高侧开关，该第二半桥连接在供电节点之间并且耦接到收发器的第二信号节点；并且基于第一半桥的低侧开关两端的电压和第二半桥的低侧开关两端的电压来生成收发器输出信号。

示例26：根据示例25所述的方法，其中生成收发器输出信号包括仅在接收数据时生成收发器输出信号。

示例27：根据示例25-26中任意一项所述的方法，其中发送数据包括基于数据信号来驱动第一半桥和第二半桥。

示例28：根据示例25-27中任意一项所述的方法，其中生成收发器输出信号包括：将第一半桥的低侧开关两端的电压与第二半桥的低侧开关两端的电压的差和参考电压做比较。

示例29：根据示例28所述的方法，进一步包括：基于收发器输出信号来生成参考信号以具有第一信号电平或第二信号电平。

尽管已经公开了本发明的各个示例性实施例，但是对于本领域技术人员明显的是，可以在不脱离本发明的精神和范围的情况下进行将实现本发明的一些优势的各种改变和变型。对于本领域技术人员明显的是可以适当地替换执行相同功能的其它部件。应该提及的是参考特定附图解释的特征可以与其它附图中的特征结合，即使这并未明确地提及。此外，本发明的方法可以在使用合适的处理器指令的全部软件实施方式、或使用硬件逻辑和软件逻辑以实现相同结果的组合的混合实施方式中实现。对发明概念的这种变型旨在通过所附权利要求覆盖。

诸如“之下”、“下方”、“下”、“之上”、“上方”等的空间相对数据被用于便于说明书解释一个元件相对于第二个元件的位置。这些术语旨在包含除了附图中描述的不同的定向的装置的不同定向。此外，诸如“第一”、“第二”等的术语用于描述各种元件、区域、部分等并且也不旨在限制。在说明书中，相同的术语表示相同的元件。

如本文所使用的，术语“具有”、“包含”、“包括”、“包括有”等是开放性术语，其表示存在陈述的元件或特征但是不排除额外的元件或特征。冠词“一”、“一个”和“所述”旨在包括复数和单数，除非上下文明确相反指示。

考虑上述变型和应用，应该理解的是本发明不通过前述描述限制，也不通过附图限制。相反，本发明仅通过所附权利要求及其法律等同物限制。

Claims

1.一种收发器电路，包括：

第一端口，被配置为耦接到第一传输通道；

第二端口，被配置为耦接到第二传输通道；

供电端口，被配置为接收供电电压；

第一收发器，具有连接到所述第一端口的信号端口；

第二收发器，具有连接到所述第二端口的信号端口；以及

控制电路，耦接到所述第一收发器和所述第二收发器，

其中所述第一收发器和所述第二收发器中的每一个连接到所述供电端口，以及

其中所述第一收发器和所述第二收发器中的至少一个收发器包括：

第一半桥，连接到所述供电端口并且耦接到所述第一收发器和所述第二收发器中的所述至少一个收发器的所述信号端口的第一信号节点；

第二半桥，连接到所述供电端口并且耦接到所述第一收发器和所述第二收发器中的所述至少一个收发器的所述信号端口的第二信号节点；以及

收发器输出电路，被配置为基于所述第一半桥的低侧开关两端的电压和所述第二半桥的低侧开关两端的电压来生成收发器输出信号。

2.根据权利要求1所述的收发器电路，其中所述第一收发器和所述第二收发器中的所述至少一个收发器包括：所述第一收发器和所述第二收发器两者。

3.根据权利要求1所述的收发器电路，其中所述收发器输出电路包括比较器，所述比较器被配置为基于以下项来生成所述收发器输出信号：所述第一半桥的所述低侧开关两端的所述电压、所述第二半桥的所述低侧开关两端的所述电压、以及参考信号。

4.根据权利要求1所述的收发器电路，

其中所述第一半桥经由第一电阻器耦接到所述第一信号节点，以及

其中所述第二半桥经由第二电阻器耦接到所述第二信号节点。

5.根据权利要求4所述的收发器电路，

其中所述第一电阻器的电阻在所述第一半桥的所述低侧开关的导通电阻的10倍至30倍之间，并且

其中所述第二电阻器的电阻在所述第二半桥的所述低侧开关的导通电阻的10倍至30倍之间。

6.根据权利要求1所述的收发器电路，其中所述控制电路被配置为：以接收模式和发送模式中的一个模式来操作所述第一收发器和所述第二收发器中的所述至少一个收发器。

7.根据权利要求6所述的收发器电路，其中所述第一收发器和所述第二收发器中的所述至少一个收发器被配置为：仅在所述接收模式中生成所述收发器输出信号。

8.根据权利要求6所述的收发器电路，其中所述第一收发器和所述第二收发器中的所述至少一个收发器进一步包括驱动电路，所述驱动电路被配置为驱动所述第一半桥和所述第二半桥。

9.根据权利要求8所述的收发器电路，其中在所述接收模式中，所述驱动电路被配置为：接通所述第一半桥和所述第二半桥中的每一个的所述低侧开关，并且关断所述第一半桥和所述第二半桥中的每一个的高侧开关。

10.根据权利要求8所述的收发器电路，其中在所述发送模式中，所述驱动电路被配置为：基于从所述控制电路接收的数据信号来驱动所述第一半桥和所述第二半桥。

11.根据权利要求10所述的收发器电路，

其中所述控制电路进一步包括被配置为接收输入信号的数据输入，以及

其中所述控制电路被配置为基于所述输入信号来生成所述数据信号。

12.根据权利要求6所述的收发器电路，

其中所述控制电路被配置为：基于所述第一收发器和所述第二收发器中的一个的所述收发器输出信号，将所述第一收发器和所述第二收发器中的另一个的操作从所述发送模式改变为所述接收模式。

13.根据权利要求3所述的收发器电路，其中所述第一收发器和所述第二收发器中的所述至少一个收发器进一步包括：

参考信号发生器，连接到所述供电端口并且被配置为生成所述参考信号。

14.根据权利要求13所述的收发器电路，其中所述参考信号发生器被配置为：

接收所述收发器输出信号，以及

基于所述收发器输出信号来生成所述参考信号的第一信号电平或第二信号电平。

15.根据权利要求1所述的收发器电路，其中所述第一半桥和所述第二半桥中的每一个的所述低侧开关是MOSFET。

16.一种收发器，包括：

第一半桥，连接在供电节点之间并且耦接到第一信号节点；

第二半桥，连接在所述供电节点之间并且耦接到第二信号节点；以及

17.根据权利要求16所述的收发器，

18.根据权利要求16所述的收发器，其中所述收发器被配置为：基于在控制输入处接收的控制信号，以接收模式和发送模式中的一个模式来操作。

19.根据权利要求18所述的收发器，其中所述收发器被配置为：仅在所述接收模式中生成所述收发器输出信号。

20.根据权利要求18所述的收发器，进一步包括：

驱动电路，被配置为驱动所述第一半桥和所述第二半桥。

21.根据权利要求20所述的收发器，其中在所述接收模式中，所述驱动电路被配置为：接通所述第一半桥和所述第二半桥中的每一个的所述低侧开关，并且关断所述第一半桥和所述第二半桥中的每一个的高侧开关。

22.根据权利要求20所述的收发器，其中在所述发送模式中，所述驱动电路被配置为：基于数据信号来驱动所述第一半桥和所述第二半桥。

23.根据权利要求16所述的收发器，其中所述收发器进一步包括：

参考信号发生器，连接到所述供电节点并且被配置为生成参考信号。

24.根据权利要求23所述的收发器，所述参考信号发生器被配置为：

接收所述收发器输出信号，以及

25.一种方法，包括：由收发器基于控制信号在信号端口处接收数据或发送数据，其中接收数据包括：

接通第一半桥的低侧开关并且关断所述第一半桥的高侧开关，其中所述第一半桥连接在所述收发器的供电节点之间并且耦接到所述收发器的第一信号节点；

接通第二半桥的低侧开关并且关断所述第二半桥的高侧开关，其中所述第二半桥连接在所述供电节点之间并且耦接到所述收发器的第二信号节点；以及

基于所述第一半桥的所述低侧开关两端的电压和所述第二半桥的所述低侧开关两端的电压，来生成收发器输出信号。