CN109792249B - 时间交织的模拟到数字转换器电路 - Google Patents

时间交织的模拟到数字转换器电路 Download PDF

Info

Publication number
CN109792249B
CN109792249B CN201680087470.3A CN201680087470A CN109792249B CN 109792249 B CN109792249 B CN 109792249B CN 201680087470 A CN201680087470 A CN 201680087470A CN 109792249 B CN109792249 B CN 109792249B
Authority
CN
China
Prior art keywords
sub
adcs
analog input
digital output
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680087470.3A
Other languages
English (en)
Other versions
CN109792249A (zh
Inventor
L.森斯特朗姆
M.安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN109792249A publication Critical patent/CN109792249A/zh
Application granted granted Critical
Publication of CN109792249B publication Critical patent/CN109792249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种TI ADC电路（30）包括：多个L个模拟输入（32‑1，32‑2，32‑3）以及多个L个数字输出（34‑1，34‑2，34‑3）。第i个模拟输入（32‑i）用于接收第i个模拟输入信号。第i个数字输出（34‑i）用于输出第i个数字输出信号，其作为第i个模拟输入信号的数字表示。TI ADC电路（30）包括子ADC（100‑1—100‑K）的集合（90）。TI ADC电路（30）被配置成每转换周期生成L个数字输出信号中的每个的一个采样。每个子ADC（100‑1—100‑K）被配置成在M个转换周期中生成数字输出采样，其中M是大于1的整数。子ADC（100‑1—100‑K）的集合（90）中的子ADC的数量K超过L·M。TI ADC电路（30）包括控制电路（120），其被配置成针对L个模拟输入信号中的每个的每个输入采样，选择子ADC的集合（90）中哪个可用的子ADC（100‑1—100‑K）应在那个输入采样上操作，以使得随着时间推移，子ADC（100‑1—100‑K）中的至少一些在L个模拟输入信号中的每个的输出采样上操作。

Description

时间交织的模拟到数字转换器电路
技术领域
本发明涉及时间交织的模拟到数字转换器电路。
背景技术
模拟到数字转换器（ADC）是模拟域和数字域之间的接口。存在若干不同的ADC架构。时间交织的（TI）ADC架构能够被使用以便达成相对较高的采样率。M个较慢的子ADC被配置成在相同输入信号上但是在不同采样上操作。每个子ADC被配置成在每第M个采样上操作。由此，与单独的子ADC相比，针对TI ADC用因子M实现采样率上的总体增加。
关于TI ADC的问题是，单独的子ADC之间的失配（例如增益和直流偏置失配）导致TI ADC的输出信号中的失真，其通常表现为毛刺信号（spurious tones），毛刺信号是作为信号频谱中的峰而可见的。
降低此类多余的峰的一个方式是将额外的、冗余的子ADC添加到TI ADC。由此，存在可用于每个新采样的若干子ADC。因此，操作子ADC所按照的顺序不需要是周期性的，而是能够例如以随机或伪随机的方式来被打乱。以此方式，失真峰能够被降低，并且误差能够在更大的频率范围上被抹掉。在K. El-Sankary、A. Assi和 M. Sawan的“New samplingmethod to improve the SFDR of time-interleaved ADCs”，Circuits and Systems, 2003. ISCAS '03. Proceedings of the 2003 International Symposium on, 2003,pp. I-833-I-836 vol.1中给出了这种冗余TI ADC的示例。
发明内容
在一些情况下，若干TI ADC例如在相同芯片上共存。例如，在正交接收机电路中，能够存在用于同相（I）通道的一个TI ADC以及用于正交相位（Q）通道的另一个TI ADC。发明人已意识到当两个或更多冗余TI ADC共存时，它们能够共享至少一些子ADC。由此，相比如果使用两个分离的冗余TI ADC（不共享任何子ADC），则能够以较低的硬件成本达到给定的性能。
根据第一方面，提供了TI ADC电路。TI ADC电路包括多个L个模拟输入和多个L个数字输出。第i个模拟输入用于接收第i个模拟输入信号。第i个数字输出用于输出第i个数字输出信号，所述第i个数字输出信号是第i个模拟输入信号的数字表示。TI ADC电路包括子ADC的集合。TI ADC电路被配置成每转换周期生成L个数字输出信号中的每个的一个采样。每个子ADC被配置成在M个转换周期中生成数字输出采样，其中M是大于1的整数。子ADC的集合中的子ADC的数量K超过L·M。TI ADC电路包括控制电路，其被配置成：针对L个模拟输入信号中的每个的每个输入采样，选择子ADC的集合中的哪个可用的子ADC应在那个输入采样上操作，以使得随着时间推移，子ADC中的至少一些在L个模拟输入信号中的每个的输入采样上操作。
控制电路可被配置成选择子ADC以使得随着时间推移，子ADC中的每个在L个模拟输入信号中的每个的输入采样上操作。
控制电路可被配置成根据随机或伪随机选择方案来选择子ADC。
在实施例中，L=2以及多个模拟输入因此包括用于接收第一模拟输入信号的第一模拟输入以及用于接收第二模拟输入信号的第二模拟输入。此外，在本实施例中，多个数字输出相应地包括用于输出第一数字输出信号的第一数字输出，所述第一数字输出信号是第一模拟输入信号的数字表示，以及用于输出第二数字输出信号的第二数字输出，所述第二数字输出信号是第二模拟输入信号的数字表示。此外，在本实施例中，子ADC集合中的子ADC的数量K大于2M，以及控制电路被配置成针对第一模拟输入信号和第二模拟输入信号的每个输入采样，选择子ADC的集合中哪个可用的子ADC应在那个输入采样上操作，以使得子ADC中的至少一些有时在所述第一模拟输入信号的输入采样上操作，并且有时在所述第二模拟输入信号的输入采样上操作。第一模拟输入信号可以是同相（I）分量并且第二模拟输入信号可以是正交通信信号中的正交相位（Q）分量。
根据第二方面，提供了包括根据第一方面的TI ADC电路的接收机电路，TI ADC电路用于将接收的模拟信号转换成数字表示。
根据第三方面，提供了包括根据第二方面的接收机电路的通信设备。通信设备可例如是用于与蜂窝网络通信的无线通信装置或者用于蜂窝通信网络的无线电基站。
根据第四方面，提供了一种控制根据第一方面的TI ADC电路的方法。方法包括针对L个模拟输入信号中的每个的每个输入采样并且由控制电路选择子ADC的集合中哪个可用的子ADC应在那个输入采样上操作，以使得随着时间推移，子ADC中的至少一些在L个模拟输入信号中的每个的输入采样上操作。
选择子ADC可包括选择子ADC以使得随着时间推移，子ADC中的每个在L个模拟输入信号中的每个的输入采样上操作。
对于其中L=2的TI ADC电路的以上提及的实施例，选择子ADC包括针对第一模拟输入信号和第二模拟输入信号的每个输入采样并且由控制电路，选择子ADC的集合中哪个可用的子ADC应在那个输入采样上操作，以使得子ADC中的至少一些有时在第一模拟输入信号的输入采样上操作并且有时在第二模拟输入信号的输入采样上操作。
根据第五方面，提供了包括计算机程序代码的计算机程序产品，所述计算机程序代码用于当所述计算机程序代码由TI ADC电路的控制电路执行时，执行根据第四方面的方法。
根据第六方面，提供了具有在其上存储了计算机程序产品的计算机可读介质，所述计算机程序产品包括计算机程序代码，其用于当所述计算机程序代码由TI ADC电路的控制电路执行时，执行根据第四方面的方法。
在从属权利要求中定义了另外的实施例。应强调，术语“包括（comprises/comprising）”当在本说明书中被使用时，要被认为指定所声明的特征、整数、步骤或组件的存在，而不排除一个或多个其它特征、整数、步骤、组件或其群组的存在或添加。
附图说明
图1图示通信环境。
图2-4示出框图。
图5-6示出流程图。
图7图示计算机可读介质。
图8-9示出仿真结果。
具体实施方式
图1图示通信环境，其中可采用本发明的实施例。蜂窝通信系统的无线装置1与蜂窝通信系统的无线电基站2进行无线通信。无线装置1可以是一般被称作用户设备（UE）的东西。在图1中，无线装置1被描绘成移动电话，但可以是诸如平板或膝上型计算机、机器类型通信（MTC）装置或类似的具有蜂窝通信能力的任何种类的装置。此外，贯穿本公开，蜂窝通信系统被用作示例。然而，本发明的实施例也可在其它类型的系统（诸如但不限于WiFi系统）中可适用。
无线电基站2和无线装置1是本公开中一般被称作通信设备的东西的示例。下面在采取无线电基站2或无线装置1的形式的通信设备的上下文中描述实施例。然而，也能够考虑其它类型的通信设备，诸如WiFi接入点或能WiFi使能的装置。
也应注意，本文描述的ADC的实施例也可在除了通信设备之外的其它电子设备（需要模拟到数字域的转换的任何地方）中使用。
图2示出接收机电路10的实施例的框图，其可例如被包括在诸如无线装置1或无线电基站2的通信设备中。在图2中图示的实施例中，接收机电路10包括正交接收机（Rx）前端电路20，其在正交Rx前端电路20的输入22处被连接到天线15，以便用于接收射频（RF）信号。正交Rx前端电路15可例如包括一个或多个滤波器、低噪声放大器、混频器等，以用于将所接收的RF信号向下转换（downconvert）成诸如基带信号的更低频信号。在图2中，正交Rx前端电路20具有用于输出I分量的第一输出24-1以及用于输出Q分量的第二输出24-2。此类正交Rx前端电路的设计是众所周知的并且不在本文中进一步详细地讨论。
在图2中，无线电接收机电路10还包括下面在各种实施例的上下文中要进一步描述的TI ADC电路30。TI ADC电路30具有用于接收第一模拟输入信号的第一模拟输入32-1。在图2的配置中，第一模拟输入信号是来自正交Rx前端电路20的I分量。此外，TI ADC电路30具有用于接收第二模拟输入信号的第二模拟输入32-2。在图2的配置中，第二模拟输入信号是来自正交Rx前端电路20的Q分量。此外，TI ADC电路30具有用于输出第一数字输出信号的第一数字输出34-1，第一数字输出信号是第一模拟输入信号的数字表示。TI ADC电路30也具有用于输出第二数字输出信号的第二数字输出34-2，第二数字输出信号是第二模拟输入信号的数字表示。
在图2中，接收机电路10还包括数字信号处理（DSP）电路40，其被配置成在DSP电路40的输入42-1和42-2上，接收来自TI ADC电路30的数字输出信号。DSP电路30可被配置成例如根据无线电通信的领域中众所周知的方法（其在本文中没有进一步讨论）来处理来自TIADC电路30的数字输出信号，从而恢复接收的数据。
图3是根据实施例的TI ADC电路30的框图。它包括子ADC 100-1—100-K的集合90。TI ADC电路30被配置成每转换周期生成第一数字输出信号的一个采样以及第二数字输出信号的一个采样。这能够被视为由本公开中的术语“转换周期”所意味的定义。每个子ADC100-1—100-K被配置成在M个转换周期中生成数字输出采样，其中M是大于1的整数。因此，如果在相同的转换周期的情况下，这样的子ADC要被用在具有单个输入和输出的非冗余TIADC中，则将使用M个这样的子ADC。如果两个这样的非冗余TI ADC要被并排实现，例如一个用于I通道并且一个用于Q通道，则子ADC的数量将是2M。在图2中图示的TI ADC电路的实施例中，集合90中的子ADC的数量K超过2M。因此，子ADC的数量中存在冗余，其能够被利用于打乱顺序（按该顺序来使用子ADC），这转而促进毛刺信号的减少。
为了利用冗余，TI ADC电路30包括控制电路120，其被配置成针对第一模拟输入信号和第二模拟输入信号的每个输入采样，选择子ADC的集合90中哪个可用的子ADC 100-1—100-K应在那个输入采样上操作。在实施例中，控制电路被配置成进行选择以使得子ADC100-1—100-K中的至少一些有时在第一模拟输入信号的输入采样上操作并且有时在第二模拟输入信号的输入采样上操作。随着时间推移，这些子ADC中的每个（即，“子ADC中的至少一些”中的每个）在第一和第二模拟输入信号中的每个的输入采样上操作。
本文公开的TI ADC电路30能够被视为两个冗余的TI ADC，一个具有输入32-1和输出34-1并且一个具有输入32-3和输出34-2，所述两个冗余的TI ADC共享子ADC中的至少一些，即，有时在第一模拟输入信号的输入采样上操作并且有时在第二模拟输入信号的输入采样上操作的那些子ADC。在图3中，子ADC 100-1—100-K的全部被连接到输入32-1和32-2两者，并且有时在第一模拟输入信号的输入采样上操作，并且有时在第二模拟输入信号的输入采样上操作。换言之，在此实施例中，控制电路120被配置成选择子ADC 100-1—100-K以使得子ADC 100-1—100-K中的每个有时在第一模拟输入信号的输入采样上操作，并且有时在第二模拟输入信号的输入采样上操作。因此，随着时间推移，K个子ADC中的每个在第一和第二模拟输入信号中的每个的输入采样上操作。因此，在图3中图示的实施例中，在两个冗余TI ADC之间共享所有子ADC 100-1—100-K。然而，在其它实施例中，子ADC 100-1—100-K的子集可被共享，而其它子集仅在第一或者第二模拟输入信号上操作。
如图3中图示的，TI ADC电路30可包括多路复用器130或者类似的电路，其被配置成对于每个转换周期，将正确的子ADC的数字输出引导到输出34-1和34-2。控制电路120能够被配置成控制多路复用器130，其中控制电路120选择哪个子ADC 100-1—100-K被用于哪个采样并且因此知道对于任何给定的转换周期，哪个子ADC 100-1—100-K应连接数字输出34-1和34-2。其它解决方案也是可能的。例如，子ADC中的每个可包括三态输出缓冲器，其仅当子ADC已完成它最近的转换时，在单个转换周期期间被激活。每个子ADC可包括三态输出缓冲器的两个集合；一个被连接到第一数字输出34-1并且一个被连接到第二数字输出34-2。然后可激活仅被连接到子ADC的数字输出应被递送到的数字输出34-1或34-2的三态缓冲器的集合。在这样的实现中，不需要专用多路复用器130。
根据一些实施例，TI ADC电路可被扩展成多于两个输入和输出。这在图4中用TIADC电路30的实施例来图示，其中TI ADC电路30具有用于接收第三模拟输入信号的第三模拟输入32-3以及用于输出第三数字输出信号（其作为第三模拟输入信号的数字表示）的第三数字输出34-3。在此实施例中，控制电路120被配置成针对第一模拟输入信号、第二模拟输入信号以及第三模拟输入信号的每个输入采样，选择子ADC 100-1—100-K的集合中哪个可用的子ADC 100-1—100-K应在那个输入采样上操作，以使得子ADC 100-1—100-K中的至少一些有时在第一模拟输入信号的输入采样上操作、有时在第二模拟输入信号的输入采样上操作并且有时在第三模拟输入信号的输入采样上操作。随着时间推移，这些子ADC中的每个（即，“子ADC中的至少一些”中的每个）在第一、第二和第三模拟输入信号中的每个的输入采样上操作。
与以上讨论的具有两个输入和两个输出的TI ADC电路30的实施例相似，在一些实施例中，控制电路120可被配置成选择子ADC 100-1—100-K以使得子ADC 100-1—100-K中的每个有时在第一模拟输入信号的输入采样上操作、有时在第二模拟输入信号的输入采样上操作并且有时在第三模拟输入信号的输入采样上操作。因此，随着时间推移，K个子ADC中的每个在第一、第二和第三模拟输入信号中的每个的输入采样上操作。这是图4中的情况，其中子ADC 100-1—100-K的全部被连接到全部三个输入32-1、32-2和32-3。在三个输入的情况中，数量K超过3M。
在更一般的情况中，TI ADC电路30的实施例具有多个L个模拟输入32-1、32-2、32-3，…以及多个L个数字输出34-1、34-2、34-3，…。此处，L是超过1的整数。在图3中，L=2。在图4中，L=3。对于整数索引i∈[1，L]，第i个模拟输入32-i用于接收第i个模拟输入信号，以及第i个数字输出34-i用于输出第i个数字输出信号，其作为第i个模拟输入信号的数字表示。TI ADC电路30被配置成每转换周期生成L个数字输出信号中的每个的一个采样。子ADC100-1—100-K的集合90中的子ADC的数量K超过L·M。控制电路120被配置成针对L个模拟输入信号中的每个的每个输入采样，选择子ADC的集合90中的哪个可用的子ADC 100-1—100-K应在那个输入采样上操作，以使得随着时间推移，子ADC 100-1—100-K中的至少一些（可能地，每个）在L个模拟输入信号中的每个的输入采样上操作。
在一些实施例中，控制电路120被配置成根据随机或伪随机选择方案来选择子ADC100-1—100-K。例如，控制电路可包括随机或伪随机生成器电路，其被配置成生成随机或伪随机序列，其被用于针对每个采样，选择哪个可用的子ADC应在第一模拟输入信号的那个样本上操作以及可用的子ADC中的哪个应在第二模拟输入信号的那个样本上操作。下面，我们将此称作顺序的随机或伪随机打乱，其中按所述顺序使用子ADC。
对于本文公开的实施例的备选方案是实现L个分离的冗余TI ADC，即，不具有共享的子ADC。这被用作可比较的参考示例来说明所公开的实施例的益处。在包含建模增益和偏置误差并且使用随机打乱的数值计算机仿真环境中执行的、具有两个输入和输出（即，L=2）以及在所有子ADC共享的情况下的TI ADC电路30上的行为级仿真已示出对于子ADC的给定的总数K，在压缩毛刺信号方面，与具有两个分离的冗余TI ADC（其各自具有K/2个子ADC）的参考示例相比，TI ADC电路30具有更高性能。因此，对于在压缩毛刺信号方面的给定的要求性能，对于TI ADC电路30所需要的子ADC的总数K少于对于具有两个分离的冗余TI ADC的参考示例所需要的子ADC的总数。参考图8-9呈现这样的仿真结果的示例。
根据一些实施例，提供了一种控制TI ADC电路30的方法。图5中用流程图来图示适于控制图3中的TI ADC电路30的实施例的方法的实施例。实施例包括以下操作200a和200b：针对第一模拟输入信号和第二模拟输入信号的每个输入采样并且由控制电路120选择子ADC 100-1—100-K的集合中哪个可用的子ADC 100-1—100-K应在那个输入采样上操作，以使得子ADC中的至少一些有时在第一模拟输入信号的输入采样上操作并且有时在第二模拟输入信号的输入采样上操作。
与以上讨论的内容相符，在一些实施例中，操作200a和200b可包括选择子ADC100-1—100-K以使得子ADC 100-1—100-K中的每个有时在第一模拟输入信号的输入采样上操作并且有时在第二模拟输入信号的输入采样上操作。
图6中用流程图来图示适于控制图4中的TI ADC电路30的实施例的方法的实施例。实施例包括以下操作200a、200b和200c：针对第一模拟输入信号、第二模拟输入信号以及第三模拟输入信号的每个输入采样并且由控制电路120，选择子ADC 100-1—100-K的集合中哪个可用的子ADC 100-1—100-K应在那个输入采样上操作，以使得子ADC中的至少一些有时在第一模拟输入信号的输入采样上操作、有时在第二模拟输入信号的输入采样上操作并且有时在第三模拟输入信号的输入采样上操作。
与以上讨论的内容相符，在一些实施例中，操作200a、200b和200c可包括选择子ADC 100-1—100-K以使得子ADC中的每个有时在第一模拟输入信号的输入采样上操作、有时在第二模拟输入信号的输入采样上操作并且有时在第三模拟输入信号的输入采样上操作。
对于上文关于L个模拟输入和L个数字输出而讨论的更一般的情况，方法的实施例包括以下操作200a、200b、…：针对L个模拟输入信号中的每个的每个输入采样并且由控制电路选择子ADC的集合90中哪个可用的子ADC 100-1—100-K应在那个输入采样上操作，以使得随着时间推移，子ADC 100-1—100-K中的至少一些（可能地，每个）在L个模拟输入信号中的每个的输入采样上操作。
操作200a、200b、…可包含随机或伪随机打乱。
在一些实施例中，控制电路120可被实现为专用应用特定的硬件单元。备选地，可用可编程的和/或可配置的硬件单元（诸如但不限于一个或多个现场可编程门阵列（FPGA）、处理器或微控制器）来实现所述控制电路120或其部分。因此，控制电路可以是可编程控制电路。因此，本公开的实施例可被体现在计算机程序产品中，其能够实现本文描述的方法和功能的实现（例如参考图5-6描述的方法的实施例）。因此，根据本发明的实施例，提供了计算机程序产品，其包括被布置成促使可编程控制电路执行所述方法的任何实施例的步骤的指令。计算机程序产品可包括程序代码，其被存储在如图7中图示的计算机可读介质500上，所述程序代码能够由所述可编程控制电路加载和执行来促使它执行所述方法的任何实施例的步骤。
下面参考图8-9来呈现一些仿真结果。已使用数值仿真器来执行仿真。已使用=1采样每单位时间的归一化采样频率，其中在频率/>=0.1/>有单音（single-tone）输入信号。已使用数值为1的标称子ADC增益。具有均值为0并且标准差为0.05的正态分布的随机增益误差已被施加到单个子ADC。在仿真中尚未考虑子ADC中的非线性误差或dc偏置，仅考虑增益误差。在示出的图表中，已针对TI ADC电路30（即，L=2）考虑了两个输入和两个输出的情况。此外，对于TI ADC电路，参数M和K是M=8以及K=20（大于2M=16）。在TI ADC电路30的仿真中，已使用下面的情况：选择子ADC 100-1—100-K以使得子ADC 100-1—100-K中的每个有时在第一模拟输入信号的输入采样上操作并且有时在第二模拟输入信号的输入采样上操作。对于第一模拟输入信号和第二模拟输入信号的每个采样，存在具有对于子ADC中的每个的相等概率的随机选择（当前可用的子ADC中的哪个应被用于处理那个采样）。
图8示出仿真的信号频谱。标注“共享随机化池”的实线是用于TI ADC电路30的频谱。示出的频谱是针对第一数字输出信号的那个。标注“非共享随机化池”的点划线是常规冗余TI ADC的频谱，其构建有：在第一模拟输入信号上操作的TI ADC电路30的前10（=K/2）个子ADC 100-1—100-10，以及在对于每个子ADC相等的概率的情况下，针对每个采样的在那个采样上操作的可用子ADC的随机选择。标注“无随机化”的虚线是与对于“非共享随机化池”相同的TI ADC的频谱，其构建有TI ADC电路30的前10（=K/2）个子ADC 100-1—100-10。然而，对于“无随机化”情况，总是以周期性重复的模式，按相同的顺序来操作子ADC。这对应于用在子ADC的数量方面的相同量的硬件建立的常规TI ADC。x轴示出归一化频率并且y轴是采用dB的功率谱密度（PSD）。已用无限解析度（infinite resolution）来仿真子ADC，即不存在量化噪声。“共享随机化池”和“非共享随机化池”仿真因此采用随机打乱，而“无随机化”仿真没有采用打乱。
在频率0.1的高峰是需要的信号。对于常规TI ADC（虚线），相对大的毛刺尖峰在频率0.2、0.3和0.4也是可见的。对于常规冗余TI ADC（点划线），如期望的，这些峰被降低，并且已在整个频率上抹掉了失真。对于TI ADC电路30（实线），失真峰甚至被进一步降低。
图8中绘制的频谱是针对子ADC的单个集合的结果。由于增益误差的随机性质，针对子ADC的不同集合（例如，针对不同的集成电路芯片）的结果，结果可在数量上不同，即使它们质量上相同。为了研究整个子ADC的集合上的方差，针对子ADC的1000个不同的集合，执行了诸如图8中示出的仿真。作为对于在失真峰降低方面的性能的度量，已使用对于失真（即对于不含由需要的信号占据的频率范围的频谱）的PSD峰均比。峰均比越小，峰降低性能越好。图9中柱状图中示出仿真结果。标记“共享”的灰色柱状图是针对TI ADC电路30。标记“非共享”的白色柱状图是针对被用作参考示例的常规冗余TI ADC。TI ADC电路30能够被清楚地视为具有在峰均比方面的较佳性能。因此，在两个（或更多）模拟信号需要被转换成数字表示的情况中，诸如在具有I信号分量和Q信号分量的正交接收机中，相比具有相同总数的子ADC的两个常规冗余TI ADC，根据本公开实施例的TI ADC电路30得到对失真峰的更佳压缩。对于给定的性能要求，这能够例如被利用来降低子ADC的总数。例如，为了获得与TIADC电路30的结果（其在用常规冗余TI ADC的图9中的柱状图中被示出）可比较的结果，仿真已示出常规冗余TI ADC将需要15个子ADC，这得到用于两个这样的冗余TI ADC的子ADC的总数为30，这显著地高于仿真（其结果在图8-9中被示出）中的TI ADC电路30中使用的20个子ADC。
以上已参考特定实施例来描述本发明。然而，除了以上描述的实施例之外的其它实施例在本发明的范围内是可能的。与以上描述的那些方法步骤不同的方法步骤，由硬件或软件执行方法，可在本发明的范围内被提供。实施例的不同特征或步骤可被组合在除了描述的那些组合之外的其它组合中。本发明的范围仅由所附的专利权利要求来限制。

Claims (15)

1.一种时间交织的TI模拟到数字转换器ADC电路（30），包括：
多个L个模拟输入（32-1，32-2，32-3）；以及
多个L个数字输出（34-1，34-2，34-3）；其中
第i个模拟输入（32-i）用于接收第i个模拟输入信号；
第i个数字输出（34-i）用于输出第i个数字输出信号，所述第i个数字输出信号是所述第i个模拟输入信号的数字表示；以及所述TI ADC电路（30）还包括
子ADC（100-1—100-K）的集合（90）；其中
所述TI ADC电路（30）被配置成每转换周期生成所述L个数字输出信号中的每个的一个采样；
每个子ADC（100-1—100-K）被配置成在M个转换周期中生成数字输出采样，其中M是大于1的整数；以及
子ADC（100-1—100-K）的所述集合（90）中的子ADC的数量K大于L·M；其中，所述TI ADC电路（30）还包括
控制电路（120），其被配置成针对所述L个模拟输入信号中的每个的每个输入采样，选择子ADC的所述集合（90）中哪个可用的子ADC（100-1—100-K）应在那个输入采样上操作，以使得随着时间推移，所述子ADC（100-1—100-K）中的至少一些在所述L个模拟输入信号中的每个的输入采样上操作。
2.根据权利要求1所述的TI ADC电路（30），其中，L=2以及
所述多个模拟输入包括
- 第一模拟输入（32-1），用于接收第一模拟输入信号；以及
- 第二模拟输入（32-2），用于接收第二模拟输入信号；
所述多个数字输出包括
- 第一数字输出（34-1），用于输出第一数字输出信号，所述第一数字输出信号是所述第一模拟输入信号的数字表示；以及
- 第二数字输出（34-2），用于输出第二数字输出信号，所述第二数字输出信号是所述第二模拟输入信号的数字表示；
子ADC（100-1—100-K）的所述集合（90）中的子ADC的所述数量K大于2M；以及
所述控制电路（120）被配置成针对所述第一模拟输入信号和所述第二模拟输入信号的每个输入采样，选择子ADC的所述集合（90）中哪个可用的子ADC（100-1—100-K）应在那个输入采样上操作，以使得所述子ADC（100-1—100-K）中的至少一些有时在所述第一模拟输入信号的输入采样上操作并且有时在所述第二模拟输入信号的输入采样上操作。
3.如权利要求2所述的TI ADC电路（30），其中，所述第一模拟输入信号是同相I分量并且所述第二模拟输入信号是正交通信信号中的正交相位Q分量。
4.如权利要求1-3中任一项所述的TI ADC电路（30），其中，所述控制电路（120）被配置成选择所述子ADC（100-1—100-K）以使得随着时间推移，所述子ADC（100-1—100-K）中的每个在所述L个模拟输入信号中的每个的输入采样上操作。
5.根据权利要求1-4中任一项所述的TI ADC电路（30），其中，所述控制电路（120）被配置成根据随机或伪随机选择方案来选择所述子ADC（100-1—100-K）。
6.一种包括根据权利要求1-5中的任一项所述的TI ADC电路（30）的接收机电路（10），所述TI ADC电路（30）用于将接收的模拟信号转换成数字表示。
7.一种包括根据权利要求6所述的接收机电路（10）的通信设备（1，2）。
8.根据权利要求7所述的通信设备（1），其中，所述通信设备（1）是用于与蜂窝网络进行通信的无线通信装置。
9.根据权利要求7所述的通信设备（2），其中，所述通信设备（2）是用于蜂窝通信网络的无线电基站。
10.一种控制TI ADC电路（30）的方法，包括：
多个L个模拟输入（32-1，32-2，32-3）；以及
多个L个数字输出（34-1，34-2，34-3）；其中
第i个模拟输入（32-i）用于接收第i个模拟输入信号；
第i个数字输出（34-i）用于输出第i个数字输出信号，所述第i个数字输出信号是所述第i个模拟输入信号的数字表示；以及所述TI ADC电路（30）还包括
子ADC（100-1—100-K）的集合（90）；其中，
所述TI ADC电路（30）被配置成每转换周期生成所述L个数字输出信号中的每个的一个采样；
每个子ADC（100-1—100-K）被配置成在M个转换周期中生成数字输出采样，其中M是大于1的整数；以及
子ADC（100-1—100-K）的所述集合（90）中的子ADC的数量K大于L·M；所述TI ADC电路（30）还包括
控制电路（120）；以及所述方法包括
针对所述L个模拟输入信号中的每个的每个输入采样并且由所述控制电路（120），选择（200a，200b，200c）子ADC的所述集合（90）中哪个可用的子ADC（100-1—100-K）应在那个输入采样上操作，以使得随着时间推移，所述子ADC（100-1—100-K）中的至少一些在所述L个模拟输入信号中的每个的输入采样上操作。
11.根据权利要求10所述的方法，其中，L=2以及
所述多个模拟输入包括
- 第一模拟输入（32-1），用于接收第一模拟输入信号；以及
- 第二模拟输入（32-2），用于接收第二模拟输入信号；
所述多个数字输出包括
- 第一数字输出（34-1），用于输出第一数字输出信号，所述第一数字输出信号是所述第一模拟输入信号的数字表示；以及
- 第二数字输出（34-2），用于输出第二数字输出信号，所述第二数字输出信号是所述第二模拟输入信号的数字表示；以及
子ADC（100-1—100-K）的所述集合（90）中的子ADC的所述数量K大于2M；以及
所述选择（200a，200b）所述子ADC包括针对所述第一模拟输入信号和所述第二模拟输入信号的每个输入采样并且由所述控制电路（120），选择（200a，200b）子ADC的所述集合（90）中哪个可用的子ADC（100-1—100-K）应在那个输入采样上操作，以使得所述子ADC（100-1—100-K）中的至少一些有时在所述第一模拟输入信号的输入采样上操作并且有时在所述第二模拟输入信号的输入采样上操作。
12.根据权利要求11所述的方法，其中，所述第一模拟输入信号是I分量并且所述第二模拟输入信号是正交通信信号中的Q分量。
13.根据权利要求10-12中任一项所述的方法，其中，选择子ADC（100-1—100-K）包括
选择所述子ADC（100-1—100-K）以使得随着时间推移，所述子ADC（100-1—100-K）中的每个在所述L个模拟输入信号中的每个的输入采样上操作。
14.一种包括计算机程序代码的计算机程序产品，所述计算机程序代码用于当所述计算机程序代码由所述TI ADC电路的所述控制电路（120）执行时，执行根据权利要求10-13中的任一项所述的方法。
15.一种在其上存储了计算机程序产品的计算机可读介质（500），所述计算机程序产品包括计算机程序代码，所述计算机程序代码用于当所述计算机程序代码由所述TI ADC电路的所述控制电路（120）执行时，执行根据权利要求10-13中的任一项所述的方法。
CN201680087470.3A 2016-07-08 2016-07-08 时间交织的模拟到数字转换器电路 Active CN109792249B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/066256 WO2018006972A1 (en) 2016-07-08 2016-07-08 Ti adc circuit

Publications (2)

Publication Number Publication Date
CN109792249A CN109792249A (zh) 2019-05-21
CN109792249B true CN109792249B (zh) 2023-09-29

Family

ID=56368992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680087470.3A Active CN109792249B (zh) 2016-07-08 2016-07-08 时间交织的模拟到数字转换器电路

Country Status (5)

Country Link
US (1) US10680632B2 (zh)
EP (1) EP3482497A1 (zh)
CN (1) CN109792249B (zh)
AR (1) AR109000A1 (zh)
WO (1) WO2018006972A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514962B1 (en) * 2018-01-19 2021-09-08 Socionext Inc. Analogue-to-digital conversion
EP3844879A1 (en) * 2018-08-31 2021-07-07 Telefonaktiebolaget Lm Ericsson (Publ) Control of a time-interleaved analog-to-digital converter
EP3857714A4 (en) * 2018-09-28 2022-07-06 INTEL Corporation ANALOG-DIGITAL CONVERSION
CN114403886A (zh) * 2022-01-10 2022-04-29 武汉衷华脑机融合科技发展有限公司 一种用于神经接口的信号采集电路
CN114403884A (zh) * 2022-01-10 2022-04-29 武汉衷华脑机融合科技发展有限公司 一种用于神经接口的信号采集电路及信号采集方法
CN116840549B (zh) * 2023-07-03 2024-03-22 广州致远仪器有限公司 时间交织adc的误差确定方法、装置、设备以及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098982A1 (en) * 2009-02-27 2010-09-02 Analog Devices, Inc. Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
WO2014135687A1 (en) * 2013-03-08 2014-09-12 Anacatum Design Ab Configurable time-interleaved analog-to-digital converter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075471B1 (en) * 2005-02-11 2006-07-11 Teranetics, Inc. Double-sampled, time-interleaved analog to digital converter
US8466818B1 (en) * 2011-12-01 2013-06-18 Crest Semiconductors, Inc. Time-interleaved analog-to-digital converter bandwidth matching
EP2849346B1 (en) * 2013-09-12 2019-08-21 Socionext Inc. Mixed-signal circuitry
US9294112B1 (en) 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US10009035B1 (en) * 2017-04-24 2018-06-26 Huawei Technologies Co., Ltd. Dynamic control of ADC resolution

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098982A1 (en) * 2009-02-27 2010-09-02 Analog Devices, Inc. Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
WO2014135687A1 (en) * 2013-03-08 2014-09-12 Anacatum Design Ab Configurable time-interleaved analog-to-digital converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Flexible Antenna Selection Scheme for 60 GHz Multi-Antenna Systems Using Interleaved ADCs;VAN THILLO W等;《IEEE》;20090614;第1至5页 *

Also Published As

Publication number Publication date
AR109000A1 (es) 2018-10-17
US10680632B2 (en) 2020-06-09
EP3482497A1 (en) 2019-05-15
WO2018006972A1 (en) 2018-01-11
US20190158103A1 (en) 2019-05-23
CN109792249A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109792249B (zh) 时间交织的模拟到数字转换器电路
US9450570B2 (en) Variable frequency circuit controller
US7209061B2 (en) Method and system for sampling a signal
DE102013109683B4 (de) Verfahren und Anordnungen für schnelle Analog-Digital-Umsetzung
US7289053B2 (en) Data conversion methods and systems
KR20130014675A (ko) 이산 디지털 수신기
CN101188433A (zh) 用于无线通信系统内调幅的方法和系统
JP6890713B2 (ja) 多段帯域外ノイズキャンセラーを備える帯域間ｃａデジタル送信機
EP2941826B1 (en) Multiple output dynamic element matching algorithm with mismatch noise shaping for digital to analog converters
US9172392B2 (en) Transmitter noise shaping
US7973689B2 (en) Bandpass multi-bit sigma-delta analog to digital conversion
US9747078B2 (en) True random number generation in systems on chip
Bhide et al. An 8-GS/s 200-MHz Bandwidth 68-mW $\Delta\Sigma $ DAC in 65-nm CMOS
KR20140131288A (ko) 무선 주파수 응용을 위한 혼합 모드 시간 인터리빙 디지털-아날로그 변환기
US8907830B2 (en) Digital-to-analog converter comprising slow converter section and fast converter section
GB2500444A (en) Combining Compressed Transformed Data in a Modem
DE112017000792T5 (de) Vorrichtungen und Verfahren zur Pyramidencodierung
US11476860B2 (en) Sub-ADC assignment in TI-ADC
EP3818636B1 (en) Receiver circuit for an antenna array system
US11133814B1 (en) Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay
CN111384949A (zh) 使用参考路径重新配置的模数转换器中的失配补偿
Brannon et al. Wideband Receiver for 5G, Instrumentation, and ADEF
US20240080033A1 (en) Digital correction of digital-to-analog converter errors in continuous-time analog-to-digital converters
US20220190860A1 (en) Receiver with reduced noise figure using split lna and digital combining
US20240031061A1 (en) Cyclic redundancy check interleaver for channel encoding chain for wireless communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant