CN109787608B - 用于确定低压差分感测接收器中是否接收实际传输的电路 - Google Patents

用于确定低压差分感测接收器中是否接收实际传输的电路 Download PDF

Info

Publication number
CN109787608B
CN109787608B CN201811189673.0A CN201811189673A CN109787608B CN 109787608 B CN109787608 B CN 109787608B CN 201811189673 A CN201811189673 A CN 201811189673A CN 109787608 B CN109787608 B CN 109787608B
Authority
CN
China
Prior art keywords
node
resistor
coupled
threshold voltage
differential input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811189673.0A
Other languages
English (en)
Other versions
CN109787608A (zh
Inventor
P·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN109787608A publication Critical patent/CN109787608A/zh
Application granted granted Critical
Publication of CN109787608B publication Critical patent/CN109787608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本文公开了用于确定低压差分感测接收器中是否接收实际传输的电路。一种电路具有确定第一输入处的信号是否具有高于第一阈值但低于第二阈值的电压的第一窗口比较器和确定第二输入处的信号是否具有高于第一阈值但低于第二阈值的电压的第二窗口比较器。逻辑电路响应于第一窗口比较器确定第一差分输入处的信号具有高于第一阈值但低于第二阈值的电压或者第二窗口比较器确定第二输入处的信号具有高于第一阈值但低于第二阈值的电压而生成脉冲。滤波器电路从逻辑电路接收脉冲，并且基于从逻辑电路接收的脉冲来生成指示信号无效的标志。

Description

用于确定低压差分感测接收器中是否接收实际传输的电路
技术领域
本公开涉及低电压差分感测接收器领域，并且具体地涉及一种用于确定接收信号是有效信号(例如，实际接收的传输)还是噪声的电路。
背景技术
低电压差分感测接收器是一种有用的电子器件，其具有高增益，高速操作，并且能够将小差分信号放大到适合于在晶体管到晶体管逻辑中使用的逻辑电平。由于这些接收器的高增益以及严格的阈值，如果接收到噪声并且将其解释为有效信号，则低电压差分感测接收器可以响应于输入差分噪声而振荡。
已经尝试减轻噪声对低电压差分感测接收器的影响。例如，偏置网络可以用于在没有有效信号的情况下维持DC偏移。然而，这会使输出信号失真，并且可能降低输入信号的幅度，导致低电压差分感测接收器的输出响应于输入噪声而切换。
因此，期望一种电路能够在低电压差分感测接收器中区分有效信号与噪声。
发明内容
本文中公开了第一窗口比较电路，其被配置为确定第一差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压，第二阈值电压大于第一阈值电压。第二窗口比较电路被配置为确定第二差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压。逻辑电路被配置为生成指示第一差分输入和第二差分输入处的信号中的噪声的存在的脉冲，每个脉冲是响应于第一窗口比较电路确定第一差分输入处的信号具有高于第一阈值电压但低于第二阈值电压的电压或者第二窗口比较电路确定第二差分输入处的信号具有高于第一阈值电压但低于第二阈值电压的电压而生成的。滤波器电路被配置为从逻辑电路接收脉冲，并且基于从逻辑电路接收的脉冲来生成指示信号无效的标志。
阈值生成电路可以包括：耦合在电源节点与第一节点之间的第一电阻器、耦合在第一节点与第一中心节点之间的第二电阻器、耦合在第一中心节点与第二节点之间的第三电阻器、耦合在第二节点与接地节点之间的第四电阻器、耦合在电源节点与第三节点之间的第五电阻器、耦合在第三节点与第二中心节点之间的第六电阻器、耦合在第二中心节点与第四节点之间的第七电阻器、耦合在第四节点与接地节点之间的第八电阻器、以及耦合在第一中心节点与第二中心节点之间的第一差分电阻器。第一阈值电压在第一节点处产生，并且第二阈值电压在第四节点处产生。
第二电阻器、第三电阻器、第六电阻器和第七电阻器各自可以具有第一相同电阻值，并且其中第一电阻器、第四电阻器、第五电阻器和第八电阻器各自可以具有第二相同电阻值。第二相同电阻值可以与第一相同电阻值不同。
第一窗口比较电路可以包括第一比较器，第一比较器具有耦合到第一阈值电压的非反相输入、耦合到第一差分输入的反相输入、以及输出。第一窗口比较电路还可以包括第二比较器，第二比较器具有耦合到第二阈值电压的非反相输入、耦合到第一差分输入的反相输入、以及输出。第一异或门可以具有耦合到第一比较器和第二比较器的输出的输入、以及输出。
第二窗口比较电路可以包括第三比较器，第三比较器具有耦合到第一阈值电压的非反相输入、耦合到第二差分输入的反相输入、以及输出。第二窗口比较电路还可以包括第四比较器，第四比较器具有耦合到第二阈值电压的非反相输入、耦合到第二差分输入的反相输入、以及输出。第二异或门可以具有耦合到第三比较器和第四比较器的输出的输入、以及输出。
逻辑电路可以是与门，与门具有耦合到第一异或门和第二异或门的输出的输入，其中与门产生指示第一差分输入和第二差分输入处的信号中的噪声的存在的脉冲。
该电路还可以包括电流平衡电路，电流平衡电路具有：耦合在电源节点与第五节点之间的第九电阻器、耦合在第五节点与第三中心节点之间的第十电阻器、耦合在第三中心节点与第六节点之间的第十一电阻器、耦合在第六节点与接地节点之间的第十二电阻器、耦合在电源节点与第七节点之间的第十三电阻器、耦合在第七节点与第四中心节点之间的第十四电阻器、耦合在第四中心节点与第八节点之间的第十五电阻器、耦合在第八节点与接地节点之间的第十六电阻器、以及耦合在第三中心节点与第四中心节点之间的第二差分电阻器。第一差分输入可以耦合到第三中心节点，第二差分输入可以耦合到第四中心节点。接收器可以具有耦合到第一差分输入和第二差分输入的差分输入。控制电路可以被配置为基于指示第一差分输入和第二差分输入处的信号无效的标志来忽略来自接收器的输出。
第一电阻器、第四电阻器、第五电阻器、第八电阻器、第九电阻器、第十二电阻器、第十三电阻器和第十六电阻器可以具有第一相同电阻值，并且第二电阻器、第三电阻器、第六电阻器、第七电阻器、第十电阻器、第十一电阻器、第十四电阻器和第十五电阻器可以具有不同于第一相同电阻值的第二相同电阻值。接收器可以是低电压差分信令(LVDS)接收器。
附图说明
图1是低电压差分感测接收器的示意图。
图2A是用于确定接收信号是否是有效信号并且用于生成指示有效信号的标志的电路的示意性框图。
图2B是图2A的滤波器的示意图。
图3是图2A的电路在操作中在接收100mV单端差分信号时的时序图。
图4是图2A的电路在操作中在接收40mV单端差分信号(其不是有效信号时，因为假定小于50mV的是噪声)时的时序图。
图5是图2A的电路在操作中在接收随机信号输入(其包含有效值和无效值)时的时序图，信号DOUT变为0V，表明差分输入有效。
图6是示出图2B的滤波器在操作中的输入和输出的时序图。
具体实施方式
在以下描述中，阐述了很多细节以提供对本公开的理解。然而，本领域技术人员将理解，可以在没有这些细节的情况下实践本公开的实施例，并且可以对所描述的实施例进行多种变化或修改。
首先参考图1，现在描述低电压差分感测接收器100。低电压差分感测接收器100包括H桥分压器80。H桥分压器80包括串联耦合在电源节点VDDIO与节点105之间的电阻器10、11。电阻器12、13串联耦合在节点105与接地之间。电阻器14、15串联耦合在电源节点VDDIO与节点107之间。电阻器16、17串联耦合在节点107与接地之间。电阻器11、12、15、16每个具有相同电阻值Rr1。电阻器10、13、14、17每个具有相同电阻值Rr2。具有电阻值Rrz的电阻器18耦合在节点105和107之间。
接收的差分信号99通过电容器C1电容性耦合到节点105作为信号RXP。接收信号99还通过电容器C2电容性耦合到节点107作为信号RXN。RXP和RXN因此共同表示差分信号99。差分放大器102由电源节点VDDIO和VDDCORE供电以提供电平移位操作，具有耦合到节点107的反相输入，并且具有耦合到节点105的非反相输入。差分放大器102的输出ZI耦合到控制器90。控制器90接收Dout标志123，Dout标志123指示接收的差分信号99是否是无效信号。如果Dout标志123被确立，因此指示接收的差分信号99是无效信号，则控制器90忽略来自差分放大器102的输出ZI。然而，如果Dout标志123未被确立，指示接收的差分信号99是有效信号，则控制器90继续处理差分放大器102的输出ZI。
参考图2A，现在描述用于确定接收信号99是否是有效信号并且基于此来生成Dout标志123的电路104。电路104包括类似于H桥分压器80的H桥分压器82。
H桥分压器82包括耦合在电源节点VDDIO与节点101之间的电阻器20。电阻器21耦合在节点101与节点71之间。电阻器22耦合在节点71与节点72之间。电阻器23耦合在节点72与接地之间。电阻器24耦合在电源节点VDDIO与节点73之间。电阻器25耦合在节点73与节点74之间。电阻器26耦合在节点74与节点103之间。电阻器27耦合在节点103与接地之间。电阻器28耦合在节点71和节点74之间。在节点101处生成第一阈值电压Vthup，并且在节点103处生成第二阈值电压Vthdn。电阻器21、22、25、26每个具有相同电阻值R1，其可以等于Rr1。电阻器20、23、24、27每个具有相同电阻值R2，其可以等于Rr2。
Vthup可以被计算为：
Vthdn可以被计算为：
差分放大器106具有被耦合以接收节点101处的第一阈值电压Vthup的非反相输入、以及耦合到节点105以接收RXP信号的反相输入。差分放大器108具有被耦合以接收第二阈值电压Vthdn的非反相输入、以及耦合到节点105以接收RXP信号的反相输入。差分放大器106的输出Outp 109和输出Outdown 111耦合到异或门114的输入。
差分放大器110具有被耦合以接收节点101处的第一阈值电压Vthup的非反相输入、以及耦合到节点107以接收RXN信号的反相输入。差分放大器112具有被耦合以接收第二阈值电压Vthdn的非反相输入、以及耦合到节点107以接收RXN信号的反相输入。差分放大器110的输出Outp1 113和输出Outdown1 115耦合到异或门116的输入。
异或门114的输出Op 117和异或门116的输出On 119耦合到与门118的输入。与门118的输出是Din信号121。滤波器120是对Din信号121进行滤波的积分滤波器。滤波器120的输出是Dout信号123，它是指示接收的差分信号99是否是有效信号的标志。
滤波器120的进一步细节在图2B中示出。这里，可以看出，滤波器120包括PMOS晶体管P1，PMOS晶体管P1具有的源极耦合到VDDCORE，PMOS晶体管P1的漏极在节点130处耦合到电阻器128，并且PMOS晶体管P1的栅极接收Din信号121。NMOS晶体管N1具有的漏极在节点130处耦合到电阻器128，NMOS晶体管N1的源极耦合到接地，并且NMOS晶体管N1的漏极也接收Din信号121。PMOS晶体管P2具有的源极耦合到VDDCORE，PMOS晶体管P2的漏极耦合到NMOS晶体管N2的漏极以生成Dout信号123，并且PMOS晶体管P2的栅极耦合到节点130。NMOS晶体管N2具有的源极耦合到接地，并且NMOS晶体管N2的栅极耦合到节点130。NMOS晶体管N3具有的源极和漏极耦合到接地，并且NMOS晶体管N3的栅极耦合到节点130。
再次参考图2A，在操作中，H桥分压器82用于生成静态(DC)阈值窗口。图1中的H桥分压器80与图2A中的H桥分压器82相同。差分放大器106将节点105处的信号RXP与第一阈值电压Vthup相比较。如果节点105处的信号RXP具有低于第一阈值电压Vthup的电压，则输出Outp 109被确立；如果节点105处的信号RXP具有大于第一阈值电压Vthup的电压，则输出Outp 109被解除确立。类似地，差分放大器108将节点105处的信号RXP与第二阈值电压Vthdn相比较，并且如果节点105处的信号RXP具有低于第二阈值电压Vthdn的电压，则输出Outdown 111被确立。如果节点105处的信号RXP具有高于第二阈值电压Vthdn的电压，则输出Outdown 111被解除确立。因此，应当理解，差分放大器106和108形成窗口比较器。
由于输出Outp 109和Outdown 111被馈送到异或门114，当Outp 109或Outdown111中的一个被确立而另一个被解除确立时，异或门114的输出Op 117被确立。因此，应当理解，当节点105处的信号RXP具有大于第一阈值电压Vthup但小于第二阈值电压Vthdn的电压时，异或门114的输出Op 117仅被确立。
差分放大器110将节点107处的信号RXN与第一阈值电压Vthup相比较。如果节点107处的信号RXN具有低于第一阈值电压Vthup的电压，则输出Outp1 113被确立；如果节点107处的信号RXN具有大于第一阈值电压Vthup的电压，则输出Outp1 113被解除确立。类似地，差分放大器112将节点107处的信号RXN与第二阈值电压Vthdn相比较，并且如果节点107处的信号RXN具有低于第二阈值电压Vthdn的电压，则输出Outdown1 115被确立。如果节点107处的信号RXN具有高于第二阈值电压Vthdn的电压，则输出Outdown1115被解除确立。因此，应当理解，差分放大器110和112形成窗口比较器。
由于输出Outp1 113和Outdown1 115被馈送到异或门116，当Outp1 113或Outdown1 115中的一个被确立而另一个被解除确立时，异或门116的输出On 119被确立。因此，应当理解，当节点107处的信号RXN具有大于第一阈值电压Vthup但小于第二阈值电压Vthdn的电压时，异或门116的输出On 119仅被确立。
与门118接收输出Op 117和On 119，并且根据输出Op 117与On 119之间的逻辑与操作来生成Din信号121。Din信号121的确立指示噪声或信号。由于期望向控制器90产生指示是否应当忽略信号99的稳定输出，积分滤波器120响应于由信号Din 121指示的足够的噪声或信号而确立信号Dout 123。
图3中示出了当信号99是100mV单端差分信号时在操作中的电路104的时序图。这里，需要注意的是，由于除了在转变期间之外RXN小于Vthdn，并且由于除了在转变期间之外RXP大于Vthup，因此当RXN和RXP都大于Vthdn但小于Vthup时，Din 121仅在这些转变时间内被脉动。因此，在转变期间，Din 121变高，但被滤波器120抑制，所得到的Dout 123保持在0V，这表示控制器90将信号99视为有效信号。当Dout 123变高时，输入信号99被认为是无效的。
图4中示出了另一示例。这里，由于RXN和RXP总是大于Vthdn但小于Vthup，并且因此Din 121和Dout 123始终保持确立。因此，这个示例中的信号99将始终被控制器90视为无效信号。
图5中示出了又一个示例。这里，最初，RXN和RXP以相同的值开始，并且大于Vthdn但小于Vthup，但在300ns时开始发散，其中RXN增加并且RXP减小。在400ns时，RXN变为大于Vthup而RXP变为小于Vthdn。因此，在400ns之前，Din 121和Dout 123保持被确立，并且在400ns处转变为被解除确立以指示有效信号99的存在。仅当RXN和RXP都在Vthup与Vthdn之间的范围内时，Din 121再次转变为被确立。
尽管本文中已经参考特定的装置、材料和实施例描述了前面的描述，但是并不意图限于本文中公开的细节；相反，它扩展到诸如在所附权利要求的范围内的所有功能上等同的结构、方法和用途。

Claims (17)

1.一种电路，包括：
第一窗口比较电路，被配置为确定第一差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压，所述第二阈值电压大于所述第一阈值电压；
第二窗口比较电路，被配置为确定第二差分输入处的信号是否具有高于所述第一阈值电压但低于所述第二阈值电压的电压；
逻辑电路，被配置为生成指示所述第一差分输入和所述第二差分输入处的信号中的噪声的存在的脉冲，每个脉冲是响应于所述第一窗口比较电路确定所述第一差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压或者所述第二窗口比较电路确定所述第二差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压而生成的；以及
滤波器电路，被配置为从所述逻辑电路接收所述脉冲，并且基于从所述逻辑电路接收的脉冲来生成指示所述第一差分输入处的信号和所述第二差分输入处的信号无效的标志。
2.根据权利要求1所述的电路，进一步包括阈值生成电路，所述阈值生成电路包括：
第一电阻器，耦合在电源节点与第一节点之间；
第二电阻器，耦合在所述第一节点与第一中心节点之间；
第三电阻器，耦合在所述第一中心节点与第二节点之间；
第四电阻器，耦合在所述第二节点与接地节点之间；
第五电阻器，耦合在所述电源节点与第三节点之间；
第六电阻器，耦合在所述第三节点与第二中心节点之间；
第七电阻器，耦合在所述第二中心节点与第四节点之间；
第八电阻器，耦合在所述第四节点与所述接地节点之间；以及
第一差分电阻器，耦合在所述第一中心节点与所述第二中心节点之间；
其中所述第一阈值电压在所述第一节点处产生；
其中所述第二阈值电压在所述第四节点处产生。
3.根据权利要求2所述的电路，其中所述第二电阻器、所述第三电阻器、所述第六电阻器和所述第七电阻器各自具有第一相同电阻值；并且其中所述第一电阻器、所述第四电阻器、所述第五电阻器和所述第八电阻器各自具有第二相同电阻值，所述第二相同电阻值不同于所述第一相同电阻值。
4.根据权利要求1所述的电路，其中所述第一窗口比较电路包括：
第一比较器，具有耦合到所述第一阈值电压的非反相输入、耦合到所述第一差分输入的反相输入、以及输出；
第二比较器，具有耦合到所述第二阈值电压的非反相输入、耦合到所述第一差分输入的反相输入、以及输出；
第一异或门，具有耦合到所述第一比较器和所述第二比较器的输出的输入、以及输出。
5.根据权利要求4所述的电路，其中所述第二窗口比较电路包括：
第三比较器，具有耦合到所述第一阈值电压的非反相输入、耦合到所述第二差分输入的反相输入、以及输出；
第四比较器，具有耦合到所述第二阈值电压的非反相输入、耦合到所述第二差分输入的反相输入、以及输出；
第二异或门，具有耦合到所述第三比较器和所述第四比较器的输出的输入、以及输出。
6.根据权利要求5所述的电路，其中所述逻辑电路包括与门，所述与门具有耦合到所述第一异或门和所述第二异或门的输出的输入，其中所述与门产生指示所述第一差分输入和所述第二差分输入处的信号中的噪声的存在的所述脉冲。
7.根据权利要求2所述的电路，进一步包括：
电流平衡电路，包括：
第九电阻器，耦合在所述电源节点与第五节点之间；
第十电阻器，耦合在所述第五节点与第三中心节点之间；
第十一电阻器，耦合在所述第三中心节点与第六节点之间；
第十二电阻器，耦合在所述第六节点与所述接地节点之间；
第十三电阻器，耦合在所述电源节点与第七节点之间；
第十四电阻器，耦合在所述第七节点与第四中心节点之间；
第十五电阻器，耦合在所述第四中心节点与第八节点之间；
第十六电阻器，耦合在所述第八节点与所述接地节点之间；以及
第二差分电阻器，耦合在所述第三中心节点与所述第四中心节点之间；
其中所述第一差分输入耦合到所述第三中心节点；
其中所述第二差分输入耦合到所述第四中心节点；以及接收器，具有耦合到所述第一差分输入和所述第二差分输入的差分输入；
控制电路，被配置为基于指示所述第一差分输入和所述第二差分输入处的信号无效的标志来忽略来自所述接收器的输出。
8.根据权利要求7所述的电路，其中所述第一电阻器、所述第四电阻器、所述第五电阻器、所述第八电阻器、所述第九电阻器、所述第十二电阻器、所述第十三电阻器和所述第十六电阻器具有第一相同电阻值，并且其中所述第二电阻器、所述第三电阻器、所述第六电阻器、所述第七电阻器、所述第十电阻器、所述第十一电阻器、所述第十四电阻器和所述第十五电阻器具有不同于所述第一相同电阻值的第二相同电阻值。
9.根据权利要求8所述的电路，其中所述接收器包括低电压差分信令(LVDS)接收器。
10.一种电路，包括：
第一比较器，具有耦合到第一阈值电压的非反相输入、耦合到第一差分输入的反相输入、以及输出；
第二比较器，具有耦合到第二阈值电压的非反相输入、耦合到所述第一差分输入的反相输入、以及输出；
第一异或门，具有耦合到所述第一比较器和所述第二比较器的输出的输入、以及输出；
第三比较器，具有耦合到所述第一阈值电压的非反相输入、耦合到第二差分输入的反相输入、以及输出；
第四比较器，具有耦合到所述第二阈值电压的非反相输入、耦合到所述第二差分输入的反相输入、以及输出；
第二异或门，具有耦合到所述第三比较器和所述第四比较器的输出的输入、以及输出；
与门，具有耦合到所述第一异或门和所述第二异或门的输出的输入、以及输出。
11.根据权利要求10所述的电路，进一步包括阈值生成电路，所述阈值生成电路包括：
第一电阻器，耦合在电源节点与第一节点之间；
第二电阻器，耦合在所述第一节点与第一中心节点之间；
第三电阻器，耦合在所述第一中心节点与第二节点之间；
第四电阻器，耦合在所述第二节点与接地节点之间；
第五电阻器，耦合在所述电源节点与第三节点之间；
第六电阻器，耦合在所述第三节点与第二中心节点之间；
第七电阻器，耦合在所述第二中心节点与第四节点之间；
第八电阻器，耦合在所述第四节点与所述接地节点之间；以及
第一差分电阻器，耦合在所述第一中心节点与所述第二中心节点之间；
其中所述第一阈值电压在所述第一节点处产生；
其中所述第二阈值电压在所述第四节点处产生。
12.根据权利要求11所述的电路，进一步包括耦合到所述与门的输出的滤波器；并且进一步包括：电流平衡电路，所述电流平衡电路包括：
第九电阻器，耦合在所述电源节点与第五节点之间；
第十电阻器，耦合在所述第五节点与第三中心节点之间；
第十一电阻器，耦合在所述第三中心节点与第六节点之间；
第十二电阻器，耦合在所述第六节点与所述接地节点之间；
第十三电阻器，耦合在所述电源节点与第七节点之间；
第十四电阻器，耦合在所述第七节点与第四中心节点之间；
第十五电阻器，耦合在所述第四中心节点与第八节点之间；
第十六电阻器，耦合在所述第八节点与所述接地节点之间；以及
第二差分电阻器，耦合在所述第三中心节点与所述第四中心节点之间；
其中所述第一差分输入耦合到所述第三中心节点；
其中所述第二差分输入耦合到所述第四中心节点；以及接收器，具有耦合到所述第一差分输入和所述第二差分输入的差分输入；
控制电路，被配置为基于来自所述滤波器的输出来忽略来自所述接收器的输出。
13.根据权利要求12所述的电路，其中所述第一电阻器、所述第四电阻器、所述第五电阻器、所述第八电阻器、所述第九电阻器、所述第十二电阻器、所述第十三电阻器和所述第十六电阻器具有第一相同电阻值；并且其中所述第二电阻器、所述第三电阻器、所述第六电阻器、所述第七电阻器、所述第十电阻器、所述第十一电阻器、所述第十四电阻器和所述第十五电阻器具有不同于所述第一相同电阻值的第二相同电阻值。
14.一种确定当前正在接收的信号是否有效的方法，所述方法包括：
在第一差分输入和第二差分输入处接收所述信号；
确定所述第一差分输入处的信号是否具有低于第一阈值电压或高于第二阈值电压的电压，所述第二阈值电压大于所述第一阈值电压；
确定所述第二差分输入处的信号是否具有低于所述第一阈值电压或高于所述第二阈值电压的电压；
响应于确定所述第一差分输入处的信号具有低于所述第一阈值电压或高于所述第二阈值电压的电压以及确定所述第二差分输入处的信号具有低于所述第一阈值电压或高于所述第二阈值电压的电压，而解除确立信号从而指示所述第一差分输入和所述第二差分输入处的信号中的数据位的存在；
基于所述信号的确立，生成指示所述第一差分输入和所述第二差分输入处的信号是否无效的标志；
基于所述标志的不存在来处理所述信号。
15.根据权利要求14所述的方法，进一步包括使用电阻式桥来生成所述第一阈值电压和所述第二阈值电压。
16.一种确定当前正在接收的信号是否无效的方法，所述方法包括：
在第一差分输入和第二差分输入处接收所述信号；
确定所述第一差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压，所述第二阈值电压大于所述第一阈值电压；
确定所述第二差分输入处的信号是否具有高于所述第一阈值电压但低于所述第二阈值电压的电压；
生成指示所述第一差分输入和所述第二差分输入处的信号中的数据位的不存在的脉冲，每个脉冲是响应于确定所述第一差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压以及确定所述第二差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压而生成的；
生成指示所述第一差分输入和所述第二差分输入处的信号是否无效的标志；
基于所述标志来忽略所述信号。
17.根据权利要求16所述的方法，进一步包括使用电阻式桥来生成所述第一阈值电压和所述第二阈值电压。
CN201811189673.0A 2017-11-14 2018-10-12 用于确定低压差分感测接收器中是否接收实际传输的电路 Active CN109787608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/812,086 2017-11-14
US15/812,086 US10917129B2 (en) 2017-11-14 2017-11-14 Circuit for determining whether an actual transmission was received in a low-voltage differential sensing receiver

Publications (2)

Publication Number Publication Date
CN109787608A CN109787608A (zh) 2019-05-21
CN109787608B true CN109787608B (zh) 2023-09-08

Family

ID=66433609

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821656370.0U Withdrawn - After Issue CN209000001U (zh) 2017-11-14 2018-10-12 电子电路
CN201811189673.0A Active CN109787608B (zh) 2017-11-14 2018-10-12 用于确定低压差分感测接收器中是否接收实际传输的电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201821656370.0U Withdrawn - After Issue CN209000001U (zh) 2017-11-14 2018-10-12 电子电路

Country Status (2)

Country Link
US (1) US10917129B2 (zh)
CN (2) CN209000001U (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760354A (en) * 1985-03-27 1988-07-26 U.S. Philips Corporation SSB pulse modulator
CN105049025A (zh) * 2014-11-24 2015-11-11 上海兆芯集成电路有限公司 低电压差分信号驱动电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288577B1 (en) 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver
US6650149B1 (en) 2002-08-15 2003-11-18 Pericom Semiconductor Corp. Latched active fail-safe circuit for protecting a differential receiver
US6781456B2 (en) * 2002-11-12 2004-08-24 Fairchild Semiconductor Corporation Failsafe differential amplifier circuit
JP4190976B2 (ja) * 2003-08-07 2008-12-03 株式会社ルネサステクノロジ 断線及び短絡検出回路
JP4973036B2 (ja) * 2005-08-08 2012-07-11 セイコーエプソン株式会社 ホストコントローラ
US10153757B2 (en) * 2015-03-06 2018-12-11 Microchip Technology Incorporated Three input comparator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760354A (en) * 1985-03-27 1988-07-26 U.S. Philips Corporation SSB pulse modulator
CN105049025A (zh) * 2014-11-24 2015-11-11 上海兆芯集成电路有限公司 低电压差分信号驱动电路

Also Published As

Publication number Publication date
CN109787608A (zh) 2019-05-21
US10917129B2 (en) 2021-02-09
US20190149180A1 (en) 2019-05-16
CN209000001U (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
US7586336B2 (en) Method and circuit for squelch detection in serial communications
US7567105B2 (en) High speed controller area network receiver having improved EMI immunity
KR100456663B1 (ko) 입력 회로, 출력 회로, 입출력 회로 및 입력 신호 처리 방법
US8538362B2 (en) Squelch detection circuit and method
US10536309B2 (en) Demodulation of on-off-key modulated signals in signal isolator systems
JP4979344B2 (ja) 信号検知回路
US10432432B1 (en) Loss of signal detector with PVT compensation
CN103684279A (zh) 用于改进mos晶体管线性度的电路
CN109787608B (zh) 用于确定低压差分感测接收器中是否接收实际传输的电路
KR20130138490A (ko) 차동 증폭기 회로
CN105302758A (zh) 一种用于多点低压差分信号接收器的共模搬移电路
JP2018033130A (ja) リンギング抑制回路及びリンギング抑制方法
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
US8504320B2 (en) Differential SR flip-flop
US7944247B2 (en) Operating circuit
JP2019190970A (ja) ゼロクロス検出回路およびセンサ装置
US7057415B2 (en) Output buffer compensation control
CN111628731A (zh) 噪声检测电路
US20210305972A1 (en) Low-swing schmitt triggers
US8253444B2 (en) Receiving circuit
JP2012205041A (ja) インターフェース回路
US7279909B1 (en) Signal coincidence detection circuit
CN116545421B (zh) 一种具有失配校准功能的动态锁存比较器
KR101146816B1 (ko) 스켈치 검출 회로
US7800434B1 (en) Edge detect receiver circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant