CN109765958A - 一种基于双环负反馈的恒流源驱动电路 - Google Patents
一种基于双环负反馈的恒流源驱动电路 Download PDFInfo
- Publication number
- CN109765958A CN109765958A CN201910251311.8A CN201910251311A CN109765958A CN 109765958 A CN109765958 A CN 109765958A CN 201910251311 A CN201910251311 A CN 201910251311A CN 109765958 A CN109765958 A CN 109765958A
- Authority
- CN
- China
- Prior art keywords
- transistor
- output voltage
- feedback network
- network circuit
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Control Of El Displays (AREA)
Abstract
本发明提供了一种基于双环负反馈的恒流源驱动电路，所述恒流源驱动电路包括：电压基准源、第一高增益放大器、电阻、第一晶体管、第二晶体管和输出电压反馈网络电路。所述输出电压反馈网络电路能够实现实时监测SEG端口电压的变化，通过输出电压反馈网络电路、电阻和第一高增益放大器来控制第一晶体管和第二晶体管的栅端电压来保持输出电流的恒定，从而解决了传统LED恒流源驱动电路存在的问题。
Description
技术领域
本发明涉及驱动电路，尤其涉及LED恒流源驱动电路。
背景技术
LED恒流源驱动电路具有可精确控制LED发光亮度、提高LED使用寿命等优点而得到了广泛应用。
传统LED恒流源驱动电路普遍采用如图1A所示的架构，其电路工作原理如下：电压基准源产生一个不随外部环境变化的恒定电压基准VREF，高增益放大器OP1工作在闭环负反馈状态，其同相输入端和反相输入端具有虚短特性，这样其正相输入端的电压VFB也为基准电压VREF，这个电压加在电阻R0两端，故流过功率PMOS管PO1和电阻R0的电流等于VREF/R0。假设功率PMOS管PO2和PO1的个数比例为N:1，那么根据电流镜像原理，输出到SEG端口的电流为：N*VREF/R0。
然而，上述传统LED恒流源驱动电路存在两个严重缺点：
(a)由于功率PMOS管PO2和PO1依赖于电流镜像原理来工作的，那么PO2的漏极电压V(SEG)就会对输出电流产生较大的影响。电压V(SEG)越大，输出到SEG端口的驱动电流越小，尤其是当PO2工作在线性区时。但是在实际应用中，VFB＝VREF为一固定电压，而V(SEG)则由外围器件和LED特性决定。例如：串联LED的个数越多则V(SEG)越大，驱动电流越小，LED的发光亮度越低；环境温度越低则V(SEG)越大，驱动电流越小，LED的发光亮度越低。也就是说，实际应用环境中，传统LED恒流源驱动电路输出到SEG端口的驱动电流随外部环境变化而变化，并不是恒定电流。
(b)面积比较大。由于SEG端口可能需要外接多个LED串联，导致V(SEG)电压比较高，那么PMOS管PO2源漏电压|VDS|＝|VDD-V(SEG)|就比较小，为了减弱上述缺点(a)带来的影响，需要将PO2工作在饱和区：|VDS|>|VGS|-|Vth,p|(其中Vth,p为PMOS管的阈值电压)，那么|VGS|-|Vth,p|就比较小；根据PMOS晶体管的饱和区电流公式，驱动电流就比较小，只能通过增加PO2的宽度来增加驱动能力，那么势必会增加芯片面积。
为了解决上述缺点(a)，一种常见的办法是PMOS管PO1和PO2采用级联结构，如下图1B所示，在PO1和PO2漏端分别串联PMOS管PO3和PO4，它们的栅端电压PBIAS由电路内部产生。但是这种结构需要付出较大的面积代价：首先，由于输出到SEG端口的电流很大，那么串联的PO4晶体管本身的面积就需要很大；其次，串联的PO4晶体管会进一步抬高PO2晶体管漏端VD2的电压，进一步减小了PO2晶体管源漏电压|VDS|。根据PMOS晶体管的线性区电流公式，驱动电流就比较小，同样只能通过增加PO2的宽度来增加驱动能力，增加了芯片面积。
发明内容
为了解决传统LED恒流源驱动电路存在的上述问题，本发明提供了一种不受外围器件和外部环境影响的恒定电流的LED驱动电路。
本发明在传统恒流源电路基础上加入了输出电压反馈网络电路来实现不受外部环境影响的高精度LED恒定电流输出，该输出电压反馈网络电路可通过高增益放大器实现，也可以通过简单的电流镜结构实现，所以具有结构简单、可靠性高的优点。
在一个实施例中，本发明提供了一种基于双环负反馈的恒流源驱动电路，所述恒流源驱动电路包括：电压基准源、第一高增益放大器(OP1)、电阻(R0)、第一晶体管(PO1)、第二晶体管(PO2)和输出电压反馈网络电路。
所述第一高增益放大器具有反相输入端、同相输入端和输出端，所述反相输入端与所述同相输入单虚短；所述反向输入端与所述电压基准源耦接；所述输出端与第一晶体管的栅极耦接；所述第一晶体管的栅极还与所述第二晶体管的栅极耦接；所述第一晶体管的源极以及所述第二晶体管的源极分别与一工作电压VDD耦接；所述输出电压反馈网络电路具有第一端、第二端和第三端；所述输出电压反馈网络电路的第一端与所述第一晶体管的漏极耦接；所述输出电压反馈网络电路的第二端与第二晶体管的漏极耦接；所述输出电压反馈网络电路的第三端与第一高增益放大器的同相输入端耦接；所述电阻的一端接地，另一端与第一高增益放大器的同相输入端以及输出电压反馈网络电路的第三端耦接；所述第二晶体管的漏极或者所述输出电压反馈网络电路的第二端的端口在下文中称为SEG端口，耦接外接器件；
其中，所述输出电压反馈网络电路被配置成令所述第一晶体管的漏极电压跟随所述输出电压反馈网络电路的第二端的端口电压的变化而变化。
在一个实施例中，所述第一晶体管和所述第二晶体管为PMOS型晶体管。
在一个实施例中，所述恒流源驱动电路用于驱动一个或多个LED。
在一个实施例中，所述输出电压反馈网络电路包括第二高增益放大器以及与所述第二高增益放大器耦接的一晶体管，其中，所述第二高增益放大器的同相输入端与反向输入端虚短。
在一个实施例中，所述输出电压反馈网络电路中的所述晶体管为NMOS型晶体管；且，所述第二高增益放大器的输出端与所述NMOS型晶体管的栅极耦接；所述第一晶体管的漏极与所述NMOS晶体管的漏极耦接，作为所述输出电压反馈网络电路的第一端；所述第二高增益放大器的反相输入端与所述第二晶体管的漏极耦接，作为所述输出电压反馈网络电路的第二端；所述NMOS型晶体管的源极与所述第一高增益放大器的同相输入端耦接，作为所述输出电压反馈网络电路的第三端。
在一个实施例中，所述输出电压反馈网络电路中的所述晶体管为PMOS型晶体管；且，所述第二高增益放大器的输出端与所述PMOS型晶体管的栅极耦接；第一晶体管的漏极与所述PMOS晶体管的源极耦接，作为所述输出电压反馈网络电路的第一端。所述第二高增益放大器的同相输入端与所述第二晶体管的漏极耦接，作为所述输出电压反馈网络电路的第二端；所述PMOS晶体管的漏极与所述第一高增益放大器的同相输入端耦接，作为所述输出电压反馈网络电路的第三端。
在一个实施例中，所述输出电压反馈网络电路包括一电流镜电路。
在一个实施例中，所述电流镜电路包括第三晶体管和第四晶体管以及电流源；
其中，第三晶体管和第四晶体管的栅极互相耦接；所述第四晶体管的漏极与所述电流源耦接；所述第四晶体管的栅极与漏极耦接；所述第三晶体管的源极作为所述输出电压反馈网络电路的第一端；所述第三晶体管的漏极作为所述输出电压反馈网络电路的第三端；所述第四晶体管的源极作为所述输出电压反馈网络电路的第二端。
在一个实施例中，所述第三晶体管和所述第四晶体管是PMOS型晶体管。
在一个实施例中，所述输出电压反馈网络电路的第二端的外接器件或外部环境发生变化造成所述第二端的电压升高时，所述输出电压反馈网络电路抬高所述第一晶体管的漏端电压，从而降低流过所述第一晶体管的电流，所述第一高增益放大器的同相输入端的电压也会相应降低，所述第一高增益放大器还降低所述第一晶体管以及所述第二晶体管的栅端电压，从而增加流过所述第一晶体管和所述第二晶体管的电流，保证输出到外部器件的电流不会减小。
本发明的基于双环负反馈的恒流源驱动电路具有以下的有益效果：
(1)本发明的恒流源驱动电路具所产生的输出电流不会随着SEG端口外接器件和外部环境的变化而变化，能够实现真正意义上的“恒流”源。也就是说，在实际应用中，不管SEG端口接一个LED还是串联多个LED，驱动电流和LED发光亮度都能保持恒定。
(2)本发明的恒流源驱动电路中的第二晶体管PO2可以工作在线性区且没有额外的器件串联其上，因此，第二晶体管PO2的面积就可以做的比较小。
附图说明
本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。
图1A示出传统LED恒流源驱动电路；
图1B示出另一种传统LED恒流源驱动电路；
图2示出根据本发明一实施例的恒流源驱动电路；
图3A示出根据本发明一实施例的恒流源驱动电路；
图3B示出根据本发明一实施例的恒流源驱动电路；
图4示出根据本发明一实施例的恒流源驱动电路。
具体实施方式
以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。
本发明在传统恒流源电路基础上加入了输出电压反馈网络电路来实现不受外部环境影响的高精度LED恒定电流输出，从而构成一种双环负反馈架构的LED恒流源驱动电路。该输出电压反馈网络电路可通过高增益放大器实现，也可以通过简单的电流镜结构实现，所以具有结构简单、可靠性高的优点。
图2示出根据本发明一实施例的恒流源驱动电路。如图2所示，本发明在传统LED恒流源驱动电路基础上增加了一个输出电压反馈网络电路201，该输出电压反馈网络电路201会实时监测SEG端口电压的变化，进而通过调整PO1/PO2栅端电压来保持输出电流的恒定。
具体而言，本发明的LED恒流源驱动电路包括电压基准源(202)、第一高增益放大器OP1(203)、电阻R0(206)、第一晶体管PO1(204)、第二晶体管PO2(205)和输出电压反馈网络电路(201)。在一个实施例中，该第一晶体管PO1(204)和该第二晶体管PO2(205)为PMOS管。
第一高增益放大器OP1(203)具有反相输入端、同相输入端和输出端，且反向输入端与同相输入端虚短。该反相输入端与电压基准源(202)耦接。该输出端与第一晶体管PO1(204)的栅极耦接。第一晶体管PO1(204)的栅极还与第二晶体管PO2(205)的栅极耦接。第一晶体管PO1(204)的源极以及第二晶体管PO2(205)的源极分别与工作电压VDD耦接。输出电压反馈网络电路(201)具有第一端、第二端和第三端。输出电压反馈网络电路(201)的第一端与第一晶体管PO1(204)的漏极耦接。输出电压反馈网络电路(201)的第二端与第二晶体管PO2(205)的漏极耦接。输出电压反馈网络电路(201)的第三端与第一高增益放大器(203)的同相输入端耦接。电阻R0(206)的一端接地，另一端与第一高增益放大器(203)的同相输入端以及输出电压反馈网络电路(201)的第三端耦接。第二晶体管PO2(205)的漏极或者该输出电压反馈网络电路(201)的第二端的端口在下文中称为SEG端口，该端口电压为V(SEG)。该端口可耦接外接器件，例如一个或多个LED。
其中，输出电压反馈网络电路(201)令第一晶体管PO1(204)的漏极电压跟随SEG端口电压的变化而变化。
本发明的LED恒流源驱动电路的工作过程如下：当SEG端口外接器件或外部环境发生变化造成电压V(SEG)升高时，输出电压反馈网络电路(201)会抬高第一晶体管PO1的漏端电压VD，那么流过第一晶体管PO1的电流就会降低，第一高增益放大器OP1(203)的同相输入端VFB电压也会相应降低，第一高增益放大器OP1(203)会降低PO1以及PO2的栅端电压VG，从而增加流过PO1/PO2电流，保证输出到SEG端口的电流不会减小。所以，输出电压反馈网络电路(201)能够实现实时监测SEG端口电压的变化，通过输出电压反馈网络电路(201)、电阻R0(206)和第一高增益放大器OP1(203)控制PO1和PO2的栅端电压来保持输出电流的恒定，从而解决了传统LED恒流源驱动电路存在的问题。
输出电压反馈网络电路(201)的电路实现方式有多种，下面列出三种实施例进行说明。
图3A示出基于本发明输出电压反馈网络电路的第一实施例的LED恒流源驱动电路。如图3A所示，该LED恒流源驱动电路包括电压基准源(302)、第一高增益放大器OP1(303)、电阻R0(306)、第一晶体管PO1(304)、第二晶体管PO2(305)和输出电压反馈网络电路(301A)。
第一高增益放大器OP1(303)具有反相输入端、同相输入端和输出端，且反向输入端与同相输入端虚短。该反相输入端与电压基准源(302)耦接。该输出端与第一晶体管PO1(304)的栅极耦接。第一晶体管PO1(304)的栅极还与第二晶体管PO2(305)的栅极耦接。第一晶体管PO1(304)的源极以及第二晶体管PO2(305)的源极分别与工作电压VDD耦接。输出电压反馈网络电路(301A)具有第一端、第二端和第三端。输出电压反馈网络电路(301A)的第一端与第一晶体管PO1(304)的漏极耦接。输出电压反馈网络电路(301A)的第二端与第二晶体管PO2(305)的漏极耦接。输出电压反馈网络电路(301A)的第三端与第一高增益放大器(303)的同相输入端耦接。电阻R0(306)的一端接地，另一端与第一高增益放大器(303)的同相输入端以及输出电压反馈网络电路(301A)的第三端耦接。第二晶体管PO2(305)的漏极或者该输出电压反馈网络电路(301A)的第二端的端口在下文中称为SEG端口，该端口电压为V(SEG)。该端口可耦接外接器件，例如一个或多个LED。
该输出电压反馈网络电路(301A)包括第二高增益放大器OP2(308)和NMOS晶体管(307)。第二高增益放大器OP2(308)的同相输入端与反向输入端虚短。第二高增益放大器OP2(308)的输出端与NMOS晶体管(307)的栅极耦接。第一晶体管PO1(304)的漏极与NMOS晶体管(307)的漏极耦接，作为该输出电压反馈网络电路(301A)的第一端。第二高增益放大器OP2(308)的反相输入端与第二晶体管(305)的漏极耦接，作为该输出电压反馈网络电路(301A)的第二端。NMOS管(307)的源极与第一高增益放大器OP1(303)的同相输入端耦接，作为该输出电压反馈网络电路(301A)的第三端。
图3B示出基于本发明输出电压反馈网络电路的第二实施例的LED恒流源驱动电路。如图3B所示，该LED恒流源驱动电路包括电压基准源(302)、第一高增益放大器OP1(303)、电阻R0(306)、第一晶体管PO1(304)、第二晶体管PO2(305)和输出电压反馈网络电路(301B)。
第一高增益放大器OP1(303)具有反相输入端、同相输入端和输出端，且反向输入端与同相输入端虚短。该反相输入端与电压基准源(302)耦接。该输出端与第一晶体管PO1(304)的栅极耦接。第一晶体管PO1(304)的栅极还与第二晶体管PO2(305)的栅极耦接。第一晶体管PO1(304)的源极以及第二晶体管PO2(305)的源极分别与工作电压VDD耦接。输出电压反馈网络电路(301 B)具有第一端、第二端和第三端。输出电压反馈网络电路(301 B)的第一端与第一晶体管PO1(304)的漏极耦接。输出电压反馈网络电路(301 B)的第二端与第二晶体管PO2(305)的漏极耦接。输出电压反馈网络电路(301 B)的第三端与第一高增益放大器(303)的同相输入端耦接。电阻R0(306)的一端接地，另一端与第一高增益放大器(303)的同相输入端以及输出电压反馈网络电路(301 B)的第三端耦接。第二晶体管PO2(305)的漏极或者该输出电压反馈网络电路(301 B)的第二端的端口在下文中称为SEG端口，该端口电压为V(SEG)。该端口可耦接外接器件，例如一个或多个LED。
该输出电压反馈网络电路(301 B)包括第二高增益放大器OP2(308)和一PMOS晶体管(309)。第二高增益放大器OP2(308)的同相输入端与反向输入端虚短。第二高增益放大器OP2(308)的输出端与PMOS晶体管(309)的栅极耦接。第一晶体管PO1(304)的漏极与PMOS晶体管(309)的源极耦接，作为该输出电压反馈网络电路(301B)的第一端。第二高增益放大器OP2(308)的同相输入端与第二晶体管(305)的漏极耦接，作为该输出电压反馈网络电路(301B)的第二端。PMOS晶体管(309)的漏极与第一高增益放大器OP1(303)的同相输入端耦接，作为该输出电压反馈网络电路(301B)的第三端。
上述第一和第二实施例均采用高增益放大器OP2实现。两种电路的工作原理相似：当V(SEG)电压发生变化时，利用高增益放大器OP2同相输入端和反相输入端的虚短特性，PO1漏端电压VD始终保持与V(SEG)电压相等。
图4示出基于本发明输出电压反馈网络电路的第三实施例的LED恒流源驱动电路。如图4所示，该LED恒流源驱动电路包括电压基准源(402)、第一高增益放大器OP1(403)、电阻R0(406)、第一晶体管PO1(404)、第二晶体管PO2(405)和输出电压反馈网络电路(401)。
第一高增益放大器OP1(403)具有反相输入端、同相输入端和输出端，该反相输入端与电压基准源(402)耦接。该输出端与第一晶体管PO1(404)的栅极耦接。第一晶体管PO1(404)的栅极还与第二晶体管PO2(405)的栅极耦接。第一晶体管PO1(404)的源极以及第二晶体管PO2(405)的源极分别与工作电压VDD耦接。输出电压反馈网络电路(401)具有第一端、第二端和第三端。输出电压反馈网络电路(401)的第一端与第一晶体管PO1(404)的漏极耦接。输出电压反馈网络电路(401)的第二端与第二晶体管PO2(405)的漏极耦接。输出电压反馈网络电路(401)的第三端与第一高增益放大器(403)的同相输入端耦接。电阻R0(406)的一端接地，另一端与第一高增益放大器(403)的同相输入端以及输出电压反馈网络电路(401)的第三端耦接。第二晶体管PO2(405)的漏极或者该输出电压反馈网络电路(401)的第二端的端口在下文中称为SEG端口，该端口电压为V(SEG)。该端口可耦接外接器件，例如一个或多个LED。
该输出电压反馈网络电路(401)包括一电流镜电路。作为示例，该电流镜电路包括第三晶体管PC1(408)和第四晶体管PC2(409)以及电流源(410)。在一个实施例中，该第三晶体管(408)和该第四晶体管(409)可以是PMOS晶体管。
其中，第三晶体管PC1(408)和第四晶体管PC2(409)的栅极互相耦接。第四晶体管PC2(409)的漏极与电流源耦接。第四晶体管PC2(409)的栅极与漏极耦接。该第三晶体管PC1(408)的源极作为该输出电压反馈网络电路(401)的第一端。该第三晶体管PC1(408)的漏极作为该输出电压反馈网络电路(401)的第三端。该第四晶体管PC2(409)的源极作为该输出电压反馈网络电路(401)的第二端。
该输出电压反馈网络电路(401)工作原理描述如下：根据PMOS器件工作基本原理，如果电流源(410)的电流I0保持不变，那么工作在饱和区的PMOS管栅端电压减源端电压基本保持不变，即对于第四晶体管PC2(409):V(VGC)-V(SEG)基本保持不变，对于第三晶体管PC1(408):V(VGC)-V(VD)基本保持不变，那么V(SEG)-V(VD)基本保持不变。由此，V(VD)电压会跟随V(SEG)电压的变化而变化。
需要指出的是，以上三种方式只是输出电压反馈网络电路的三种具体实施方式，输出电压反馈网络电路的实现方式还可以采用其他多种电路或装置来实现，并不限于上述形式。
本发明的LED恒流源驱动电路具有以下的有益效果：
(1)本发明的LED恒流源驱动电路具所产生的输出电流不会随着SEG端口外接器件和外部环境的变化而变化，能够实现真正意义上的“恒流”源。也就是说，在实际应用中，不管SEG端口接一个LED还是串联多个LED，驱动电流和LED发光亮度都能保持恒定。
(2)本发明的LED恒流源驱动电路中的第二晶体管PO2可以工作在线性区且没有额外的器件串联其上，因此，PO2晶体管的面积就可以做的比较小。
这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。
同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (10)
1.一种基于双环负反馈的恒流源驱动电路，其特征在于，所述恒流源驱动电路包括：
电压基准源、第一高增益放大器、电阻、第一晶体管、第二晶体管和输出电压反馈网络电路；
所述第一高增益放大器具有反相输入端、同相输入端和输出端，所述反相输入端与所述同相输入单虚短；所述反向输入端与所述电压基准源耦接；所述输出端与第一晶体管的栅极耦接；所述第一晶体管的栅极还与所述第二晶体管的栅极耦接；所述第一晶体管的源极以及所述第二晶体管的源极分别与一工作电压VDD耦接；所述输出电压反馈网络电路具有第一端、第二端和第三端；所述输出电压反馈网络电路的第一端与所述第一晶体管的漏极耦接；所述输出电压反馈网络电路的第二端与第二晶体管的漏极耦接；所述输出电压反馈网络电路的第三端与第一高增益放大器的同相输入端耦接；所述电阻的一端接地，另一端与第一高增益放大器的同相输入端以及输出电压反馈网络电路的第三端耦接；所述第二晶体管的漏极或者所述输出电压反馈网络电路的第二端的端口耦接外接器件；
其中，所述输出电压反馈网络电路被配置成令所述第一晶体管的漏极电压跟随所述输出电压反馈网络电路的第二端的端口电压的变化而变化。
2.如权利要求1所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述第一晶体管和所述第二晶体管为PMOS型晶体管。
3.如权利要求1所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述外接器件为一个或多个LED。
4.如权利要求1所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述输出电压反馈网络电路包括第二高增益放大器以及与所述第二高增益放大器耦接的一晶体管，其中，所述第二高增益放大器的同相输入端与反向输入端虚短。
5.如权利要求4所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述输出电压反馈网络电路中的所述晶体管为NMOS型晶体管；且
所述第二高增益放大器的输出端与所述NMOS型晶体管的栅极耦接；所述第一晶体管的漏极与所述NMOS晶体管的漏极耦接，作为所述输出电压反馈网络电路的第一端；所述第二高增益放大器的反相输入端与所述第二晶体管的漏极耦接，作为所述输出电压反馈网络电路的第二端；所述NMOS型晶体管的源极与所述第一高增益放大器的同相输入端耦接，作为所述输出电压反馈网络电路的第三端。
6.如权利要求4所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述输出电压反馈网络电路中的所述晶体管为PMOS型晶体管；且
所述第二高增益放大器的输出端与所述PMOS型晶体管的栅极耦接；第一晶体管的漏极与所述PMOS晶体管的源极耦接，作为所述输出电压反馈网络电路的第一端。所述第二高增益放大器的同相输入端与所述第二晶体管的漏极耦接，作为所述输出电压反馈网络电路的第二端；所述PMOS晶体管的漏极与所述第一高增益放大器的同相输入端耦接，作为所述输出电压反馈网络电路的第三端。
7.如权利要求1所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述输出电压反馈网络电路包括一电流镜电路。
8.如权利要求7所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述电流镜电路包括第三晶体管和第四晶体管以及电流源；
其中，第三晶体管和第四晶体管的栅极互相耦接；所述第四晶体管的漏极与所述电流源耦接；所述第四晶体管的栅极与漏极耦接；所述第三晶体管的源极作为所述输出电压反馈网络电路的第一端；所述第三晶体管的漏极作为所述输出电压反馈网络电路的第三端；所述第四晶体管的源极作为所述输出电压反馈网络电路的第二端。
9.如权利要求8所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述第三晶体管和所述第四晶体管是PMOS型晶体管。
10.如权利要求1所述的基于双环负反馈的恒流源驱动电路，其特征在于，所述输出电压反馈网络电路的第二端的外接器件或外部环境发生变化造成所述第二端的电压升高时，所述输出电压反馈网络电路抬高所述第一晶体管的漏端电压，从而降低流过所述第一晶体管的电流，所述第一高增益放大器的同相输入端的电压也会相应降低，所述第一高增益放大器还降低所述第一晶体管以及所述第二晶体管的栅端电压，从而增加流过所述第一晶体管和所述第二晶体管的电流，保证输出到外部器件的电流不会减小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910251311.8A CN109765958B (zh) | 2019-03-29 | 2019-03-29 | 一种基于双环负反馈的恒流源驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910251311.8A CN109765958B (zh) | 2019-03-29 | 2019-03-29 | 一种基于双环负反馈的恒流源驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109765958A true CN109765958A (zh) | 2019-05-17 |
| CN109765958B CN109765958B (zh) | 2021-02-02 |
Family
ID=66460166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910251311.8A Active CN109765958B (zh) | 2019-03-29 | 2019-03-29 | 一种基于双环负反馈的恒流源驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109765958B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111601429A (zh) * | 2020-06-03 | 2020-08-28 | 西安中颖电子有限公司 | 一种恒流驱动电路 |
| CN113282130A (zh) * | 2021-06-08 | 2021-08-20 | 西安中颖电子有限公司 | 一种高精度led恒流驱动电路 |
| CN114415773A (zh) * | 2022-01-20 | 2022-04-29 | 广州昂瑞微电子技术有限公司 | 高精度电流源电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519310A (en) * | 1993-09-23 | 1996-05-21 | At&T Global Information Solutions Company | Voltage-to-current converter without series sensing resistor |
| CN101311869A (zh) * | 2007-05-23 | 2008-11-26 | 瑞昱半导体股份有限公司 | 具偏压控制的电流输出电路及其方法 |
| CN101694963A (zh) * | 2009-09-22 | 2010-04-14 | 美芯晟科技（北京）有限公司 | 高精度低电压的电压电流转换电路 |
| CN104062997A (zh) * | 2013-03-20 | 2014-09-24 | 芯原微电子(上海)有限公司 | 输出电压大摆幅的高精度高速度电流驱动电路 |
| CN104333948A (zh) * | 2013-11-18 | 2015-02-04 | 广州硅芯电子科技有限公司 | Led驱动电路、方法和led显示系统 |
| CN104796127A (zh) * | 2015-04-10 | 2015-07-22 | 西安电子科技大学 | 用于红外接近感测器的红外发光二极管驱动电路 |
-
2019
- 2019-03-29 CN CN201910251311.8A patent/CN109765958B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519310A (en) * | 1993-09-23 | 1996-05-21 | At&T Global Information Solutions Company | Voltage-to-current converter without series sensing resistor |
| CN101311869A (zh) * | 2007-05-23 | 2008-11-26 | 瑞昱半导体股份有限公司 | 具偏压控制的电流输出电路及其方法 |
| CN101694963A (zh) * | 2009-09-22 | 2010-04-14 | 美芯晟科技（北京）有限公司 | 高精度低电压的电压电流转换电路 |
| CN104062997A (zh) * | 2013-03-20 | 2014-09-24 | 芯原微电子(上海)有限公司 | 输出电压大摆幅的高精度高速度电流驱动电路 |
| CN104333948A (zh) * | 2013-11-18 | 2015-02-04 | 广州硅芯电子科技有限公司 | Led驱动电路、方法和led显示系统 |
| CN104796127A (zh) * | 2015-04-10 | 2015-07-22 | 西安电子科技大学 | 用于红外接近感测器的红外发光二极管驱动电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111601429A (zh) * | 2020-06-03 | 2020-08-28 | 西安中颖电子有限公司 | 一种恒流驱动电路 |
| CN113282130A (zh) * | 2021-06-08 | 2021-08-20 | 西安中颖电子有限公司 | 一种高精度led恒流驱动电路 |
| CN114415773A (zh) * | 2022-01-20 | 2022-04-29 | 广州昂瑞微电子技术有限公司 | 高精度电流源电路 |
| CN114415773B (zh) * | 2022-01-20 | 2024-03-19 | 广州昂瑞微电子技术有限公司 | 高精度电流源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109765958B (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109765958A (zh) | 一种基于双环负反馈的恒流源驱动电路 | |
| CN104238611B (zh) | 电流模带隙基准电流源 | |
| CN103488227B (zh) | 一种带隙基准电压电路 | |
| CN101930248B (zh) | 可调负电压基准电路 | |
| CN103399612B (zh) | 无电阻的带隙基准源 | |
| CN110096089A (zh) | 驱动电路和显示装置 | |
| CN103440011B (zh) | 具有压差补偿的线性恒流源电路 | |
| TWI633410B (zh) | 電流鏡裝置及相關放大電路 | |
| CN106533187B (zh) | 驱动控制方法及电路 | |
| CN101408564A (zh) | 电压检测电路 | |
| US20160252923A1 (en) | Bandgap reference circuit | |
| CN106020317A (zh) | 一种低压差线性稳压器的过流保护电路 | |
| CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
| CN209514447U (zh) | 驱动电路和显示装置 | |
| US20140241017A1 (en) | Input circuit and power supply circuit | |
| JP5646360B2 (ja) | 半導体装置 | |
| CN103744463B (zh) | 可检测占空比的可变基准电源 | |
| CN203465628U (zh) | 具有压差补偿的线性恒流源电路 | |
| CN102355261A (zh) | 一种适用于高速模数转换器的电压缓冲器 | |
| CN107861556A (zh) | 一种用于射频中的低功耗基准电路 | |
| CN107861554B (zh) | 基于抗辐照双极工艺用于宽电源范围的带隙基准启动电路及方法 | |
| CN203434951U (zh) | 一种宽电压脉冲接收隔离型电路 | |
| CN109343653A (zh) | 一种带隙基准电压源的启动电路 | |
| Fanglan et al. | An undervoltage lockout of hysteretic threshold of zero temperature coefficients | |
| CN206517633U (zh) | 可以通过调光关断的led驱动电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |