CN109755381B - 霍尔传感器及其制造方法 - Google Patents

霍尔传感器及其制造方法 Download PDF

Info

Publication number
CN109755381B
CN109755381B CN201811578655.1A CN201811578655A CN109755381B CN 109755381 B CN109755381 B CN 109755381B CN 201811578655 A CN201811578655 A CN 201811578655A CN 109755381 B CN109755381 B CN 109755381B
Authority
CN
China
Prior art keywords
region
polysilicon body
polysilicon
contact region
hall sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811578655.1A
Other languages
English (en)
Other versions
CN109755381A (zh
Inventor
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Zhonggan Micro Electronic Co ltd
Original Assignee
Hefei Zhonggan Micro Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Zhonggan Micro Electronic Co ltd filed Critical Hefei Zhonggan Micro Electronic Co ltd
Priority to CN201811578655.1A priority Critical patent/CN109755381B/zh
Publication of CN109755381A publication Critical patent/CN109755381A/zh
Application granted granted Critical
Publication of CN109755381B publication Critical patent/CN109755381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种霍尔传感器及其的制造方法。所述霍尔传感器包括：多晶硅体区，其掺杂有第一类型杂质；形成于所述多晶硅体区内的横向间隔的第一接触区和第二接触区；和形成于所述多晶硅体区内的纵向间隔的第三接触区和第四接触区，其中各个接触区掺杂有第一类型杂质且掺杂的浓度较多晶硅体区浓，第三接触区和第四接触区分别位于所述第一接触区和第二接触区连线的纵向两侧，第一接触区和第二接触区分别位于所述第三接触区和第四接触区连线的横向两侧。本发明中采用载流子浓度更低的多晶硅，可以实现更高的磁场检测灵敏度，把多晶硅层设计的更薄可以实现更高的磁场检测灵敏度。

Description

霍尔传感器及其制造方法
【技术领域】
本发明属于传感器领域，特别涉及一种能够感应磁场的霍尔传感器及其制造方法。
【背景技术】
霍尔传感器的应用越来越广泛，比如可以采用它实现电流探头，进行电流检测，或者用于汽车上检测车窗行进距离，辅助车窗控制。更高的磁场检测灵敏度，可以实现检测更微弱的磁场强度，从而实现更好的系统性能。
图1示出了一种传统的霍尔传感器。传统的霍尔传感器一般采用N阱设计成磁场霍尔传感器。然而，现有的N阱设计成磁场霍尔传感器的灵敏度较低。
因此，有必要提出一种灵敏度更高的霍尔传感器。
【发明内容】
本发明的目的之一在于提供一种霍尔传感器，其具有更高的磁场检测灵敏度。
本发明的目的之一在于提供一种霍尔传感器的制造方法，其可以制造出具有更高的磁场检测灵敏度的霍尔传感器。
根据本发明的一个方面，本发明提供一种霍尔传感器，其包括：多晶硅体区，其掺杂有第一类型杂质；形成于所述多晶硅体区内的横向间隔的第一接触区和第二接触区；和形成于所述多晶硅体区内的纵向间隔的第三接触区和第四接触区，其中各个接触区掺杂有第一类型杂质且掺杂的浓度较多晶硅体区浓，第三接触区和第四接触区分别位于所述第一接触区和第二接触区连线的纵向两侧，第一接触区和第二接触区分别位于所述第三接触区和第四接触区连线的横向两侧。
进一步的，所述霍尔传感器还包括：衬底；位于衬底上的氧化层，其中所述多晶硅体区位于所述氧化层上方。
进一步的，第一类型杂质为N型或P型。
进一步的，所述多晶硅体区的厚度小于500纳米，所述多晶硅体区的掺杂浓度低于1019cm-3，各个接触区的掺杂浓度高于1020cm-3。
进一步的，所述多晶硅体区为方形，第一接触区位于所述方形多晶硅体区的第一边缘的中部，第二接触区位于所述方形多晶硅体区的第二边缘的中部，第一边缘和第二边缘为所述方形多晶硅体区的相对的两个边缘，第三接触区位于所述方形多晶硅体区的第三边缘的中部，第四接触区位于所述方形多晶硅体区的第四边缘的中部，第三边缘和第四边缘为所述方形多晶硅体区的相对的两个边缘。
进一步的，所述的霍尔传感器还包括：位于所述多晶硅体区上方的绝缘层。
进一步的，所述的霍尔传感器还包括：所述绝缘层在多晶硅体区上方被减薄。
进一步的，在所述多晶硅体区的部分区域注入第二类型杂质，其中第二类型杂质与第一类型杂质的杂质类型相反。
根据本发明的另一个方面，本发明还提供一种霍尔传感器的制造方法，其包括：淀积多晶硅层，其中所述多晶硅层掺杂有第一类型杂质；刻蚀所述多晶硅层形成多晶硅体区；在所述多晶硅体区的指定位置注入第一类型杂质以在所述多晶硅体区上形成第一接触区、第二接触区、第三接触区和第四接触区。
进一步的，所述制造方法还包括：在所述多晶硅体区的部分注入第二类型杂质。
进一步的，所述制造方法还包括：在所述多晶硅体区上淀积绝缘层；刻蚀所述多晶硅体区上方的绝缘层。
进一步的，所述制造方法还包括：提供衬底；在所述衬底上形成氧化层，其中所述多晶硅层淀积于所述氧化层上。
与现有技术相比，本发明中采用载流子浓度更低的多晶硅，可以实现更高的磁场检测灵敏度，把多晶硅层设计的更薄可以实现更高的磁场检测灵敏度。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1示出了一种传统的霍尔传感器；
图2示出了霍尔传感器的工作原理图；
图3为本发明中霍尔传感器的第一实施例中的侧面结构示意图；
图4为图3中的霍尔传感器的俯视结构示意图；
图5为本发明中霍尔传感器的第二实施例中的侧面结构示意图，其中多晶硅体区上方的绝缘层未被减薄；
图6为本发明中霍尔传感器的第三实施例中的侧面结构示意图，其中多晶硅体区上方的绝缘层已被减薄；
图7为本发明中霍尔传感器的第四实施例中的俯视结构示意图；
图8为本发明中的霍尔传感器的制造方法的流程示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
图2描述了霍尔传感器的工作原理图，图2中标记B为磁场方向，标记I为电流方向，W标记了霍尔传感器的宽度，L标记了霍尔传感器的长度，t标记了霍尔传感器的厚度。
当电流垂直于磁场方向流动时，载流子(可以为电子或者空穴)会在磁场中受到磁场力，从而移动到霍尔传感器的一侧，以N型半导体材料为例，其中的载流子为电子，根据左手定则可知，其受的磁场力向前，因此电子会聚集在霍尔传感器的前侧，而霍尔传感器的后侧会留下带正电的离子，带正电的离子与带负电的电子会形成电场和电势差。通过检测电路(例如模数转换器)检测此电势差(也被称为霍尔电压)，可以感知磁场，按照一定的公式可以计算出磁场强度。霍尔电压形成的电场对电子会产生与磁场力相反方向的电场力，当此电场力与磁场力相等时，霍尔电压形成稳定值。
磁场力:FB＝Bqv
其中FB为电子所受的磁场力，B为磁场强度，q为电子的电量，v为电子的速度。
电场力:
其中FE为电子所受的电场力，VH为霍尔电压，W为霍尔传感器的宽度。
形成稳定霍尔电压时，磁场力等于电场力。
而根据电流公式:
I＝nqvA＝nqvWt
其中，I为霍尔传感器的电流，n为霍尔传感器中载流子的密度，v为载流子的速度，A为电流流过时的横截面积,W为霍尔传感器的宽度，t为霍尔传感器的厚度。
根据上述两个公式化简可得:
为了实现霍尔传感器的检测电流功耗较低，因此I不宜过大。为了提高VH，从公式可以发现，可以减小n和t，从而提高磁场的检测灵敏度。实际环境中存在较大的噪声电压，因此VH必须足够大，才能抵抗噪声电压的影响。因此希望VH越大越好。
传统的霍尔传感的N阱一般为形成PMOS(positive channel Metal OxideSemiconductor)的衬体层，为了兼顾PMOS的性能，只能在一定范围内调节其掺杂浓度，因此会限制其最低的掺杂浓度，也限制了霍尔传感器的磁场检测灵敏度。同时，一般工艺中N阱的厚度较大，也限制了进一步提高磁场灵敏度。
因此，本发明希望能够提供一种新型的霍尔传感器，来进一步提高磁场检测的灵敏度。
图3为本发明中霍尔传感器的第一实施例中的侧面结构示意图；图4为图3中的霍尔传感器的俯视结构示意图。
如图3、图4所示，所述霍尔传感器300包括：
衬底310(Substrate)、位于衬底上的氧化层320(Oxide)、形成于所述氧化层320上方的多晶硅体区330(Poly)、形成于所述多晶硅体区330内多个接触区340。所述接触区340包括形成于所述多晶硅体区330内的横向间隔的第一接触区341(A)和第二接触区342(B)、形成于所述多晶硅体区330内的纵向间隔的第三接触区343(C)和第四接触区344(D)。第三接触区343和第四接触区344分别位于所述第一接触区341和第二接触区342连线的纵向两侧，第一接触区341和第二接触区342分别位于所述第三接触区343和第四接触344区连线的横向两侧。
所述氧化层320可以为二氧化硅层，衬底可以为晶片。
在一个实施例中，所述多晶硅体区330为方形，第一接触区341位于所述方形多晶硅体区的第一边缘的中部，第二接触区242位于所述方形多晶硅体区330的第二边缘的中部，第一边缘和第二边缘为所述方形多晶硅体区330的相对的两个边缘。第三接触区343位于所述方形多晶硅体区330的第三边缘的中部，第四接触区344位于所述方形多晶硅体区440的第四边缘的中部，第三边缘和第四边缘为所述方形多晶硅体区330的相对的两个边缘。在一个可替换的实施例中，所述多晶硅体区330的形状可以根据需要设计，其也可以为多边形、圆心、不规则的形状，比如凹型等。
在一个实施例中，可以在第一接触区341和第二接触区342之间加电流，在第三接触区343和第四接触区344之间检测霍尔电压，根据霍尔效应的原理，电压检测端子的方向(两个接触区343和344连成直线的方向)应该与电流检测端子的方向(两个接触区341和342连成直线的方向)呈垂直，两者也分别垂直于被检测的磁场方向。在一个可替换的实施例中，也可以选择可以在第三接触区343和第四接触区344之间加电流，在第一接触区341和第二接触区342之间检测霍尔电压。
在图3和4所示的实施例中，所述多晶硅体区330掺杂有N型杂质，各个接触区掺杂有N型杂质且掺杂浓度高于所述多晶硅体区330，因此被标记为N+。在一个可替换的实施例中，所述多晶硅体区330可以掺杂有P型杂质，各个接触区也可以掺杂有P型杂质且掺杂浓度高于所述多晶硅体区330。
所述多晶硅体区330的掺杂浓度越低，载流子浓度越低，其方块电阻值越大，例如可以控制其方块电阻值为2K欧姆～10欧姆，方块电阻值越大，检测灵敏度越高。
根据前面推导的公式：
可以发现，减小n有助于增加霍尔电压VH，即通过减小多晶硅体区330的掺杂浓度可以减小n，例如在本发明中采用N型掺杂，掺杂浓度可以低于1019cm-3。另外减小厚度t也助于增加霍尔电压VH，在本发明中，多晶硅体区330厚度可以小于500纳米，甚至可以小于300纳米。
而用于连接的各个接触区340采用大于1020cm-3的掺杂浓度，这样可以保证欧姆接触，使得连接金属时的接触电阻比较小。
在本发明中，多晶硅体区330位于晶片的上层，有助于减小晶片上层材料对被检测磁场减弱的效应。在一种优选的实施方案中，还可以对芯片封装进行开窗(在多晶硅体区330的上部开窗)，以增强被检测磁场的渗透效果，从而增强磁场检测的灵敏度。
一般在芯片制造时，还会存在许多上层金属层，接触孔层等，因此霍尔传感器上层的绝缘层较厚，不利于磁场渗透。图5为本发明中霍尔传感器的第二实施例中的侧面结构示意图，其中多晶硅体区330上方的绝缘层410未被减薄。
在一种改进的实现方式中，可以通过刻蚀来减薄位于多晶硅体区330上方的绝缘层，以减小多晶硅体区330上部的绝缘层厚度，从而增强被检测磁场的渗透效果。图6为本发明中霍尔传感器的第三实施例中的侧面结构示意图，其中多晶硅体区330上方的绝缘层420已被减薄。
在另一种改进方案中，相比于图3、4所示的实施例，还可以在多晶硅体区的各个接触区之外的区域增加相反类型杂质的注入，比如多晶硅体区330原来掺杂有N杂质，那么进行P型杂质注入，这样可以实现减薄多晶硅体区330的效果。
图7为本发明中霍尔传感器的第四实施例中的俯视结构示意图，在图7中，相比图4，在所述多晶硅体区330的中间区域进行了P+掺杂，将一部分多晶硅体区反向掺杂为P型，这样N型多晶硅体区330就可以比图4的方案更薄，即减小了磁场检测元件的厚度，可以增强对磁场检测的灵敏度。
根据本发明的另一个方面，本发明提供了一种霍尔传感器的制造方法，该制造方法也可以集成到其他半导体工艺中。
图8为本发明中的霍尔传感器的制造方法600的流程示意图。如图8所示的，所述制造方法600包括如下步骤。
步骤610，提供衬底。所述衬底可以为晶片。
步骤620，在所述衬底上形成氧化层。所述氧化层可以为二氧化硅。
步骤630，在所述氧化层上淀积多晶硅层，其中所述多晶硅层掺杂有第一类型杂质。其中所述第一类型杂质可以为N型或P型，掺杂浓度可以低于1019cm-3，多晶硅体层厚度可以小于500纳米，甚至可以小于300纳米。
步骤640，刻蚀所述多晶硅层形成多晶硅体区。
步骤650，在所述多晶硅体区的指定位置注入第一类型杂质以在所述多晶硅体区上形成四个接触区，四个接触区分别为第一接触区、第二接触区、第三接触区和第四接触区。
在一个优选的实施例中，所述制造方法600还可以包括：在所述多晶硅体区的部分区域注入第二类型杂质，第二类型杂质与第一类型杂质的掺杂类型相反。
在一个优选的实施例中，所述制造方法600还可以包括：在所述多晶硅体区上淀积绝缘层；刻蚀所述多晶硅体区上方的绝缘层。
其中，注入步骤都需要经过涂胶、曝光、显影、杂质注入等步骤，其属于半导体工艺中的常规工艺，这里就不再详述了；蚀刻步骤通常也需要经过涂胶、曝光、显影、刻蚀等步骤，其属于半导体工艺中的常规工艺，这里就不再详述了。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (6)

1.一种霍尔传感器，其特征在于，其包括：
多晶硅体区，其掺杂有第一类型杂质；
形成于所述多晶硅体区内的横向间隔的第一接触区和第二接触区；和
形成于所述多晶硅体区内的纵向间隔的第三接触区和第四接触区，其中各个接触区掺杂有第一类型杂质且掺杂的浓度较多晶硅体区浓，第三接触区和第四接触区分别位于所述第一接触区和第二接触区连线的纵向两侧，第一接触区和第二接触区分别位于所述第三接触区和第四接触区连线的横向两侧；
衬底；
位于衬底上的氧化层，其中所述多晶硅体区位于所述氧化层上方；
位于所述多晶硅体区上方的绝缘层，所述绝缘层在多晶硅体区上方被减薄；
其中所述多晶硅体区的厚度小于500纳米，所述多晶硅体区的掺杂浓度低于1019cm-3，各个接触区的掺杂浓度高于1020cm-3。
2.根据权利要求1所述的霍尔传感器，其特征在于，第一类型杂质为N型或P型。
3.根据权利要求1所述的霍尔传感器，其特征在于，所述多晶硅体区为方形，
第一接触区位于所述方形多晶硅体区的第一边缘的中部，
第二接触区位于所述方形多晶硅体区的第二边缘的中部，
第一边缘和第二边缘为所述方形多晶硅体区的相对的两个边缘，
第三接触区位于所述方形多晶硅体区的第三边缘的中部，
第四接触区位于所述方形多晶硅体区的第四边缘的中部，
第三边缘和第四边缘为所述方形多晶硅体区的相对的两个边缘。
4.根据权利要求1所述的霍尔传感器，其特征在于，在所述多晶硅体区的部分区域注入第二类型杂质，其中第二类型杂质与第一类型杂质的杂质类型相反。
5.一种霍尔传感器的制造方法，其特征在于，其包括：
淀积多晶硅层，其中所述多晶硅层掺杂有第一类型杂质；
刻蚀所述多晶硅层形成多晶硅体区；
在所述多晶硅体区的指定位置注入第一类型杂质以在所述多晶硅体区上形成第一接触区、第二接触区、第三接触区和第四接触区；
提供衬底；
在所述衬底上形成氧化层，其中所述多晶硅层淀积于所述氧化层上；
在所述多晶硅体区上淀积绝缘层；
刻蚀所述多晶硅体区上方的绝缘层；
其中所述多晶硅体区的厚度小于500纳米，所述多晶硅体区的掺杂浓度低于1019cm-3，各个接触区的掺杂浓度高于1020cm-3。
6.根据权利要求5所述的制造方法，其特征在于，其还包括：
在所述多晶硅体区的部分注入第二类型杂质。
CN201811578655.1A 2018-12-24 2018-12-24 霍尔传感器及其制造方法 Active CN109755381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811578655.1A CN109755381B (zh) 2018-12-24 2018-12-24 霍尔传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811578655.1A CN109755381B (zh) 2018-12-24 2018-12-24 霍尔传感器及其制造方法

Publications (2)

Publication Number Publication Date
CN109755381A CN109755381A (zh) 2019-05-14
CN109755381B true CN109755381B (zh) 2023-08-29

Family

ID=66403130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811578655.1A Active CN109755381B (zh) 2018-12-24 2018-12-24 霍尔传感器及其制造方法

Country Status (1)

Country Link
CN (1) CN109755381B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851582A (zh) * 2021-08-18 2021-12-28 杭州未名信科科技有限公司 一种垂直型霍尔传感器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679973A (en) * 1995-03-30 1997-10-21 Kabushiki Kaisha Toshiba Lateral hall element
CN104253208A (zh) * 2013-06-28 2014-12-31 美格纳半导体有限公司 基于半导体的霍尔传感器
CN106449969A (zh) * 2016-12-01 2017-02-22 上海南麟电子股份有限公司 一种霍尔传感器及其制备方法
CN107966669A (zh) * 2017-12-19 2018-04-27 大连理工大学 适用于高温工作环境的半导体三维霍尔传感器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223221A (ja) * 2004-02-06 2005-08-18 Denso Corp 磁気検出装置およびその製造方法
US7772661B2 (en) * 2008-07-23 2010-08-10 Honeywell International Inc. Hall-effect magnetic sensors with improved magnetic responsivity and methods for manufacturing the same
GB2531536A (en) * 2014-10-21 2016-04-27 Melexis Technologies Nv Vertical hall sensors with reduced offset error
DE102016114174B4 (de) * 2016-08-01 2019-10-10 Infineon Technologies Ag Hall-sensor-bauelemente und verfahren zum betreiben derselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679973A (en) * 1995-03-30 1997-10-21 Kabushiki Kaisha Toshiba Lateral hall element
CN104253208A (zh) * 2013-06-28 2014-12-31 美格纳半导体有限公司 基于半导体的霍尔传感器
CN106449969A (zh) * 2016-12-01 2017-02-22 上海南麟电子股份有限公司 一种霍尔传感器及其制备方法
CN107966669A (zh) * 2017-12-19 2018-04-27 大连理工大学 适用于高温工作环境的半导体三维霍尔传感器及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Characterization of unintentionally or lightly doped polysilicon films by improved Hall effect measurements;F. Le BihanThin 等;《Solid Films》;19970630;第301卷;第230页第1栏第1段至第235页第2栏第1段、图1-6 *

Also Published As

Publication number Publication date
CN109755381A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
US4052229A (en) Process for preparing a substrate for mos devices of different thresholds
US6277675B1 (en) Method of fabricating high voltage MOS device
TWI420675B (zh) 具遮罩電極之半導體裝置及其方法
US7064385B2 (en) DMOS-transistor with lateral dopant gradient in drift region and method of producing the same
US7034359B2 (en) Vertical MOS transistor
EP0187016A2 (en) MISFET with lightly doped drain and method of manufacturing the same
US8089124B2 (en) Lateral DMOS device and method for fabricating the same
US4412375A (en) Method for fabricating CMOS devices with guardband
US10312284B2 (en) Semiconductor device and semiconductor device manufacturing method
US6734493B2 (en) Lateral double diffused metal oxide semiconductor (LDMOS) device with aligned buried layer isolation layer
US20200119189A1 (en) High voltage device and manufacturing method thereof
US5440165A (en) Semiconductor device with means for suppressing electric fields
US20190036012A1 (en) Well-Based Vertical Hall Element With Enhanced Magnetic Sensitivity
JPH11214529A (ja) Ｍｏｓデバイスの集積化方法及び半導体チイップ
CN109755381B (zh) 霍尔传感器及其制造方法
US10553681B2 (en) Forming a superjunction transistor device
EP0660419A2 (en) Drain/source doping profile of high voltage transistor for sub-micron CMOS processes
US20220165880A1 (en) High voltage device and manufacturing method thereof
JP3194162B2 (ja) Ｍｏｓ ｆｅｔ製造方法
US8415219B2 (en) Method of manufacturing a DMOS trench transistor
JP4580161B2 (ja) 半導体装置の製造方法
US8648417B1 (en) LDMOS transistors with improved ESD capability
JPH0656855B2 (ja) 絶縁ゲ−ト型電界効果トランジスタ
US20050116298A1 (en) MOS field effect transistor with small miller capacitance
US20080203480A1 (en) Integrated circuit using a superjunction semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant