CN109755211A - 具有c形翼引线和鸥翼引线的模制半导体封装 - Google Patents

Abstract

一种半导体封装包括嵌入模制封装主体的半导体管芯；引线，电连接到所述管芯并从模制封装主体的第一侧面伸出；以及凹部，从所述侧面向内延伸并进入模制封装主体的底部主面，以形成单个凹槽。凹部开始于侧面的从中伸出引线的区域下方，使得侧面的这个区域是平坦的，并且每条引线都在同一平面内离开模制封装主体。引线的第一子集朝向模制封装主体向内弯曲并且位于单个凹槽中，以形成被配置用于表面安装的第一排引线。引线的第二子集从模制封装主体向外延伸，以形成被配置用于表面安装的第二排引线。

Description

具有C形翼引线和鸥翼引线的模制半导体封装

技术领域

本申请涉及模制半导体封装，并且具体涉及具有C形翼引线的模制半导体封装。

背景技术

模制半导体封装作为半导体部件的低成本封装解决方案被广泛用于许多行业。模制半导体封装有多种形式，包括含引线选项和无引线选项。含引线封装具有从模制主体的侧面伸出的金属引线。引线的形状可以像字母J(所谓的J形翼引线)，引线可以是鸥翼引线、形状像字母C的C形翼引线、等等。引线通常焊接到例如印刷电路板(PCB)等载体上。随着封装小型化趋势的增长，载体上用于接触封装引线的金属布线(metal routing)变得更具挑战性。

因此，需要一种具有更有效的引线布置的模制半导体封装。

发明内容

根据半导体封装的实施例，半导体封装包括：模制封装主体，模制封装主体具有底部主面、顶部主面和从底部主面延伸到顶部主面的侧面；嵌入所述模制封装主体的半导体管芯；第一多条引线，其电连接到所述半导体管芯并从所述模制封装主体的第一侧面伸出；以及第一凹部，其从所述模制封装主体的第一侧面向内延伸并进入底部主面，以在封装的底部处沿第一侧面形成单个凹槽。第一凹部开始于第一侧面的从中伸出第一多条引线的区域下方，使得第一侧面的从中伸出第一多条引线的区域是平坦的，并且第一多条引线中的所有引线都在同一平面内离开所述模制封装主体。第一多条引线的第一子集朝向所述模制封装主体向内弯曲并且位于由第一凹部形成的单个凹槽中，以形成被配置用于表面安装的第一排引线。第一多条引线的第二子集从所述模制封装主体向外延伸，以形成被配置用于表面安装的第二排引线。

通过阅读以下具体实施方式并且通过查看附图，本领域技术人员将认识到另外的特征和优点。

附图说明

附图中的元件不一定相对于彼此按比例绘制。相似的附图标记表示相应的类似部分。可以组合各种所示实施例的特征，除非它们相互排斥。在附图中示出了实施例，并且在以下说明书中对实施例进行了详述。

图1示出了模制半导体封装的实施例的顶部透视图，其中，在封装的一侧或多侧具有交错排列的C形翼引线和鸥翼引线。

图2示出了没有模制封装主体的模制半导体封装的顶部透视图。

图3示出了在引线处理期间的模制半导体封装100的一个拐角区域的顶部透视图。

图4示出了图3中所示的拐角区域的底部透视图。

图5示出了图3中所示的模制半导体封装的拐角区域的侧视图。

图6示出了图3中所示的拐角区域的仰视图。

图7示出了在附接到载体之后的模制半导体封装的局部侧视图。

图8示出了根据另一实施例的在附接到载体之后的模制半导体封装的局部侧视图。

具体实施方式

本文描述的实施例提供了一种模制半导体封装，其中，在封装的一侧或多侧具有交错排列的C形翼引线和鸥翼引线，其中，C形翼引线向内弯曲并且位于单个凹槽中，该单个凹槽形成在模制封装主体底部处的具有引线的每一侧中。C形翼引线形成被配置用于表面安装的第一排引线，并且鸥翼引线形成被配置用于表面安装的第二排引线。可以选择两排不同引线类型之间的间隔，以减小模制半导体封装所要附接的载体上的金属布线的设计约束，从而允许封装小型化。此外，通过交错C形翼引线和鸥翼引线，可以实现更小的模制封装主体和占用面积，这降低了每个封装的成本，并通过在工艺流程中进行更高密度/条带(strip)的处理和测试来提高工艺效率。

图1示出了模制半导体封装100的实施例的顶部透视图，模制半导体封装100具有交错排列的C形翼引线102和鸥翼引线104，其中，C形翼引线102向内弯曲并且位于单个凹槽中，单个凹槽形成在封装100的底部110处的模制封装主体108的每个侧面106a-106d中。

图2示出了没有模制封装主体108(即在模制之前)的模制半导体封装100。

图3示出了在引线处理期间模制的半导体封装100的一个拐角区域的顶部透视图。

图4示出了图3中所示的拐角区域的底部透视图。

模制半导体封装100的模制封装主体108具有底部主面112a、顶部主面112b、以及从底部主面112a延伸到顶部主面112b的侧面106a-106d。模制封装主体108可以包括用于半导体封装模制的任何标准复合材料，例如环氧树脂、酚醛固化剂、二氧化硅、催化剂、颜料、脱模剂等。模制化合物的类型取决于封装的类型，例如、厚、薄、低功率、高功率等。可以通过例如注入成型、转送成型(transfer molding)、真空成型等任何标准模制方法来制造模制封装主体108。模制封装主体108的形状和表面特征对应于在模制工艺中使用的模具(molddie)或模腔的设计。

模制半导体封装100还包括嵌入模制封装主体108中的至少一个半导体管芯114。为了便于说明，图2中示出了单个管芯，然而模制半导体封装100可以包括嵌入模制封装主体108中的多于一个的管芯。嵌入模制封装主体108中的一些半导体管芯可以包括一个或多个功率半导体器件，例如功率MOSFET、IGBT、BJT、晶闸管、JFET、二极管等。嵌入模制封装主体108的一些半导体管芯可以包括诸如处理器、控制器、ASIC(专用集成电路)等逻辑器件。嵌入模制封装主体108的一些半导体管芯可以包括诸如易失性或非易失性存储器等存储器件。嵌入模制封装主体108的一些半导体管芯可以是无源管芯，例如电容器管芯和/或电感器管芯。每个半导体管芯可以由任何类型的半导体材料制造，这些半导体材料例如为单元素半导体(例如，Si、Ge等)、绝缘体上硅半导体、二元半导体(例如，SiC、GaN、GaAs等)、三元半导体等，具有或不具有(一个或多个)外延层。

C形翼引线102和鸥翼引线104电连接到半导体管芯并从模制封装主体108的侧面106a-106d伸出。在一些实施例中，引线可以不从模制半导体封装100的所有侧面106a-106d伸出。图1-4中所示的每侧面16条引线的配置旨在作为非限制性示例。通常，任何数量的C形翼引线102和鸥翼引线104可以从模制半导体封装100的一个或多个侧面106a-106d伸出。例如，代替图1-4中所示的64条引线示例，模制半导体封装100可以替代地具有总共48条引线(24条C形翼引线102和24条鸥翼引线104)、总共176条引线(88条C形翼引线102和88条鸥翼引线104)或更多或更少的总引线数。

引线102、104可以是引线框116的金属接头(metal tab)。引线框116还包括半导体管芯114所附接的焊盘118。在垂直器件的情况下，半导体管芯114的底侧可以形成管芯114的端子，或者在横向器件的情况下没有端子。可以使用任何标准引线框来实现管芯焊盘118和引线102、104。嵌入模制封装主体108的半导体管芯114与引线102、104之间的内部电连接可以被实现为引线接合、金属夹、金属带等。为了便于说明，图中未示出内部电连接。

凹部120a-120d形成在模制封装主体108的从中伸出引线102、104的每个相应的侧面106a-106d中。每个凹部120a-120d从模制封装主体108的相应侧面106a-106d向内延伸并进入模制封装主体108的底部主面112a中，以在封装100的底部110处沿该侧面106a-106d形成单个凹槽(凹口)122a-122d。除了在没有引线102、104的拐角区域之外，每个凹槽122a-122d在形成该凹槽的侧面106a-106d中延伸了该侧面的整个长度。各个凹部120a-120d在图1的顶部透视图中被以虚线框的方式示出，这是因为凹部120a-120d在该视图中是隐藏的。图2中未示出凹部120a-120d，这是因为图2示出了没有模制封装主体108的模制半导体封装100。在图4所示的拐角区域中示出了形成在模制封装主体108的两个相邻侧面106a、106b中的相应单个凹槽122a、122b，并且图3示出了相同的拐角区域，但是该相同的拐角区域是以顶部透视图示出的。

在图3和图4所示的制造工艺的这个阶段期间，模制封装主体108的一个侧面106b上的引线102、104尚未被修剪，并且引线102、104通过引线框116的系杆(tie bar)124连接。在处理中稍后在拐角区域中移除系杆124，并且在引线102、104之间切割杆124。从模制封装主体108的相邻侧面106a伸出的一些引线102、104显示成是被修剪并与侧面106a齐平。实际上，这些引线102、104没有被修剪为与模制封装主体108的侧面106a齐平，而是以如图1和图2所示的C形翼型引线102和鸥翼型引线104的交替排列的方式从模制封装主体108伸出。图3和图4中被修剪为与侧面106a齐平的引线102、104以这种方式示出，仅为了更好地示出将单个C形翼引线102放置在单个凹槽122a中，其中该单个凹槽122a是在封装100的底部110处沿模制封装主体108的相应侧面106a形成的。

在封装100的底部110处形成单个凹槽122a-122d的每个凹部120a-120d开始于相应侧面106a-106d的从中伸出引线102、104的区域126a-126d下方，从而每个侧面106a-106d的从中伸出一组引线102、104的区域126a-126d是平坦的，并且所有引线102、104在该侧面106a-106d处的同一平面中离开模制封装主体108。在相同侧面106a-106d处离开模制封装主体108的C形翼引线102朝向模制封装主体108向内弯曲并且位于由该侧面106a-106d中的凹部120a-120d形成的相同单个凹槽122a-122d中，以形成被配置用于表面安装的第一排引线。与C形翼引线102交错并且在相同侧面106a-106d处离开模制封装主体108的鸥翼引线104从模制封装主体108向外延伸，以形成也被配置用于表面安装的第二排引线。

在图1至图4所示的实施例中，交错的C形翼引线102和鸥翼引线104的组从模制封装主体108的所有侧面106a-106d伸出。因此，模制封装主体108的每个侧面106a-106d具有如上所述的凹部120a-120d，其在封装100的底部110处形成单个凹槽122a-122d，以用于接收从模制封装主体108的该侧面106a-106d伸出的C形翼引线102。然而，同样如上所述，引线也可以不从模制封装主体108的一些侧面106a-106d伸出。对于这些模制半导体封装，仅沿模制封装主体108的从中伸出交错的C形翼引线102和鸥翼引线104的每个侧面106x形成凹部120x和相应的单个凹槽122x。这样，仅模制封装主体108的从其离开一组引线102、104的侧面106a-106d具有单槽配置，以用于接收相应的C形翼引线102。通常，在封装100的底部110处形成的凹槽122x的总数量对应于模制封装主体108的从中伸出交错的C形翼引线102和鸥翼引线104的侧面106x的数量。

在图1至图4所示的实施例中，第一组交错的C形翼引线102和鸥翼引线104从模制封装主体108的第一侧面106a伸出，第二组交错的C形翼引线102和鸥翼引线104从模制封装主体108的与第一侧面106a相邻的第二侧面106b伸出，第三组交错的C形翼引线102和鸥翼引线104从模制封装主体108的与第二侧面106b相邻的第三侧面106c伸出，并且第四组交错的C形翼引线102和鸥翼引线104从模制封装主体108的第四侧面106d伸出，第四侧面106d在第一端与第三侧面106c相邻，并且在第二端与第一侧面106a相邻。模制封装主体108的所有四个侧面106a-106d具有凹部120a-120d，凹部120a-120d从相应的侧面106a-106d向内延伸并进入底部主面112a，以在封装100的底部110处沿该侧面106a-106d形成单个凹槽122a-122d。每个凹部120a-120d开始于侧面106a-106d的从中伸出相应组的引线102、104的区域126a-126d的下方，使得侧面106a-106d的该区域126a-126d是平坦的，并且所有引线102、104在模制封装主体108的该侧面106a-106d处的同一平面中离开模制封装主体108。在每组引线102、104中，引线102、104的第一子集朝向模制封装主体108向内弯曲并且位于由相应的凹部120a-120d形成的单个凹槽122a-122d中，以形成被配置用于表面安装的一排C形翼引线102。每组中的引线102、104的第二子集从模制封装主体108向外延伸，并且被成形为形成也被配置用于表面安装的一排鸥翼引线104。

图5示出了图3中所示的模制半导体封装的拐角区域的侧视图。

图6示出了图3中所示的拐角区域的仰视图。

每个C形翼引线102具有限定的厚度t_lead，并且从模制封装主体108的相同侧面106a-106d伸出的所有C形翼引线102所在的单个凹槽122a-122d具有深度d_groove，如图5所示。在垂直于模制封装主体108的底部主面112a的方向x上测量单个凹槽122a-122d的深度d_groove。在一个实施例中，位于单个凹槽122a-122d中的一排C形翼引线102的厚度t_lead大于单个凹槽122a-122d的深度d_groove，使得这排C形翼引线102不与模制封装主体108的底部主面112a齐平，如图5所示。根据该实施例，每个C形翼引线102的底部突出(伸出)超过封装100的底部110，以便提供用于随后安装到载体的正向支架(positive standoff)。额外或可替换地，一排C形翼引线102可以与单个凹槽122a-122d的顶部主表面128间隔开距离h_offset，例如，约0.05mm或更大。根据该实施例，一排C形翼引线102位于单个凹槽122a-122d中，但不接触凹槽122a-122d的顶部主表面128。可替换地，C形翼引线102中的一些或全部可以接触凹槽122a-122d的顶部主表面128。

位于相同凹槽122a-122d中的一排C形翼引线102可以与凹槽122a-122d的后侧壁130间隔开最小距离s_min1，例如，约0.06mm或更大，如图6所示。两个最末端的C形翼引线102可以与相应槽122a-122d的相邻的横向侧壁132间隔开最小距离s_min2，例如，约0.1mm或更大，同样如图6所示。

形成在模制封装主体108的相邻侧面106x、106y中的凹部120x、120y可以在到达模制封装主体108的连接相邻侧面106x、106y的拐角区域134之前终止，使得凹部120x、120y彼此间隔开，并且封装100的底部110不在拐角区域134中凹陷。在一个实施例中，在连接拐角区域134中，形成在模制封装主体108的相邻侧面106a-106d中的凹部120a-120d可以彼此间隔开至少0.5mm的最小距离c_space，如图6所示。

图7示出了在附接到诸如PCB等载体200之后的模制半导体封装100的局部侧视图。载体200包括金属接触区域202和绝缘层206，金属接触区域202通过诸如焊料等接合材料204连接到模制半导体封装100的相应引线102、104，而绝缘层206用于隔开金属接触区域202。每个金属接触区域202具有用于相应引线102/104的接触区域的总最小宽度、以及引线接触区域的每一侧上的用于容纳接合材料204的附加最小空间s1、s2。载体200上的相邻金属接触区域202被间隔开最小距离s3。基于载体200上的接触区域间隔的这种配置，从模制封装主体108的相同侧面106a-106d伸出的一排C形翼引线102和一排鸥翼引线104彼此间隔开最小距离d_rows＝s3+2*s2。在一个实施例中，从模制封装主体108的相同侧面106a-106d伸出的一排C形翼引线102与一排鸥翼引线104之间的最小距离d_rows至少为0.8mm。

图8示出了根据另一实施例的在附接到载体200之后的模制半导体封装100的局部侧视图。图8中所示的实施例类似于图7中所示的实施例。然而，不同的是，整排C形翼引线102所在的单个凹槽122a-122d具有成角度的主表面300，该主表面300面向这排C形翼引线102并向内倾斜。在一个实施例中，凹槽122a-122d的成角度的主表面300相对于模制封装主体108的底部主面112a以10度和20度之间的角度向内倾斜。

为了易于描述而使用空间相对术语例如“下方”、“下面”、“下”、“上方”、“上”等以解释一个元件相对于第二元件的位置。除了与图中所示的取向不同的取向之外，这些术语旨在涵盖设备的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且这些术语也不旨在是限制性的。类似的术语在整个说明书中指代类似的元件。

如本文所用，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示所述元件或特征的存在，但不排除其他元件或特征。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。

考虑到上述变化和应用的范围，应该理解，本发明不受前述说明的限制，也不受附图的限制。相反，本发明仅受以下权利要求及其法律等同变换的限制。

Claims (20)

1.一种半导体封装，包括：

模制封装主体，所述模制封装主体具有底部主面、顶部主面和从所述底部主面延伸到所述顶部主面的侧面，

半导体管芯，所述半导体管芯嵌入所述模制封装主体；

第一多条引线，所述第一多条引线电连接到所述半导体管芯并从所述模制封装主体的第一侧面伸出；以及

第一凹部，所述第一凹部从所述模制封装主体的所述第一侧面向内延伸并进入所述底部主面，以在所述封装的底部处沿所述第一侧面形成单个凹槽，

其中，所述第一凹部开始于所述第一侧面的从中伸出所述第一多条引线的区域下方，使得所述第一侧面的从中伸出所述第一多条引线的区域是平坦的，并且所述第一多条引线中的所有引线都在同一平面内离开所述模制封装主体，

其中，所述第一多条引线的第一子集朝向所述模制封装主体向内弯曲并且位于由所述第一凹部形成的所述单个凹槽中，以形成被配置用于表面安装的第一排引线，

其中，所述第一多条引线的第二子集从所述模制封装主体向外延伸，以形成被配置用于表面安装的第二排引线。

2.根据权利要求1所述的半导体封装，其中，所述第一排引线与所述第二排引线间隔开至少0.8mm的最小距离。

3.根据权利要求1所述的半导体封装，其中，位于由所述第一凹部形成的所述单个凹槽中的所述第一排引线的厚度大于所述单个凹槽的深度，使得所述第一排引线不与所述模制封装主体的所述底部主面齐平，并且其中，在垂直于所述底部主面的方向上测量所述单个凹槽的深度。

4.根据权利要求1所述的半导体封装，还包括：

第二多条引线，所述第二多条引线电连接到所述半导体管芯，并从所述模制封装主体的与所述第一侧面相邻的第二侧面伸出；以及

第二凹部，所述第二凹部从所述模制封装主体的所述第二侧面向内延伸并进入所述底部主面，以在所述封装的底部处沿所述第二侧面形成单个凹槽，

其中，所述第二凹部开始于所述第二侧面的从中伸出所述第二多条引线的区域下方，使得所述第二侧面的从中伸出所述第二多条引线的区域是平坦的，并且所述第二多条引线中的所有引线都在同一平面中离开所述模制封装主体，

其中，所述第二多条引线的第一子集朝向所述模制封装主体向内弯曲并且位于由所述第二凹部形成的所述单个凹槽中，以形成被配置用于表面安装的第三排引线，

其中，所述第二多条引线的第二子集从所述模制封装主体向外延伸，以形成被配置用于表面安装的第四排引线。

5.根据权利要求4所述的半导体封装，其中，所述第三排引线与所述第四排引线间隔开至少0.8mm的最小距离。

6.根据权利要求4所述的半导体封装，其中，位于由所述第二凹部形成的所述单个凹槽中的所述第三排引线的厚度大于所述单个凹槽的深度，使得所述第三排引线不与所述模制封装主体的所述底部主面齐平，并且其中，在垂直于所述底部主面的方向上测量所述单个凹槽的深度。

7.根据权利要求4所述的半导体封装，其中，所述第一凹部和所述第二凹部均在到达所述模制封装主体的将所述第一侧面连接到所述第二侧面的拐角区域之前终止，使得所述封装的底部不在所述拐角区域中凹陷。

8.根据权利要求7所述的半导体封装，其中，在所述拐角区域中，所述第一凹部与所述第二凹部间隔开至少0.5mm的最小距离。

9.根据权利要求6所述的半导体封装，还包括：

第三多条引线，所述第三多条引线电连接到所述半导体管芯，并从所述模制封装主体的与所述第二侧面相邻的第三侧面伸出；以及

第三凹部，所述第三凹部从所述模制封装主体的所述第三侧面向内延伸并进入所述底部主面，以在所述封装的底部处沿所述第三侧面形成单个凹槽，

其中，所述第三凹部开始于所述第三侧面的从中伸出所述第三多条引线的区域下方，使得所述第三侧面的从中伸出所述第三多条引线的区域是平坦的，并且所述第三多条引线中的所有引线都在同一平面中离开所述模制封装主体，

其中，所述第三多条引线的第一子集朝向所述模制封装主体向内弯曲并且位于由所述第三凹部形成的所述单个凹槽中，以形成被配置用于表面安装的第五排引线，

其中，所述第三多条引线的第二子集从所述模制封装主体向外延伸，以形成被配置用于表面安装的第六排引线。

10.根据权利要求9所述的半导体封装，其中，所述第五排引线与所述第六排引线间隔开至少0.8mm的最小距离。

11.根据权利要求9所述的半导体封装，其中，位于由所述第三凹部形成的所述单个凹槽中的所述第五排引线的厚度大于所述单个凹槽的深度，使得所述第五排引线不与所述模制封装主体的所述底部主面齐平，并且其中，在垂直于所述底部主面的方向上测量所述单个凹槽的深度。

12.根据权利要求9所述的半导体封装，其中，所述第二凹部和所述第三凹部均在到达所述模制封装主体的将所述第二侧面连接到所述第三侧面的拐角区域之前终止，使得所述封装的底部不在所述拐角区域中凹陷。

13.根据权利要求12所述的半导体封装，其中，在所述拐角区域中，所述第二凹部与所述第三凹部间隔开至少0.5mm的最小距离。

14.根据权利要求9所述的半导体封装，还包括：

第四多条引线，所述第四多条引线电连接到所述半导体管芯，并且从所述模制封装主体的第四侧面伸出，所述第四侧面在第一端处与所述第三侧面相邻并且在第二端处与所述第一侧面相邻；以及

第四凹部，所述第四凹部从所述模制封装主体的所述第四侧面向内延伸并进入所述底部主面，以在所述封装的底部处沿所述第四侧面形成单个凹槽，

其中，所述第四凹部开始于所述第四侧面的从中伸出所述第四多条引线的区域下方，使得所述第四侧面的从中伸出所述第四多条引线的区域是平坦的，并且所述第四多条引线中的所有引线都在同一平面中离开所述模制封装主体，

其中，所述第四多条引线的第一子集朝向所述模制封装主体向内弯曲并且位于由所述第四凹部形成的所述单个凹槽中，以形成被配置用于表面安装的第七排引线，

其中，所述第四多条引线的第二子集从所述模制封装主体向外延伸，以形成被配置用于表面安装的第八排引线。

15.根据权利要求14所述的半导体封装，其中，所述第七排引线与所述第八排引线间隔开至少0.8mm的最小距离。

16.根据权利要求14所述的半导体封装，其中，位于由所述第四凹部形成的所述单个凹槽中的所述第七排引线的厚度大于所述单个凹槽的深度，使得所述第七排引线不与所述模制封装主体的所述底部主面齐平，并且其中，在垂直于所述底部主面的方向上测量所述单个凹槽的深度。

17.根据权利要求14所述的半导体封装，其中，所述第三凹部和所述第四凹部均在到达所述模制封装主体的将所述第三侧面连接到所述第四侧面的拐角区域之前终止，使得所述封装的底部不在所述拐角区域中凹陷。

18.根据权利要求17所述的半导体封装，其中，在所述拐角区域中，所述第三凹部与所述第四凹部间隔开至少0.5mm的最小距离。

19.根据权利要求1所述的半导体封装，其中，在所述封装的底部处沿所述第一侧面形成的所述单个凹槽具有成角度的主表面，所述主表面面向所述第一排引线并向内倾斜。

20.根据权利要求19所述的半导体封装，其中，所述单个凹槽的所述成角度的主表面相对于所述模制封装主体的所述底部主面以10度和20度之间的角度向内倾斜。