CN109755101B - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
CN109755101B
CN109755101B CN201711057866.6A CN201711057866A CN109755101B CN 109755101 B CN109755101 B CN 109755101B CN 201711057866 A CN201711057866 A CN 201711057866A CN 109755101 B CN109755101 B CN 109755101B
Authority
CN
China
Prior art keywords
wafer
film
film layer
annular
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711057866.6A
Other languages
English (en)
Other versions
CN109755101A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711057866.6A priority Critical patent/CN109755101B/zh
Publication of CN109755101A publication Critical patent/CN109755101A/zh
Application granted granted Critical
Publication of CN109755101B publication Critical patent/CN109755101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种成膜方法。该成膜方法包括步骤:1)提供一第一边界最小重叠环,第一边界最小重叠环包括第一环形主体,第一环形主体的第一环形阻挡区域内形成有若干个沿其轴向间隔排布的通孔;2)提供一晶圆并置于第一边界最小重叠环的下方,于晶圆的上表面形成初始膜层;3)提供一第二边界最小重叠环,第二边界最小重叠环的第二环形主体的第二环形阻挡区域沿其周向未设有通孔;4)将表面形成有初始膜层的晶圆置于第二边界最小重叠环的下方,于初始膜层的上表面形成主体膜层,最终得到所需膜层。采用本发明的成膜方法得到的膜层具有较好的边缘斜面和台阶覆盖,有利于后续工艺去除表面缺陷,提高器件和电路的可靠性,并使光刻工艺更简化。

Description

成膜方法
技术领域
本发明涉及一种半导体工艺方法,特别是涉及一种成膜方法。
背景技术
半导体制造工艺中,通过化学气相沉积工艺在晶圆表面形成膜层是非常重要的工序,而且在同一个产品中通常涉及到不同的膜层沉积,比如氧化膜和金属膜,甚至同一个膜层的沉积还分多个步骤进行,最典型的例子就是钨膜的沉积。现有的钨膜沉积通常包括浸润层、成核层和主体层的沉积步骤,但其各个沉积步骤通常是在同一个反应腔室内或同一个反应腔室中的多个结构完全相同的基座内完成内。这种在同一个反应腔室内或同一个反应腔室中的多个结构完全相同的基座内沉积的膜层极易出现边缘缺陷问题。比如如果所有的沉积全部利用边缘排除沉积(bevel-excluded)方式沉积,容易导致新沉积的膜层的边缘和晶圆上原有沉积的膜层粘附性很差,尤其像钨膜这样本来粘附性就差的金属膜经过多层沉积,膜层变厚导致边缘容易翘起,甚至在内部应力或者外力的作用下发生剥落,在下一个工艺中进行化学机械研磨抛光(CMP)的过程中更容易剥落。如果剥落的膜层掉到晶圆上的器件区,容易成为影响产品良率的缺陷,严重的缺陷甚至会导致产品报废。此外,只用边缘排除沉积方式进行膜层沉积使得晶圆边缘部分无法被利用而造成收率损失。尤其是随着晶圆尺寸越来越大,对晶圆边缘的有效利用显得越发重要。如图1a及图1b所示,若所有的沉积步骤都是以全覆盖沉积(full-coverage)方式进行的话,由于边缘反应接触角大,容易导致晶圆3’上表面的膜层4’在边缘处也沉积的比较厚,并且在后续的工艺中通过化学机械研磨抛光也无法完全消除边缘处的膜层;如果用刻蚀工艺去除的话,则刻蚀工艺不仅非常耗时,导致生产率下降,而且刻蚀方式无法实现表面的全局平坦化使得在后续的光刻工艺中因为景深有限的光刻机镜头无法使表面不平整的图形得到很好的曝光,曝光后的图形不能满足要求,并且在台阶处由于光反射容易造成金属图形凹口。需要说明的是,所谓边缘排除沉积是指反应腔室内的某些部件(比如排除环等)挡住晶圆的边缘部分使其边缘不易沉积膜层;而全覆盖沉积方式下,反应腔室内的某些部件(比如排除环)没有挡住或者没有完全挡住晶圆的边缘部分,使得晶圆边缘能够沉积膜层。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种成膜方法,用于解决现有技术中在同一膜层的成膜过程中,因不同的沉积步骤在同一个反应腔室内或同一个反应腔室中的多个结构完全相同的基座内完成而导致沉积的膜层粘附性太差容易脱落、晶圆边缘无法有效利用以及沉积后的薄膜无法通过化学机械研磨抛光实现全局平坦化乃至后续的光刻工艺无法顺利进行等问题。
为实现上述目的及其他相关目的,本发明提供一种成膜方法,所述成膜方法包括如下步骤:
1)提供一第一边界最小重叠环,所述第一边界最小重叠环包括第一环形主体,所述第一环形主体具有位于所述第一环形主体内侧的第一环形阻挡区域及位于所述第一环形阻挡区域内侧的上下贯通的第一开口,其中,所述第一环形阻挡区域内形成有若干个沿其轴向间隔排布的通孔;
2)提供一晶圆,将所述晶圆置于所述第一边界最小重叠环的下方,所述晶圆的边缘延伸至所述第一环形阻挡区域的正下方,且所述第一开口暴露出所述晶圆的上表面;于所述晶圆的上表面形成初始膜层,所述初始膜层覆盖所述晶圆位于所述第一开口内的上表面及位于所述第一环形阻挡区域正下方的边缘区域;
3)提供一第二边界最小重叠环,所述第二边界最小重叠环包括第二环形主体,所述第二环形主体具有位于所述第二环形主体内侧的第二环形阻挡区域及位于所述第二环形阻挡区域内侧的上下贯通的第二开口;其中,所述第二环形阻挡区域沿其周向未设有通孔;
4)将表面形成有所述初始膜层的晶圆置于所述第二边界最小重叠环的下方,所述晶圆的边缘延伸至所述第二环形阻挡区域的正下方,且所述第二开口暴露出所述初始膜层的上表面;于所述初始膜层的上表面形成主体膜层;其中,所述初始膜层和所述主体膜层共同构成所需膜层。
优选地,在所述步骤4)之后还包括对所完成所述步骤4)的晶圆上表面进行化学机械研磨抛光的工艺以使所述主体膜层表面平整。
在另一优选方案中,在所述步骤4)之后还包括对完成所述步骤4)的晶圆上表面进行刻蚀的工艺以使所述主体膜层表面平整。
优选地,所述通孔的中心至所述第一边界最小重叠环内径边缘的距离为选自于由1.25mm、1.75mm和2.25mm所构成群组的其中之一。
优选地,所述膜层包括所述膜层包括选自于由钨膜、铝膜、钛膜、钽膜、铂膜、铜膜和钼膜所构成群组的其中之一膜层或上述膜层的组合。
优选地,所述步骤2)中,所述第一边界最小重叠环通过一固定销套件的固定悬空于所述晶圆上;步骤4)中,所述第二边界最小重叠环通过另一固定销套件的固定悬空于所述晶圆上。
优选地,步骤2)中,于所述晶圆的上表面形成所述初始膜层的过程中,还包括自所述第一环形阻挡区域下方通入清洁气体进行清洁的步骤。
优选地,步骤4)中,于所述晶圆的上表面形成所述主体膜层的过程中,还包括自所述第二环形阻挡区域下方通入清洁气体进行清洁的步骤。
优选地,所述清洁气体包括氮气或惰性气体。
优选地,所述第一边界最小重叠环及所述第二边界最小重叠环均为陶瓷环。
优选地,所述主体膜层的厚度大于所述初始膜层的厚度,且所述主体膜层对应于所述第二开口部分的厚度大于所述主体膜层对应于所述第二环形阻挡区域下方部分的厚度。
如上所述,本发明的成膜方法,具有以下有益效果:本发明的成膜方法中,初始膜层的沉积在具有通孔的最小重叠环的环境下进行,能保证在晶圆的表面沉积一层均匀的膜层,提高晶圆边缘的利用率,避免后续反应中的气体对晶圆原有膜层造成损伤;主体膜层的沉积在没有通孔的最小重叠环的环境下进行,能使得最终形成的膜层具有较好的边缘斜面(BEVEL),使得形成的膜层和底部膜层有很好的粘附性,同时形成的膜层在后续工艺中能够适宜采用化学机械研磨抛光(CMP)实现全局平坦化,由此提升反应速度,提高生产率,并且能改善膜层的台阶覆盖,去除表面缺陷,提高器件和电路的可靠性,并使得后续的光刻工艺更简化。
附图说明
图1a显示为本发明现有技术中的全沉积方法形成的膜层结构示意图。
图1b显示为本发明现有技术中的全沉积方法形成的膜层经过CMP工艺后的结构示意图。
图2显示为本发明实施例的成膜方法的流程图。
图3显示为本发明实施例步骤1)中使用的第一边界最小重叠环以及固定销套件的结构示意图。
图4显示为本发明实施例实施步骤2)的装置的局部截面示意图。
图5显示为本发明实施例实施步骤2)后形成初始膜层的示意图。
图6显示为本发明实施例步骤3)中使用的第二边界最小重叠环以及固定销套件的结构示意图。
图7显示为本发明实施例实施步骤4)的装置的局部截面示意图。
图8显示为本发明实施例实施步骤4)后形成的主体膜层的示意图。
图9a显示为采用本发明的成膜方法形成的膜层示意图。
图9b显示为采用本发明的成膜方法形成的膜层经过CMP工艺后的示意图。
组件标号说明
1 第一边界最小重叠环
11 第一环形主体
12 第一环形阻挡区域
13 第一开口
14 通孔
2 第二边界最小重叠环
21 第二环形主体
22 第二环形阻挡区域
23 第二开口
3,3’ 晶圆
4,4’ 膜层
41 初始膜层
42 主体膜层
5 反应基座
6 屏障台
7 固定销套件
S01~S04 步骤
d 通孔的中心至第一边界最小重叠环内径边缘的距离
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图9b。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
如图2所示,本发明提供一种成膜方法,所述成膜方法至少包括如下步骤:
1)提供一第一边界最小重叠环(moer ring:minimum overlap ring),所述第一边界最小重叠环包括第一环形主体,所述第一环形主体具有位于所述第一环形主体内侧的第一环形阻挡区域及位于所述第一环形阻挡区域内侧的上下贯通的第一开口,其中,所述第一环形阻挡区域内形成有若干个沿其轴向间隔排布的通孔;
2)提供一晶圆,将所述晶圆置于所述第一边界最小重叠环的下方,所述晶圆的边缘延伸至所述第一环形阻挡区域的正下方,且所述第一开口暴露出所述晶圆的上表面;于所述晶圆的上表面形成初始膜层,所述初始膜层覆盖所述晶圆位于所述第一开口内的上表面及位于所述第一环形阻挡区域正下方的边缘区域;
3)提供一第二边界最小重叠环,所述第二边界最小重叠环包括第二环形主体,所述第二环形主体具有位于所述第二环形主体内侧的第二环形阻挡区域及位于所述第二环形阻挡区域内侧的上下贯通的第二开口;其中,所述第二环形阻挡区域沿其周向未设有通孔;
4)将表面形成有所述初始膜层的晶圆置于所述第二边界最小重叠环的下方,所述晶圆的边缘延伸至所述第二环形阻挡区域的正下方,且所述第二开口暴露出所述初始膜层的上表面;于所述初始膜层的上表面形成主体膜层,其中,所述初始膜层和所述主体膜层共同构成所需膜层。
首先进行步骤1),请参阅图2中的S01步骤及图2至图3,提供一第一边界最小重叠环1,所述第一边界最小重叠环1的结构如图3所示,其包括第一环形主体11,所述第一环形主体11具有位于所述第一环形主体11内侧的第一环形阻挡区域12及位于所述第一环形阻挡区域12内侧的上下贯通的第一开口13,其中,所述第一环形阻挡区域12内形成有若干个沿其轴向间隔排布的通孔14。且所述第一环形阻挡区域12的厚度通常小于所述第一环形主体11的总体厚度,故所述第一环形主体11在沿所述第一环形阻挡区域12的方向的横截面图近似一斜面。所述第一开口13通常为一圆形开口,其直径通常依据晶圆尺寸不同而不同,比如,12寸半导体制造厂中,其直径通常为296mm左右。所述的若干个通孔14通常为等面积的圆形通孔,且每相邻两个所述通孔14的距离一般相同。所述通孔14的中心至所述第一边界最小重叠环1内径边缘的距离d常设置为1.75mm或2.25mm。本实施例中,此距离d设定为1.25mm。将所述通孔14的中心至所述第一边界最小重叠环1内径边缘的距离d设定为1.25mm能减小所述第一边界最小重叠环1对所述晶圆3的遮挡面积而增大所述晶圆3的利用面积,增加产品收率。当然,该数值也不能过小,否则不仅在制作上存在难度,而且将导致其原本的功能失效。所述通孔14的数量依不同制造厂家或者不同的工艺设计可以不同,比如为120个或180个。所述通孔14的直径也可以依制造厂家提供的规格不同而不同,或者也可以进行定制,该规格过小或过大都不行,过小则反应气体不易通过且容易堵塞,太大则通过此通孔14进入反应腔室的反应气体太多导致边缘沉积过厚,本实施例中,所述通孔14的直径设定为2mm,当然,所述通孔14的数量和直径是存在一定对应关系的,比如,若所述通孔14直径偏大,则数量相对较少;反之若直径偏小则数量可以相对较多。
接着进行步骤2),请参阅图2中的S02步骤及图5,提供一晶圆3,将所述晶圆3置于所述第一边界最小重叠环1的下方,所述第一边界最小重叠环1通常是通过一固定销套件7的固定悬空于所述晶圆3上。具体地,所述第一边界最小重叠环1和所述固定销套件7的连接关系请参考图3。需要说明的是,所述固定销套件7是通过多组(比如说3组)结构完全相同的部件将所述第一边界最小重叠环1固定悬空于所述晶圆3上方的。所述晶圆3的边缘延伸至所述第一环形阻挡区域12的正下方,且所述第一开口13暴露出所述晶圆3的上表面。如图4所示,所述第一边界最小重叠环1通常还会部分置于一屏障台6上,所述晶圆3位于一反应基座5上。在一些设备中,比如Novellus C3-Altus机台中,通常一个反应腔室内有4个所述反应基座5,且所述4个反应基座5的工作进程是独立的。在Novellus C3-Altus机台中,该屏障台6不仅起支撑作用,而且在反应腔室内有多个所述反应基座5的情况下,该屏障台6还起到将各个所述反应基座5进行隔离使其相互之间的工作进程互不干扰的作用。成膜过程中,反应气体从所述反应基座5的上方进入反应腔室并到达所述晶圆3的表面。所述反应基座5除承载所述晶圆3,还用于对所述晶圆3进行加热。在反应腔室中,为使反应气体更均匀地到达所述晶圆表面3,通常在所述反应基座5正上方会有一个喷淋头(Showerhead),反应气体经过此喷淋头进入反应腔室并到达所述晶圆表面3,在所述第一边界最小重叠环1有所述通孔14的情况下,反应气体也将通过此通孔14进入反应腔室并到达所述晶圆3上表面的边缘处,经过预设的时间后在所述晶圆3的上表面形成初始膜层41。在钨膜的成膜过程中,初始阶段一般先通入B2H6,B2H6到达所述晶圆3表面并产生热分解而在所述晶圆3表面沉积一层起浸润层作用的硼薄层,硼薄层与所述晶圆3表面有较好的粘附性能够保证薄膜边缘不易翘起。此硼薄层主要起保护所述晶圆3和快速成核的作用。在形成硼薄层后,依次通入SiH4和WF6,通过两者的化学反应在硼薄层的表面沉积一钨薄层,该钨薄层通常称为钨晶种层,它决定了后面步骤的钨是否能生长,以及生产方向等。通过这两个步骤,最终在所述晶圆3的上表面形成初始膜层41,具体请参照图5所示。所述初始膜层41覆盖所述晶圆3位于所述第一开口13内的上表面及位于所述第一环形阻挡区域12正下方的边缘区域。由于这个初始成膜过程短,并且在这个初始成膜过程中,每次通入反应气体后还通过所述第一环形阻挡区域12下方通入清洁气体进行清洁的步骤,故在所述晶圆3表面的边缘沉积的薄膜不会很厚。虽然所述第一边界最小重叠环1和所述晶圆3之间有微小的缝隙,但此缝隙主要便于清洁气体和还原气体的流通,由此还能达到平衡反应腔室内的压力的目的,反应气体一般较难通过此缝隙而主要是通过所述通孔14到达所述晶圆3的边缘,因为反应气体一般为蒸汽压气体,其流动性不强。清洁气体除用于维持反应腔室内的清洁外,还能避免在所述晶圆3的背面沉积不必要的薄膜。清洁气体一般为氮气或氩气等惰性气体,当然从成本的角度考虑,优选氮气。图4中的箭头所示方向为清洁气体的移动方向。为避免所述通孔14被堵住,须定期对所述第一边界最小重叠环1进行清洗。
然后在步骤3)中,请参阅图2中的S03步骤,提供一第二边界最小重叠环2,所述第二边界最小重叠环2通过另一固定销套件7的固定悬空于所述晶圆3上。所述第二边界最小重叠环2包括第二环形主体21,所述第二环形主体21具有位于所述第二环形主体21内侧的第二环形阻挡区域22及位于所述第二环形阻挡区域22内侧的上下贯通的第二开口23;其中,所述第二环形阻挡区域22沿其周向未设有通孔,所述第二边界最小重叠环的结构如图6所示。同样的,所述第二环形阻挡区域22的厚度通常小于所述第二环形主体21的总体厚度,故所述第二环形主体21在沿所述第二环形阻挡区域22的方向的横截面图近似一斜面。所述第二边界最小重叠环2除没有所述通孔14外,其他结构和规格和所述第一边界最小重叠环1完全一样。所述第一边界最小重叠环1及所述第二边界最小重叠环2的材质优选为陶瓷,因为陶瓷材质耐高温,且具有较好的硬度,并且在成膜过程中,相较于其他材质,如铝等,其表面沉积的杂质膜更少,能减少颗粒污染,因此,陶瓷材质特别适宜适用于化学气相沉积装置中。半导体行业常用的陶瓷材质为三氧化二铝(Al2O3),但所述第一边界最小重叠环1及所述第二边界最小重叠环2如选用三氧化二钇(Y2O3)陶瓷材质效果会更好,因为三氧化二钇(Y2O3)相较于三氧化二铝(Al2O3)陶瓷材质,其密度更高、硬度更好,而且表面更不易沉积杂质,故能使所述第一边界最小重叠环1及所述第二边界最小重叠环2的保养周期和使用寿命延长,从而降低生产成本。所述固定销套件7一般也是陶瓷材质。在化学气相沉积过程中,维持成膜装置内的清洁环境非常重要,故除反应腔室的清洁外,所述第一边界最小重叠环1及所述第二边界最小重叠环2也需经常做清洗保养。
之后的步骤4)中,请参阅图2中的S04步骤及图7及图8。如图7所示,将表面形成有所述初始膜层41的晶圆3置于所述第二边界最小重叠环2的下方,所述晶圆3的边缘延伸至所述第二环形阻挡区域22的正下方,且所述第二开口23暴露出所述初始膜层41的上表面,经过预设的成膜时间后,最终于所述初始膜层41的上表面形成主体膜层42,其中,所述初始膜层41和所述主体膜层42共同构成所需膜层4。需要说明的是,如图7所示,此步骤中,除第二边界最小重叠环2与所述第一边界最小重叠环1相比没有通孔外,所述晶圆3的所处的反应装置的构造和步骤2中的装置的其他结构完全一样。所述第二边界最小重叠环2部分置于一屏障台6上,所述晶圆3位于一反应基座5上。反应气体从所述反应基座5的上方进入反应腔室并到达所述晶圆3的表面。并且为使反应气体更均匀地到达所述晶圆3的表面,同样在所述反应基座5正上方会有一个喷淋头(Showerhead),反应气体经过此喷淋头进入反应腔室并到达所述晶圆表面3。由于没有通孔,故反应气体比较难进入到所述晶圆3的边缘处,同样的,虽然所述第二边界最小重叠环2和所述晶圆3之间有微小的缝隙,但此缝隙主要便于清洁气体和还原气体的流通,并由此维持反应腔室内的压力,而反应气体一般较难通过此缝隙而到达所述晶圆3的边缘,因为反应气体一般为蒸汽压气体,其流动性不强,尤其是越往边缘进入的反应气体越少。故此步骤中,越往所述晶圆3的边缘,沉积的膜越少而使得最终形成的主体膜层42对应于所述第二开口23部分的厚度大于所述主体膜层42对应于所述第二环形阻挡区域22下方部分的厚度从而在边缘处形成一定斜面,具体可参照图8所示。这个斜面能够加强所述膜层4的粘附性,使得后续化学机械研磨抛光过程中所述膜层4不会脱落。在钨膜的沉积工艺中,此步骤中通常是依次通入氢气和WF6,通过氢气使WF6还原出钨,最终在所述晶圆3上形成的所述初始膜层41的上表面将形成钨膜的主体膜层42,所述主体膜层42覆盖所述初始膜层41位于所述第二开口23内的上表面并最终形成所需膜层4,且形成所述主体膜层42的时间通常比形成所述初始膜层41的时间长,故形成的所述主体膜层42的厚度也比所述初始膜层41厚。每次通入反应气体后还通过所述第二环形阻挡区域22下方通入清洁气体进行清洁的步骤,且清洁气体一般为氮气或氩气等惰性气体,当然从成本的角度考虑,优选氮气,图5中的箭头所示方向为清洁气体的移动方向。
在所述膜层4最终形成后,通常还会对所述膜层4进行表面平整化以去除所述膜层4表面的缺陷,并使后续的光刻工艺简化。因为如果所述膜层4的表面不平整的话,光刻工艺中景深有限的光刻机镜头无法使表面不平整的图形得到很好的曝光,曝光后的图形不能满足要求,而且在台阶处由于光反射容易造成金属图形凹口。所述的平整化工艺优选化学机械研磨抛光(CMP)工艺,因为化学机械研磨抛光工艺不仅能实现所述膜层4表面的全局平坦化,而且工艺过程更简单,平整化所需时间更少,并且相较于刻蚀方式更经济。由于采用了本发明的成膜方法,形成的所述膜层4与所述晶圆3有很好的粘附而不用担心在化学机械研磨抛光过程中脱落,经过化学机械研磨抛光之后,所述膜层4表面将实现很好的表面平整度而使向后的光刻工艺顺利进行。采用本发明的成膜方法形成的膜层4及经过化学机械研磨抛光后的膜层的结构示意图如图9a及图9b所示。
需要注意的是,如果形成的所述膜层4或者所述晶圆3的原有的基底膜层可能会被化学机械研磨抛光工艺中的研磨液损伤的情况下,仍宜选择刻蚀工艺以使所述主体膜层42表面平整,且优选回刻工艺以尽量减少对所述晶圆3表面的其他结构的损伤。
本发明的成膜方法,尤其适用于粘附性差的金属膜的成膜,比如钨膜、铝膜、钛膜、钽膜、铂膜、铜膜或钼膜或上述膜层的组合。
若实施本发明的成膜方法采用的成膜装置为Novellus C3-Altus机台,则因为一个Novellus C3-Altus机台有两个反应腔室,每个反应腔室里面一般有4个反应基座,则可以设置为两个反应基座上方使用第一边界最小重叠环,另外两个反应基座上方使用第二边界最小重叠环;当然,也可以设置为同一个腔室内的4个反应基座上方使用第一边界最小重叠环,另外一个反应室内的4个反应基座上方使用第二边界最小重叠环。Novellus C3-Altus机台内部还有晶圆传送机构,其根据机台中设定的工艺生产菜单(recipe)将晶圆在不同的反应基座间和/或不同的反应腔室之间传送,且在传送晶圆时,通常是将晶圆、固定销以及第一边界最小重叠环或第二边界最小重叠环一起传动。当然,若选用其他单个反应腔室内只有单个反应基座的机台,则需将不同腔室分别进行设置,且不同机台的边界最小重叠环的具体结构也可能存在差异,此处不再累述。
虽然本发明的成膜方法归纳成4个步骤,但实际的成膜过程还涉及其他很多复杂的步骤,此发明只为着重说明通过在不同的成膜步骤中采用不同的边界最小重叠环而使得最终成膜质量极大提升,对其他部分不一一展开。
综上所述,本发明的成膜方法中,初始膜层的沉积在具有通孔的最小重叠环的环境下进行,能保证在晶圆的表面沉积一层均匀的膜层,提高晶圆边缘的利用率,避免后续反应中的气体对晶圆原有膜层造成损伤;主体膜层的沉积在没有通孔的最小重叠环的环境下进行,能使得最终形成的膜层具有较好的边缘斜面(BEVEL),使得形成的膜层和底部膜层有很好的粘附性,同时形成的膜层在后续工艺中能够适宜采用化学机械研磨抛光(CMP)实现全局平坦化,由此提升反应速度,提高生产率,并且能改善膜层的台阶覆盖,去除表面缺陷,提高器件和电路的可靠性,并使得后续的光刻工艺更简化。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种成膜方法,其特征在于,包括如下步骤:
1)提供一第一边界最小重叠环(1),所述第一边界最小重叠环包括第一环形主体(11),所述第一环形主体(11)具有位于所述第一环形主体内侧的第一环形阻挡区域(12)及位于所述第一环形阻挡区域内侧的上下贯通的第一开口(13),其中,所述第一环形阻挡区域内形成有若干个沿其轴向间隔排布的通孔(14);
2)提供一晶圆(3),将所述晶圆置于所述第一边界最小重叠环的下方,所述晶圆的边缘延伸至所述第一环形阻挡区域的下方,且所述第一开口暴露出所述晶圆的上表面;于所述晶圆的上表面形成初始膜层(41),所述初始膜层覆盖所述晶圆位于所述第一开口内的上表面及位于所述第一环形阻挡区域下方的边缘区域;
3)提供一第二边界最小重叠环(2),所述第二边界最小重叠环包括第二环形主体(21),所述第二环形主体具有位于所述第二环形主体内侧的第二环形阻挡区域(22)及位于所述第二环形阻挡区域内侧的上下贯通的第二开口(23);其中,所述第二环形阻挡区域沿其周向未设有通孔;
4)将表面形成有所述初始膜层的晶圆置于所述第二边界最小重叠环的下方,所述晶圆的边缘延伸至所述第二环形阻挡区域的下方,且所述第二开口暴露出所述初始膜层的上表面;于所述初始膜层的上表面形成主体膜层(42);其中,所述初始膜层和所述主体膜层共同构成所需膜层(4)。
2.如权利要求1所述的成膜方法,其特征在于:在所述步骤4)之后还包括对所完成所述步骤4)的晶圆上表面进行化学机械研磨抛光的工艺以使所述主体膜层表面平整。
3.如权利要求1所述的成膜方法,其特征在于:在所述步骤4)之后还包括对完成所述步骤4)的晶圆上表面进行刻蚀的工艺以使所述主体膜层表面平整。
4.如权利要求1所述的成膜方法,其特征在于:所述通孔的中心至所述第一边界最小重叠环内径边缘的距离为选自于由1.25mm、1.75mm和2.25mm所构成群组的其中之一。
5.如权利要求1所述的成膜方法,其特征在于:所述膜层包括选自于由钨膜、铝膜、钛膜、钽膜、铂膜、铜膜和钼膜所构成群组的其中之一膜层或上述膜层的组合。
6.如权利要求1所述的成膜方法,其特征在于:所述步骤2)中,所述第一边界最小重叠环通过一固定销套件(7)的固定悬空于所述晶圆上;步骤4)中,所述第二边界最小重叠环通过另一固定销套件的固定悬空于所述晶圆上。
7.如权利要求1所述的成膜方法,其特征在于:步骤2)中,于所述晶圆的上表面形成所述初始膜层的过程中,还包括自所述第一环形阻挡区域下方通入清洁气体进行清洁的步骤。
8.如权利要求1所述的成膜方法,其特征在于:步骤4)中,于所述晶圆的上表面形成所述主体膜层的过程中,还包括自所述第二环形阻挡区域下方通入清洁气体进行清洁的步骤。
9.如权利要求7或8所述的成膜方法,其特征在于:所述清洁气体包括氮气或惰性气体。
10.如权利要求1至8中任一项所述的成膜方法,其特征在于:所述第一边界最小重叠环及所述第二边界最小重叠环均为陶瓷环。
11.如权利要求1所述的成膜方法,其特征在于:所述主体膜层的厚度大于所述初始膜层的厚度,且所述主体膜层对应于所述第二开口部分的厚度大于所述主体膜层对应于所述第二环形阻挡区域下方部分的厚度。
CN201711057866.6A 2017-11-01 2017-11-01 成膜方法 Active CN109755101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711057866.6A CN109755101B (zh) 2017-11-01 2017-11-01 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711057866.6A CN109755101B (zh) 2017-11-01 2017-11-01 成膜方法

Publications (2)

Publication Number Publication Date
CN109755101A CN109755101A (zh) 2019-05-14
CN109755101B true CN109755101B (zh) 2021-05-14

Family

ID=66397803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711057866.6A Active CN109755101B (zh) 2017-11-01 2017-11-01 成膜方法

Country Status (1)

Country Link
CN (1) CN109755101B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578532A (en) * 1990-07-16 1996-11-26 Novellus Systems, Inc. Wafer surface protection in a gas deposition process
CN102714146A (zh) * 2009-12-31 2012-10-03 应用材料公司 用以修改晶圆边缘与斜面沉积的遮蔽环

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578532A (en) * 1990-07-16 1996-11-26 Novellus Systems, Inc. Wafer surface protection in a gas deposition process
CN102714146A (zh) * 2009-12-31 2012-10-03 应用材料公司 用以修改晶圆边缘与斜面沉积的遮蔽环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Using exclusion ring technology to avoid CVD tungsten bevel contamination;Patrice Geraghty and Jack McInerney;《MICRO: Process Equipment Control》;20000731;论文第1-10页 *

Also Published As

Publication number Publication date
CN109755101A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
TWI830138B (zh) 結合邊緣環定位及置中特徵部的電漿鞘調諧用可更換及/或可折疊邊緣環組件及使用該組件的系統
US6048403A (en) Multi-ledge substrate support for a thermal processing chamber
US20070089836A1 (en) Semiconductor process chamber
US5656093A (en) Wafer spacing mask for a substrate support chuck and method of fabricating same
US6143082A (en) Isolation of incompatible processes in a multi-station processing chamber
KR20180130854A (ko) 기판 지지 장치 및 이를 포함하는 기판 처리 장치
JP4833496B2 (ja) 基板処理用装置及びチャンバ内に基板を支持する方法
US20030013315A1 (en) Process chamber used in manufacture of semiconductor device, capable of reducing contamination by particulates
TW202343660A (zh) 可運動的邊緣環設計
JP6698001B2 (ja) 処理装置及びカバー部材
JP2001274104A (ja) 自己整列の非接触シャドーリング処理キット
JP4661982B2 (ja) エピタキシャル成長用サセプタ
JP3087719B2 (ja) 半導体装置の製造方法及び製造装置
TW201708601A (zh) 包含流動隔離環的處理套組
TWI848010B (zh) 用於斜面蝕刻器的下電漿排除區域環
TWI435377B (zh) Epitaxial silicon wafers and their manufacturing methods
EP1036858A1 (en) Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
CN109755101B (zh) 成膜方法
JP5040333B2 (ja) 気相成長用サセプタ及び気相成長装置並びに気相成長方法
TW201929118A (zh) 用於半導體處理腔體的遮蔽裝置及其使用方法
CN114846596A (zh) 在晶片外周附近具有凹入区域以减轻边缘/中心不均匀性的半导体处理卡盘
KR100754007B1 (ko) 성막장치
KR102719855B1 (ko) 웨이퍼용 서셉터의 제작 방법
CN113373513B (zh) 基座以及包括该基座的用于制造晶片的设备
US20020094687A1 (en) Method of fabricating semiconductor device for preventing contaminating particle generation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant