CN109739797A - 一种电子设备 - Google Patents

Abstract

本申请公开了一种电子设备，所述电子设备包括：第一子电子设备、第二子电子设备和第一连接器；所述第一子电子设备包括至少一个基于第一通用外部接口的第一处理器；所述第二子电子设备包括至少一个基于第二通用外部接口的第二处理器；所述第一连接器用于连接所述第一处理器和所述第二处理器，以使所述第一处理器和所述第二处理器合并为第三处理器。

Description

一种电子设备

技术领域

本申请涉及电子设备技术，尤其涉及一种电子设备。

背景技术

相关技术中，有些电子设备是基于特定的需求定制而成。以工作站为例，一台工作站通常仅用于处理特定的一类问题，如建筑设计类、影视制作类等；相应的，工作站的硬件和软件也是基于该类问题进行开发或定制的。但是，当用户对的电子设备的计算能力、处理速度等性能的要求提高时，如何利用较低的成本提高电子设备的性能尚无有效解决方案。

发明内容

本申请实施例提供一种电子设备，能够基于较低的制造成本提高电子设备的性能。

本申请实施例的技术方案是这样实现的：

本申请实施例提供一种电子设备，所述电子设备包括：第一子电子设备、第二子电子设备和第一连接器；所述第一子电子设备包括至少一个基于第一通用外部接口的第一处理器；所述第二子电子设备包括至少一个基于第二通用外部接口的第二处理器；所述第一连接器用于连接所述第一处理器和所述第二处理器，以使所述第一处理器和所述第二处理器合并为第三处理器。

上述方案中，所述第二子电子设备还包括：连接所述第二处理器和所述第二子电子设备中平台控制集成(Platform Controller Hub，PCH)芯片的电子开关。

上述方案中，所述电子开关，用于控制所述PCH芯片的工作状态。

上述方案中，所述电子开关，用于接收控制信号；响应所述控制信号，控制所述电子开关打开或闭合，以控制所述PCH芯片的工作状态。

上述方案中，所述电子设备接收到数据处理指令时，所述第一处理器，用于分配所述第一处理器和所述第二处理器分别响应所述数据处理指令对应的处理任务。

上述方案中，所述电子设备接收到数据处理指令时，所述第一处理器，用于平均分配所述第一处理器和所述第二处理器响应所述数据处理指令对应的处理任务。

上述方案中，所述电子设备还包括第三子电子设备和第二连接器；

所述第三子电子设备包括至少一个基于第三通用外部接口的第四处理器；

所述第二连接器用于连接所述第二处理器和所述第四处理器，以使所述第一处理器、所述第二处理器和所述第四处理器合并为第五处理器。

上述方案中，所述第一处理器的数量、所述第二处理器的数量以及所述第一连接器的数量相同。

上述方案中，所述第一连接器包括位于所述第一通用外部接口的第一子连接器和位于所述第二通用外部接口的第二子连接器；

所述第一子连接器与所述第二子连接器连接，以使所述第一子电子设备与所述第二子电子设备紧密结合。

上述方案中，所述第一连接器为桥接连接器，所述桥接连接器的第一端口与所述第一通用外部接口连接，所述桥接连接器的第二端口与所述第二通用外部接口连接。

本申请实施例提供的电子设备包括第一子电子设备、第二子电子设备和第一连接器；通过第一连接器使所述第一子电子设备内的第一处理器与所述第二子电子设备内的第二处理器合并为第三处理器；第三处理器的性能高于第一处理器的性能以及第二处理器的性能。如此，通过将两台子电子设备并联为一台电子设备，不仅提高了电子设备的性能，而且无需对每台子电子设备的结构及部件进行更改，降低了制造成本和制造复杂度。

附图说明

图1为本申请实施例一提供的电子设备的组成结构示意图；

图2为本申请实施例提供的第一连接器的一种结构示意图；

图3本申请实施例一提供的电子设备的一种主板架构示意图；

图4本申请实施例一提供的电子设备的另一种主板架构示意图；

图5本申请实施例一提供的电子设备的又一种主板架构示意图；

图6为本申请实施例二提供的电子设备的组成结构示意图；

图7本申请实施例二提供的电子设备的主板架构示意图。

具体实施方式

下面结合附图和具体实施例对本申请作进一步详细说明。

实施例一

本申请实施例一提供的电子设备的组成结构示意图，如图1所示，电子设备100包括：第一子电子设备101、第二子电子设备102和第一连接器103；其中，

所述第一子电子设备101包括：至少一个基于第一通用外部接口104的第一处理器105。

所述第二子电子设备102包括：至少一个基于第二通用外部接口106的第二处理器107。

所述第一连接器103用于连接所述第一处理器105和所述第二处理器107；即所述第一处理器105与所述第二处理器107通过第一连接器103连接合并为第三处理器108。

在一些实施例中，所述第一连接器103包括第一子连接器1031和第二子连接器1032。第一子连接器1031位于所述第一通用外部接口104的外部，所述第二子连接器1032位于所述第二通用外部接口106的外部；通过所述第一子连接器1031与第二子连接器1032匹配连接，使得所述第一子电子设备101与所述第二子电子设备102紧密结合。

可选地，所述第一通用外部接口104和第二通用外部接口106为UPI；所述第一连接器103为磁吸连接器。所述磁吸连接器的结构示意图，如图2所示；以Sky-Lake为例，其UPI的最高速度为11.2GT/s，磁吸连接器最大可支持56Gbps的运行速率，即磁吸连接器能够用于连接两个UPI。

在另一些实施例中，所述第一连接器103为桥接连接器；所述桥接连接器的第一端口与所述第一通用外部接口104连接，所述桥接连接器的第二端口与所述第二通用外部接口106连接。

本申请实施例所述第一连接器103不限于磁吸连接器和桥接连接器，还包括任何能够实现两个处理器之间连接的连接器；且所述第一处理器105与所述第二处理器107之间传输速率小于或等于所述第一连接器103的最大信号传输速率的信号，均通过所述第一连接器103在所述第一处理器105和所述第二处理器107之间传输。

本申请实施例一提供的电子设备100的一种主板架构示意图，如图3所示，所述第二子电子设备102内部设置有电子开关109；所述电子开关109连接所述第二处理器107和所述第二子电子设备102中的PCH芯片。所述电子开关109用于控制所述PCH芯片的工作状态。

在具体实施时，所述电子开关109接收控制信号，响应所述控制信号，控制所述电子开关109打开或闭合；当所述电子开关109打开时，所述第二子电子设备102的PCH芯片处于不工作状态，此时，所述电子设备100仅对所述第一子电子设备101和所述第二子电子设备102中的处理器进行合并；即所述电子设备100包括第一处理器105、第二处理器107和第一子电子设备101中的PCH芯片。当所述电子开关109闭合时，所述第二子电子设备102的PCH芯片处于工作状态；此时，所述电子设备100包括第一处理器105、第二处理器107、第一子电子设备101中的PCH芯片以及第二子电子设备102中的PCH芯片。可选地，所述控制信号为低速控制信号。

针对本申请实施例一所述的电子设备，当电子设备接收到数据处理指令时，所述第一处理器105，用于分配所述第一处理器105和所述第二处理器107分别响应所述数据处理指令对应的处理任务。在具体实施时，所述第一处理器105用于平均分配所述第一处理器105和所述第二处理器107响应所述数据处理指令对应的处理任务。或者所述第一处理器105用于分配所述第一处理器105满负荷的响应第一处理任务，所述第二处理器107响应剩余处理任务，所述剩余处理任务为所述数据处理指令对应的处理任务中除去所述第一处理任务的部分；此时，可以理解为所述第一处理器105作为所述电子设备100的主处理器。针对图3所示的电子设备100的主板架构，当所述第一处理器105作为所述电子设备100的主处理器时，所述第一处理器105根据接收到的用户操作指令向所述电子开关109输入控制信号，以控制所述电子开关109打开或闭合。

做为另一个实施例，当电子设备接收到数据处理指令时，所述第二处理器107，用于分配所述第一处理器105和所述第二处理器107分别响应所述数据处理指令对应的处理任务。在具体实施时，所述第二处理器107用于平均分配所述第一处理器105和所述第二处理器107响应所述数据处理指令对应的处理任务。或者所述第二处理器107用于分配所述第二处理器107满负荷的响应第一处理任务，所述第一处理器105响应剩余处理任务，所述剩余处理任务为所述数据处理指令对应的处理任务中除去所述第一处理任务的部分；此时，可以理解为所述第二处理器107作为所述电子设备100的主处理器。针对图3所示的电子设备100的主板架构，当所述第二处理器107作为所述电子设备100的主处理器时，所述第二处理器107根据接收到的用户操作指令向所述电子开关109输入控制信号，以控制所述电子开关109打开或闭合。

又一个实施例中，当电子设备接收到数据处理指令时，所述第一处理器105和所述第二处理器107协商决定如何响应所述数据处理指令。在具体实施时，所述第一处理器105和所述第二处理器107可以按照预设的策略分配所述数据处理指令对应的处理任务；或者所述第一处理器105和所述第二处理器107分别根据自身的工作状态承接所述处理任务；可选地，所述工作状态可以是处理器的使用率、处理器连续工作时长等。

本申请实施例一提供的电子设备100的另一种主板架构示意图，如图4所示，所述第一子电子设备101和所述第二子电子设备102内部均未设置有电子开关109。此时，所述电子设备100包括第一处理器105、第二处理器107、第一子电子设备101中的PCH芯片以及第二子电子设备102中的PCH芯片。

本申请实施例一提供的电子设备100的又一种主板架构示意图，如图5所示，所述第一子电子设备101和所述第二子电子设备102内部均设置有电子开关109。当所述第一处理器105作为所述电子设备100的主处理器时，所述第一处理器105可根据接收到的用户操作指令控制所述第一子电子设备101的PCH和所述第二子电子设备102的PCH的工作状态；举例来说，所述第一处理器可控制所述第一子电子设备101的PCH和所述第二子电子设备102的PCH中的任意一个处于非工作状态，或者控制所述第一子电子设备101的PCH和所述第二子电子设备102的PCH均处于工作状态。

需要说明的是，本申请实施例一中，所述第一处理器105的数量、所述第二处理器107的数量以及所述第一连接器103的数量相同。举例来说，若所述第一处理器105的数量为1个，那么所述第二处理器107的数量也是1个，所述第一连接器103的数量也是1个。若所述第一处理器105的数量为2个，那么所述第二处理器107的数量也是2个，所述第一连接器103的数量也是2个。

以所述第一子电子设备101具有一个第一处理器105，第二子电子设备102具有一个第二处理器107，所述第一处理器105和所述第二处理器107通过第一连接器103合并为第三处理器108；此时，所述电子设备100对应的处理器为第三处理器108，也可以理解为所述电子设备100包括第一处理器和第二处理器；如此，提高了电子设备的计算能力、处理速度等性能；并且，无需对第一子电子设备101以及第一子电子设备102的硬件部件或软件进行更改，节约了成本。

实施例二

本申请实施例二提供的电子设备的组成结构示意图，如图6所示，电子设备200包括：第一子电子设备101、第二子电子设备102、第一连接器103、第三子电子设备110和第二连接器111；其中，

所述第一子电子设备101包括：至少一个基于第一通用外部接口104的第一处理器105。

所述第二子电子设备102包括：至少一个基于第二通用外部接口106的第二处理器107。

所述第一连接器103用于连接所述第一处理器105和所述第二处理器107；即所述第一处理器105与所述第二处理器107通过第一连接器103连接合并为第三处理器108。

所述第三子电子设备110包括至少一个基于第三通用外部接口112的第四处理器113；

所述第二连接器111用于连接所述第二处理器107和所述第四处理器113，以使所述第一处理器105、所述第二处理器107和所述第四处理器113合并为第五处理器114。

在一些实施例中，所述第一连接器103包括第一子连接器1031和第二子连接器1032。第一子连接器1031位于所述第一通用外部接口104的外部，所述第二子连接器1032位于所述第二通用外部接口106的外部；通过所述第一子连接器1031与第二子连接器1032匹配连接，使得所述第一子电子设备101与所述第二子电子设备102紧密结合。

可选地，所述第一通用外部接口104、第二通用外部接口106和第三通用外部接口112为UPI；所述第一连接器103和所述第二连接器111为磁吸连接器。或者，所述第一连接器103和所述第二连接器111为桥接连接器。或者，所述第一连接器103和所述第二连接器111中的一个为磁吸连接器，另一个为桥接连接器。

本申请实施例二提供的电子设备200的主板架构示意图，如图7所示，所述第二子电子设备102和所述第三子电子设备110内部均设置有电子开关109；所述第二子电子设备102内部的电子开关109连接所述第二处理器107和所述第二子电子设备102中的PCH芯片。所述第三子电子设备110内部的电子开关109连接所述第四处理器113和所述第三子电子设备110中的PCH芯片。所述第二子电子设备102内的电子开关109用于控制所述第二子电子设备102内的所述PCH芯片的工作状态；所述第三子电子设备110内的电子开关109用于控制所述第三子电子设备110内的所述PCH芯片的工作状态；。

在具体实施时，所述电子开关109接收控制信号，响应所述控制信号，控制所述电子开关109打开或闭合；当所述电子开关109打开时，所述PCH芯片处于不工作状态；当所述电子开关109闭合时，所述PCH芯片处于工作状态。可选地，所述控制信号为低速控制信号。

针对本申请实施例二所述的电子设备，当电子设备接收到数据处理指令时，所述第一处理器105，用于分配所述第一处理器105、所述第二处理器107和所述第四处理器113分别响应所述数据处理指令对应的处理任务。在具体实施时，所述第一处理器105用于平均分配所述第一处理器105、所述第二处理器107和所述第四处理器113响应所述数据处理指令对应的处理任务。或者所述第一处理器105用于分配所述第一处理器105满负荷的响应第一处理任务，所述第二处理器107和所述第四处理器113平均响应剩余处理任务，所述剩余处理任务为所述数据处理指令对应的处理任务中除去所述第一处理任务的部分。

做为另一个实施例，当电子设备接收到数据处理指令时，所述第二处理器107，用于分配所述第一处理器105、所述第二处理器107和所述第四处理器113分别响应所述数据处理指令对应的处理任务。在具体实施时，所述第二处理器107用于平均分配所述第一处理器105、所述第二处理器107和所述第四处理器113响应所述数据处理指令对应的处理任务。或者所述第二处理器107用于分配所述第二处理器107满负荷的响应第一处理任务，所述第一处理器105和所述第四处理器113平均响应剩余处理任务，所述剩余处理任务为所述数据处理指令对应的处理任务中除去所述第一处理任务的部分。

需要说明的是，本申请实施例二中，所述第一处理器105的数量、所述第二处理器107的数量、所述第四处理器113的数量以及所述第一连接器103的数量相同。举例来说，若所述第一处理器105的数量为1个，那么所述第二处理器107的数量也是1个，所述第四处理器113的数量也是1个，所述第一连接器103的数量也是1个。若所述第一处理器105的数量为2个，那么所述第二处理器107的数量也是2个，所述第四处理器113的数量也是2个，所述第一连接器103的数量也是2个。

以所述第一子电子设备101具有一个第一处理器105，第二子电子设备102具有一个第二处理器107，所述第三子电子设备110具有一个第四处理器113，所述第一处理器105和所述第二处理器107通过第一连接器103合并为第三处理器108；所述第四处理器113和所述第二处理器107通过第二连接器111连接，使所述第一处理器105、所述第二处理器107、和所述第四处理器113合并为第五处理器。

此时，所述电子设备200对应的处理器为第五处理器，也可以理解为所述电子设备200包括第一处理器、第二处理器和第三处理器；如此，提高了电子设备的计算能力、处理速度等性能；并且，无需对第一子电子设备101、第一子电子设备102和第三子电子设备103的硬件部件或软件进行更改，节约了成本。

本申请所公开的实施例所对应的电子设备为工作站(Work station)，通过本申请所公开的实施例在每台1P工作站系统CPU UPI总线增加一个磁吸连接器,以使得2台1P工作站磁吸在一起时形成1台2P工作站，有效的提升了工作站的性能。本发明的实施例所对应的电子设备例如Work station通过UPI的接口连接，实现性能的提升。主工作站能够使用另外一个工作站的计算资源(即，CPU处理器)。并且两个工作站是通过UPI这个高速接口连接的。其中，通过该UPI这个高速接口与CPU的计算以及响应速度相匹配，从而不响应两个工作站组合后共同使用两个工作站的计算能力。以使得两个工作站组合后共同使用两个工作站的CPU(例如，8颗CPU)的处理效果与一个工作站上有多个CPU(例如，8颗CPU)一致的效果。

需要说明的是，本申请实施例提供的电子设备可由两个或两个以上的子电子设备通过连接器连接形成，且不限定子电子设备的数量。本申请实施例所述的处理器为能够解释计算机指令以及处理计算机软件中的数据的部件；如中央处理器(Central ProcessingUnit，CPU)。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序命令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干命令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种电子设备，其特征在于，所述电子设备包括：第一子电子设备、第二子电子设备和第一连接器；

所述第一子电子设备包括至少一个基于第一通用外部接口的第一处理器；

所述第二子电子设备包括至少一个基于第二通用外部接口的第二处理器；

所述第一连接器用于连接所述第一处理器和所述第二处理器，以使所述第一处理器和所述第二处理器合并为第三处理器。

2.如权利要求1所述的电子设备，其特征在于，所述第二子电子设备还包括：

连接所述第二处理器和所述第二子电子设备中平台控制集成PCH芯片的电子开关。

3.如权利要求2所述的电子设备，其特征在于，所述电子开关，用于控制所述PCH芯片的工作状态。

4.如权利要求3所述的电子设备，其特征在于，所述电子开关，用于接收控制信号；

响应所述控制信号，控制所述电子开关打开或闭合，以控制所述PCH芯片的工作状态。

5.根据权利要求1所述的电子设备，其特征在于，所述电子设备接收到数据处理指令时，所述第一处理器，用于分配所述第一处理器和所述第二处理器分别响应所述数据处理指令对应的处理任务。

6.根据权利要求5所述的电子设备，其特征在于，所述电子设备接收到数据处理指令时，所述第一处理器，用于平均分配所述第一处理器和所述第二处理器响应所述数据处理指令对应的处理任务。

7.如权利要求1至6任一项所述的电子设备，其特征在于，所述电子设备还包括第三子电子设备和第二连接器；

所述第三子电子设备包括至少一个基于第三通用外部接口的第四处理器；

所述第二连接器用于连接所述第二处理器和所述第四处理器，以使所述第一处理器、所述第二处理器和所述第四处理器合并为第五处理器。

8.如权利要求1至6任一项所述的电子设备，其特征在于，所述第一处理器的数量、所述第二处理器的数量以及所述第一连接器的数量相同。

9.如权利要求1至6任一项所述的电子设备，其特征在于，所述第一连接器包括位于所述第一通用外部接口的第一子连接器和位于所述第二通用外部接口的第二子连接器；

所述第一子连接器与所述第二子连接器连接，以使所述第一子电子设备与所述第二子电子设备紧密结合。

10.根据权利要求1至6任一项所述的电子设备，其特征在于，所述第一连接器为桥接连接器，所述桥接连接器的第一端口与所述第一通用外部接口连接，所述桥接连接器的第二端口与所述第二通用外部接口连接。