CN109716301A - 用于监视处理器的监视器 - Google Patents

用于监视处理器的监视器 Download PDF

Info

Publication number
CN109716301A
CN109716301A CN201780057263.8A CN201780057263A CN109716301A CN 109716301 A CN109716301 A CN 109716301A CN 201780057263 A CN201780057263 A CN 201780057263A CN 109716301 A CN109716301 A CN 109716301A
Authority
CN
China
Prior art keywords
inf
result memory
response
cache information
ans
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780057263.8A
Other languages
English (en)
Other versions
CN109716301B (zh
Inventor
安德烈·苏丹斯
谭·苏比简托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102016117566.8A external-priority patent/DE102016117566B3/de
Priority claimed from DE102016117571.4A external-priority patent/DE102016117571B3/de
Priority claimed from DE102016117567.6A external-priority patent/DE102016117567B3/de
Priority claimed from DE102016117568.4A external-priority patent/DE102016117568B3/de
Priority claimed from DE102016117569.2A external-priority patent/DE102016117569B3/de
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Publication of CN109716301A publication Critical patent/CN109716301A/zh
Application granted granted Critical
Publication of CN109716301B publication Critical patent/CN109716301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/22—Safety or indicating devices for abnormal conditions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/2403—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially up/down counters
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • B60R2021/01286—Electronic control units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/02—Circuit arrangements for generating control signals
    • F02D41/14—Introducing closed-loop corrections
    • F02D41/1401—Introducing closed-loop corrections characterised by the control or regulation method
    • F02D2041/1411—Introducing closed-loop corrections characterised by the control or regulation method using a finite or infinite state machine, automaton or state graph for controlling or modelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种用于监视处理器(PC)的监视器。监视器(WDG)发送消息(MSG)给处理器(PC)；该处理器接着将关于其自身和必要时关于系统组件(SC)及其测试结果的状态信息在预确定时间作为应答(ANS)返回给监视器(WDG)。监视器(WDG)具有例如移位寄存器(SR)形式的事件存储器(ES)，在该事件存储器中监视器(WDG)记录应答(ANS)的历史并在出现故障的应答中检查模式。记录是由触发事件引起的，所述触发事件可以是各个应答的接收和/或指定接收时段的结束。根据模式，信号被发送到处理器和/或其它系统组件，如果必要的话它们启动措施并匹配它们的结构和/或实施的程序和/或这些实施的优先级等。

Description

用于监视处理器的监视器
本申请要求2016年9月19日的德国专利申请10 2016 117 566.8、2017年9月19日的德国专利申请10 2016 117 567.6、2016年9月19日的德国专利申请10 2016 117 569.2、2017年9月19日的德国专利申请10 2016 117 571.4和2017年9月19日的德国专利申请102016 117 568.4的优先权，其内容通过引用结合到本专利申请的主题中。
本发明涉及一种用于监视处理器的监视器。监视器分析处理器的应答，并且在此过程中考虑这些应答的历史演变，而且特别是通过模式识别。特别地，本发明涉及用于借助于监视器监视处理器的方法，所述监视器特别是利用针对重复出现的负载状况的模式识别，其中该方法通过应答接收来控制或通过应答接收时段来控制。
一般介绍
当使用处理器来控制车辆中的安全相关设备(例如安全气囊)时，监视按规定的程序流程对于所涉及应用的安全性至关重要。为此，以关键字“监视器(Watchdog)”可以找到许多出版物。监视器的任务是根据特征和信令来评估处理器的时间行为，并且如果必要的话当处理器的行为偏离期望时通过适当的反馈信令促使处理器采取对策。
现有技术
从DE-C-10056408中已知这种监视器。该设备用于监视处理器，其中监视器在识别到至少一个故障的情况下向处理器传输故障通知并使故障计数器递增。
这种纯递增具有以下缺点：其仅适用于永远不允许出现故障的系统。但更复杂的系统需要负载控制。因此，经常使用向上/向下计数器。但是向上/向下计数器有缺点，即计数器是积分性的并因此在出现振荡的、但结果仍然很差的结果时起着低通滤波的作用。例如，当检查结果多次连续地时好时坏时，就出现这种振荡结果。
在DE-B-102006028992、DE-A-102004009359、DE-A-4234910和US-A-4594685中描述了进一步的监视器概念。
发明任务
因此，本发明所基于的任务是提供一种解决方案，该解决方案不具有现有技术的上述缺点并具有其它优点。
根据本发明的第一变型，该任务将借助于根据权利要求1的用于监视处理器的方法来解决；该变体的有利实施方式是权利要求2至16的主题。
替换的，借助于根据权利要求17的方法解决上述任务，其中该变型的有利改进是权利要求18至32的主题。
最后，借助于根据权利要求33的方法解决根据另一变型的本发明。其各个实施方式是权利要求34至42的主题。
本发明任务的解决方案
本发明涉及一种用于监视处理器(PC)的方法。该方法典型地包括带有时钟发生器(CTR)作为监视器(WDG)的部分的监视器(WDG)。处理器(PC)应该可以连接到监视器(WDG)以进行监视。时钟发生器设定指定的接收时段(b)，在该接收时段中监视器(WDG)期望可由处理器(PC)预确定的对监视器(WDG)向处理器(PC)提出的问题的应答(ASW)。与现有技术相反，本发明方法在监视器(WDG)中现在具有结果存储器(ES)作为监视器(WDG)的部分，该结果存储器优选地被设计为移位寄存器(SR)。该结果存储器现在优选地包括n个结果存储器单元，或者在移位寄存器(SR)的情况下包括n个移位寄存器单元。在此，n是大于1的正整数。这些移位寄存器单元可以是存储器单元，其可以例如对每个结果存储器单元或移位寄存器单元仅存储一位。然而，优选地，更多信息存储在结果存储器单元或移位寄存器单元中。结果存储器单元或移位寄存器单元因此存储数据结构，在最简单的情况下，对每个结果存储器单元或移位寄存器单元该数据结构可以是单个位，而在其它情况下可以包括更复杂的数据结构。在这种情况下，并非始终且总是使用存储在这些数据结构中的信息的所有信息分量。然而，重要的是，在相应结果存储器单元或移位寄存器单元的数据结构中始终为第一信息分量指定存储器空间，该第一信息分量的功能后面还要加以解释。在结果存储器(ES)或移位寄存器(SR)的n个结果存储器单元或n个移位寄存器单元中现在存在n个缓存信息(Inf1到Infn)。这n个缓存信息(Inf1到Infn)分别具有前面提到的数据结构，并且分别至少包括所述第一信息分量。在结果存储器(ES)或移位寄存器(SR)中存储这n个缓存信息(Inf1到Infn)。在结果存储器(ES)或移位寄存器(SR)的n个结果存储器单元或n个移位寄存器单元中并且因此还有存储于其中的n个缓存信息(Inf1到Infn)现在可以从1到n连续编号。由此，n个缓存信息(Inf1到Infn)中的每一个获得从1到n连续编号的n个可能结果存储器位置中的唯一结果存储器位置，或者从1到n连续编号的n个移位寄存器位置中的唯一移位寄存器位置。如已经描述的，n个缓存信息(Inf1到Infn)中的每一个都至少具有第一信息分量，并且在更复杂数据结构的情况下必要时可能具有其它信息分量。监视器具有第一激励装置(QSTM)，该激励装置可以用于从监视器(WDG)向处理器(PC)发送消息(MSG)。在此，该激励装置例如可以是可以置于不同电位的简单线路，或者是更复杂的串行总线系统。监视器(WDG)借助于第一评估装置(AVAL)评估处理器(PC)对监视器(WDG)给处理器(PC)的问题的应答(ANS)，所述第一评估装置优选是监视器(WDG)的部分。监视器(WDG)在此情况下向处理器(PC)发送消息(MSG)，这些消息可能涉及处理器(PC)本身、处理器的部分和其它系统组件(SC)。接着，处理器(PC)、处理器(PC)的所涉及部分和/或其它系统组件执行例如具有待期望结果的可预确定的测试。在此，在简单的情况下这例如可以是程序计数器读数的确定等。然后处理器(PC)将其结果发送到监视器(WDG)。该结果因此取决于至少一个先前接收的消息(MSG)。还可以设想，多个消息(MSG)确定处理器(PC)对监视器(WDG)的应答(ANS)的内容或基于一个或多个接收的消息(MSG)向监视器(WDG)发送多个应答(ANS)。然而，当通过处理器(PC)发送应答(ANS)时，消息(MSG)不仅确定内容、而且确定时刻。监视器(WDG)在为此指定的接收时段(b)中期望应答(ANS)。相反，还存在以下时段(a)或时刻，在该时段中或在该时刻不指定应答(ANS)的接收。优选地，该时段(a)与指定的接收时段(b)循环交替。此外，可以设想以下时刻/时段(c)，在所述时刻或在所述时段中不对应答进行评估。这里的循环并不意味着这些时段的时间长度总体上或单独地必须总是相同。相反，它可以变化。时段(a，b，c)的顺序也可以变化。循环包括时段(a，b，c)中的至少一个。如果监视器(WDG)现在从处理器(PC)接收到应答(ANS)，则监视器(WDG)借助于第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”。当应答(ANS)的内容正确，即当应答的内容对应于可以预先计算或已预先计算的允许内容集合中的元素时，应答(ANS)是“正确”的。同时，为了通过第一评估装置(AVAL)评估为“正确”，必须由监视器(WDG)接收针对该应答(ANS)预确定的接收时段(b)内的应答(ANS)。另一方面，如果应答(ANS)的内容是“不正确”，即如果应答的内容在接收时刻与允许的、预先计算的内容集合中的元素不对应，则监视器(WDG)的第一评估装置(AVAL)将应答(ANS)评估为“不正确”。因此，可能存在预给定的期望时段(b)，其取决于期望的应答(ANS)并且必要时还可能彼此重叠。如果监视器(WDG)不是在为应答(ANS)预确定的接收时段(b)内、而是在没有指定接收应答(ANS)的时段(a)中接收到该应答(ANS)，则监视器(WDG)的第一评估装置(AVAL)也将该应答(ANS)评估为“不正确”。
如果接收存储器(ES)例如是移位寄存器(SR)，则在本发明的第一基本实施中在每次接收到处理器(PC)的应答(ANS)时、或者在本发明的第二基本实施中时间上在通过监视器(WDG)接收到应答(ASW)之后或时间上在指定的接收时段(b)结束之后，从移位寄存器(SR)中删除第n个缓存信息(Infn)并且将(n-1)个缓存信息中的每一个从相应的第j个移位寄存器位置(pj，其中l≤j≤(n-l))移位到第(j+1)个移位寄存器位置(pj，其中2≤j≤n)。然后移位寄存器(SR)将于是被释放的第一移位寄存器位置(p1)至少用通过处理器(PC)对所接收的应答(ANS)的评估结果填充，作为新的第1个缓存的信息(Inf1)的新的第一信息分量。于是，视先前评估的结果而定地，第1个缓存信息(Inf1)的第一信息分量对应于逻辑值“正确”或“不正确”。
但是，也可以涉及结果存储器(ES)的更一般形式。时间上在通过监视器(WDG)每次接收到处理器(PC)的应答(ANS)之后或时间上在指定的接收时段(b)结束之后，结果存储器(ES)从结果存储器(ES)的结果存储器单元中删除至少一个缓存信息(例如，Infn)。同时或与之相关联的，结果存储器(ES)将剩余的(n-1)个未删除的缓存信息从原始分配的逻辑结果存储器位置移位到其它逻辑结果存储器位置。这可以一方面通过将信息数据真实移位到结果存储器的另外的物理结果存储器单元中来完成，或者更简单地通过将逻辑结果存储器位置重新分配到物理结果存储器位置并因此重新分配到结果存储器单元来完成。在最简单的情况下，仅使用一个写指针，其设定接下来应当删除哪个结果存储器单元。于是结果存储器单元之一只包含删除值。然后将新信息(例如Inf1)写入该结果存储器单元。该写入过程可以同时表示该结果存储器单元的迄今为止的信息的删除过程。至少设定所涉及的结果存储器单元中的信息的第一信息分量。然后，由处理器(PC)优选地根据“正确”的逻辑值或“不正确”的逻辑值至少将评估所接收的应答(ANS)的结果用作在所涉及的结果存储器位置上的新缓存信息(例如Inf1)的至少新的第一分量，剩余的(n-1)个缓存信息中没有信息曾被移位到该所涉及的结果存储器位置中。
因此，根据本发明的监视器实施用于监视处理器(PC)的方法。时钟发生器(CTR)预给定处理器(PC)对监视器(WDG)的应答(ANS)的指定接收时段(b)。监视器(WDG)向处理器(PC)发送具有可能涉及处理器(PC)本身、处理器的部分和/或其它系统组件(SC)的内容的一个或多个消息(MSG)。处理器至少根据这些消息(MSG)之一的内容以至少对监视器(WDG)的所述应答(ASW)的形式对一个或多个消息(MSG)做出应答。为了产生评估结果，监视器将处理器(PC)的至少一个应答(ANS)评估为“正确”或“不正确”。
在该方法中，现在时间上在通过监视器(WDG)接收到应答(ASW)之后或者时间上在指定的接收时段(b)结束之后修改结果存储器(ES)的内容。如上所述，结果存储器(ES)具有n个结果存储器单元，所述结果存储器单元具有n个缓存信息(Inf1到Infn)。在此情况下，n又是大于1的整数。每个结果存储器单元分别具有不必相同的唯一的逻辑结果存储器位置和被分配的唯一物理结果存储器位置。
在此情况下，通过删除被分配的结果存储器单元(这里，例如是第k个结果存储器单元)中的n个缓存信息(Inf1到Infn)的至少一个缓存信息(Infk)来完成结果存储器(ES)的内容的修改。此外，改变该结果存储器(ES)中n个缓存信息(Inf1到Infn)的至少一个缓存信息(Infj)的至少一个逻辑结果存储器位置。这可以通过真实移位结果存储器(ES)内的至少一个缓存信息(Infj)或也可以通过改变寻址来完成。在后一种情况下，内容不被移位，而是改变分配给相应结果存储器单元并因此分配给相应缓存信息(Inf1到Infn)的逻辑结果存储器位置。然后，通过监视器(WDG)将至少一个接收到的应答(ANS)的评估结果作为新缓存信息(Infl)的新的第一信息分量存储在结果存储器中并进行使用。因此作为简单的情况，可以设想始终指向结果存储器位置的写指针。时间上在通过监视器(WDG)接收到应答(ASW)之后或时间上在指定的接收时段(b)结束之后或时间上在接收到单个应答(ASW)之后，监视器(WDG)用至少一个接收到的应答(ANS)的评估结果来重写在相应结果存储器位置处的缓存信息(Infk)的第一信息分量，并且利用写指针跳转到预确定的下一结果存储器单元。通过监视器(WDG)接收到应答(ASW)、或通过监视器(WDG)接收到每个应答(ASW)、或指定的接收时段(b)的结束因此表示针对结果存储器(ES)的触发事件。在此情况下，用于计算结果存储器(ES)的下一结果存储器单元的下一写指针位置的算法优选地被设计成，使得在重复写指针定位之前，写指针一次性指向结果存储器的优选所有结果存储器单元的结果存储器位置。
根据本发明的第一方面，对于处理器(PC)对监视器(WDG)的消息的每次反应都要进行评估并将评估存储在结果存储器中。在这种情况下，反应可能意味着应答或应答缺失。
根据本发明的第二方面，在预给定的反应时段过去之后才进行评估，在该预定的反应时段内期望处理器(PC)对监视器(WDG)的一个或多个消息的若干反应(即，例如应答或应答缺失)。
在两种情况下，期望的反应可能是应答或应答缺失。如果未满足期望，则其中可能存在故障(例如，处理器(PC)的过载)，但是该故障不一定导致故障通知；而是这取决于对该故障或最近过去的故障集合(历史)的评估。
因此，在进入监视器(WDG)评估的处理器(PC)反应的次数中可以看出本发明的两个变型之间的差异。因此在前一种情况下，对于每个预给定的接收时段都期望有反应(应答或应答缺失)，在第二种情况下是至少两个反应，必要时它们是期望处理器对监视器(WDG)给处理器(PC)的一个或多个消息(MSG)的反应。在两种情况下，所述评估主要依赖于期望的反应在内容和/或时间方面是否正确地完成。
因此，如果在前面和后面提到处理器(PC)的“应答”，则意味着这意思是或者可能是处理器(PC)对监视器(WDG)的消息的反应，其中反应可以是应答或应答缺失。
在结果存储器(ES)中存储评估可以是评估结果序列的连续“移位”，即评估结果数据的移位，但或者是指向存储在结果存储器(ES)中的评估结果数据的“指针”(Pointern)的移位，其中评估结果数据的存储器空间保持不变或可改变。
本发明的优点
因此，与现有技术相比，根据本发明监视器内的评估结果不是立即被使用，而是被存储。然后这种监视器允许至少在一些实现中可以将应答(ANS)的存储的评估用作进一步决策的基础。由此可以识别出振荡的结果并将其用于对应的警告。但是优点不限于此。
本发明的扩展/实施例描述
在本发明最一般的形式中，本发明涉及一种用于监视处理器(PC)的监视器。监视器(WDG)向处理器(PC)发送消息(MSG)，然后处理器(PC)在预定时间向监视器(WDG)返回发送有关其自身的状态信息以及必要时有关系统组件(SC)及其测试结果的状态信息作为应答(ANS)。监视器(WDG)具有至少一个例如移位寄存器(SR)形式的事件存储器(ES)，在该事件存储器中监视器(WDG)记录应答(ANS)的历史并在出现故障的应答中检查模式。记录是由触发事件引起的，所述触发事件可以是各个应答的接收和/或指定接收时段的结束。根据模式，信号被发送到处理器和/或其它系统组件，如果必要的话它们引入措施并匹配它们的结构和/或实施的程序和/或这些实施的优先级等。
在本发明的第一实施方式中，根据本发明的设备具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，该第二评估装置用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)。取决于结果存储器(ES)或移位寄存器(SR)的内容，这些第二评估装置(VAL)可以产生至少一个控制信号(RES)，所述至少一个控制信号可以改变处理器(PC)的状态。例如可以设想，根据识别到的模式或结果存储器(ES)或移位寄存器(SR)中的“不正确”信息的数量，不同的复位信号或中断信号由对处理器(PC)、处理器的部分或其它系统组件(SC)具有不同效果的第二评估装置(VAL)激活。如果可以从第二评估装置(VAL)的输出信号产生至少一个这种控制信号(RES)就足够了。
这具有以下优点：即使在振荡的评估结果的情况下也可以识别到更复杂的状况，并且根据情况可以通过特定信令(RES)促使处理器(PC)、处理器的部分或其它系统组件(SC)至另一个程序流程或其它措施。这种状况识别在现有技术中是未知的。
在本发明的另一设计中，监视器(WDG)借助于第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”。通常，这将是取值0或1的单个位，或者是取第一电位或第二电位的线路。其它实现是可以设想的。本发明的该另一设计的特征在于，如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以现在接收的应答(ANS)的数量(Anzahl)不超过待接收应答(ANS)的预给定的最大数量、或者在预确定的接收时段(b)结束时接收到的应答(ANS)数量不低于待接收应答(ANS)的预给定的最小数量，则监视器(WDG)将应答(ANS)评估为“正确”。另外，如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定的最大数量或应答(ANS)的期望最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的至少对于该预确定接收时段(b)预给定的最小数量或最小期望应答数量，则应答(ANS)“不正确”。
对预确定接收时段(b)中的应答数量或应答的分析允许进一步评估和相应地更灵活的系统反应。
优选地，在本发明的另一设计中，监视器(WDG)的第一评估装置(AVAL)附加地根据移位寄存器(SR)的n个缓存信息(Infj到Infn)中的至少一个、多个或所有缓存信息(Infj)来对处理器(PC)的应答(ANS)进行评估。这意味着：不仅分析处理器(PC)的应答(ANS)内容及其相对于预确定接收时段(b)的时刻，而且还相对于已经获得的应答(ANS)设置这些数据。这具有的优点是，例如到目前为止所采取的措施的类型可以被存储在结果存储器(ES)或移位寄存器中作为相应信息(Inf1到Infn)的其它信息分量的内容。从而例如可能出现的情况是，在识别到负载状况的期望“改善”之前，这些措施本身由于额外耗费在短期内使状况恶化。因此可能会发生的是，由于先前采取的措施，实际上要被评估为“不正确”的这样的应答可被评估为“正确”，如期望的那样。
优选地，在本发明的另一设计中，另外的评估装置(VAL)根据移位寄存器(SR)的、或结果存储器(ES)的移位寄存器(SR)的n个缓存信息(Inf1到Infn)的至少一个缓存信息(Infj)附加地引起至少一个另外的评估。在本发明的该另一设计中，该另外的评估同样作为信息的另外的信息分量存储在结果存储器(ES)或移位寄存器(SR)的存储器单元中。然后，由此除了通过第一评估装置(AVAL)对处理器(PC)的应答(ANS)进行的相应评估之外，结果存储器(ES)或移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)包括第二评估装置(VAL)的缓存的另外的评估，其中通过第一评估装置(AVAL)对处理器(PC)的应答(ANS)进行的相应评估存储在结果存储器(ES)的缓存的n个信息(Infj到Infn)中的相应缓存信息(Infj)的第一信息分量中。
在本发明的另一设计中，第二评估装置(VAL)优选地根据预确定模式的出现在结果存储器(ES)或移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且1≤k≤n且j≠k)的分别至少一个分量下(unter)附加地引起至少一个第二另外的评估。特别优选地，结果存储器(ES)或移位寄存器(SR)的所有信息(Inf1到Infn)都包括在这种分析中。
在本发明特别优选的实施中，在预确定的接收时段(b)结束时删除结果存储器。在这种情况下，“删除”例如可以意味着：在预确定的接收时段(b)结束时移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量被设置为对应于“不正确”的值。然而，“删除”还可以意味着：代替地在预确定的接收时段(b)结束时移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量被设置为对应于“正确”的值。当设备如下所述分两个阶段实施时，这是特别有利的。
优选地，在本发明的另一设计中，本发明原理分多个阶段应用。附加的第二评估装置(VAL)是监视器(WDG)的一部分，其如上所述评估结果存储器(ES)或移位寄存器(SR)中的缓存信息(Inf1到Infn)。然而，由此获得的评估结果现在存储在至少一个另外的结果存储器(ESB)或至少一个另外的移位寄存器(SRB)中。附加地，这些结果存储器或移位寄存器现在也是监视器(WDG)的一部分。另外的结果存储器(ERB)由m个(另外的)结果存储器单元组成，或者另外的移位寄存器(SRB)由m个(另外的)移位寄存器单元组成。在此，m是大于1的正整数。在这些另外的结果存储器单元或另外的移位寄存器单元中，有m个另外的缓存信息(Inf1B到InfmB)。分配给所述m个另外的结果存储器单元或另外的移位寄存器单元的、另外的逻辑和物理结果存储器位置或者另外的逻辑和物理移位寄存器位置可以从1到m连续编号。因此，其中包含的m个另外的缓存信息(Inf1B到InfmB)也可以对应地从1到m连续编号。然后，由此向m个另外的缓存信息(Inf1B到InfmB)中的每一个分配m个结果存储器位置中的唯一逻辑以及唯一物理结果存储器位置或m个移位寄存器位置中的唯一逻辑以及唯一物理移位寄存器位置，其一对一从1到m连续编号。如前所述，此处优选地，m个另外的缓存信息(Inf1B到InfmB)中的每一个也具有至少一个第一信息分量。如先前在单级解决方案中，m个另外的缓存信息(Inf1B到InfmB)中的每一个必要时可以具有超出该第一信息分量的其它信息分量。然后在此也典型地不一定是更复杂的数据结构。在最简单的情况下是一比特位。
另外的第二评估装置(VALB)优选地同样是监视器(WDG)的一部分，现在其评估所述另外的结果存储器(ESB)和另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)。
如果另外的接收存储器(ESB)例如是另外的移位寄存器(SRB)，则在本发明的该变型的第一基本实施中在每次接收到处理器(PC)的应答(ANS)时或在本发明的该变型的第二基本实施中时间上在由监视器(WDG)接收到应答(ASW)之后或时间上在指定的接收时段(b)结束之后，另外的移位寄存器(SRB)从所述另外的移位寄存器(SRB)中删除第m个另外的缓存信息(InfmB)，并且将(m-1)个另外的缓存信息中的每一个从相应的第j个另外的移位寄存器位置(PjB，其中1≤j≤(m-1))移位到第(j+1)个另外的移位寄存器位置(PjB，其中2≤j≤n)。于是释放的第一另外的移位寄存器位置然后被另外的移位寄存器(SRB)至少用通过第二评估装置(VAL)对第一结果存储器(ES)或第一移位寄存器(SR)的n个信息(Inf1到Infn)的另外的评估的所述评估结果填充，作为新的第1个另外的缓存信息(Inf1B)的新的第一信息分量。根据通过第二评估装置(VAL)对第一结果存储器(ES)或第一移位寄存器(SR)的n个信息(Inf1到Infn)的先前评估的结果，第l个另外的缓存信息(Inf1B)的该第一信息分量然后再次对应于逻辑值“正确”或“不正确”。
但是，它也可能是其它结果存储(ESB)的更一般形式。另外的结果存储器(ESB)时间上在监视器(WDG)每次接收到处理器(PC)的应答(ANS)之后或时间上在指定接收时段(b)结束之后从所述另外的结果存储器(ESB)中删除至少一个另外的缓存信息(例如InfmB)。同时地或与此关联地，另外的结果存储器(ESB)将剩余的(m-1)个没有被删除的另外的缓存信息从另外的结果存储器(ESB)内的原始分配的另外的逻辑结果存储器位置移位至别的另外的逻辑结果存储器位置。这可以一方面通过将信息数据真实移位到别的另外的物理结果存储器单元中来完成，或者更简单地通过将另外的逻辑结果存储器位置重新分配到所述另外的物理结果存储器位置并因此重新分配到所述另外的结果存储器单元来完成。在最简单的情况下，仅使用一个另外的写指针，其设定接下来应当删除和重写所述另外的结果存储器单元中的哪些。于是所述另外的结果存储器单元之一只包含删除值。然后将新的其它信息(例如Inf1B)写入所述另外的结果存储器单元。该写入过程可以同时表示所述另外的结果存储器单元的迄今为止的信息的删除过程。至少设定在所涉及的另外的结果存储器单元中的其它信息的第一信息分量。然后，优选地根据“正确”的逻辑值或“不正确”的逻辑值至少将第一结果存储器(ES)或第一移位寄存器(SR)的n个信息(Inf1到Infn)的评估结果用作在所涉及的另外的结果存储器位置上的新缓存的其它信息(例如Inf1B)的至少新的第一分量，其中剩余的(n-1)个缓存的其它信息中没有信息曾被移位到该所涉及的另外的结果存储器位置中。
代替也可以在其它变型中产生控制信号(RES)的第二评估装置(VAL)，或平行于第二评估装置(VAL)，另外的第二评估装置(VALB)现在根据另外的结果存储器(ESB)或另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的所述另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号也可以改变处理器(PC)的状态。
附图说明
下面根据实施例和附图更详细地解释本发明。具体地：
图1示出了根据本发明指定的各个组件的相互作用的粗略简化图，
图2示出了根据图1的图，其中移位寄存器(SR)作为结果存储器(ES)，
图3示出了两阶段评估过程，
图4示出了根据图3的两阶段评估过程，其中第一结果存储器(ES)是移位寄存器(SR)，另外的结果存储器(ESB)是另外的移位寄存器(SRB)，
图5至图7示意性地示出了根据图2的具有移位寄存器(SR)的示例性单阶段解决方案的示例性连续时间行为，
图8示出了根据图4的示例性两阶段方法，以及
图9示出了根据图2的两阶段方法，其中对存储在移位寄存器(SR)中的信息的模式进行分析。
具体实施方式
图1示出了根据本发明的设备的各个组件的相互作用的粗略简化图。监视器(WDG)包括第一激励装置(QSTM)、第一评估装置(AVAL)、内部时钟发生器(CTR)、第一结果存储器(ES)和第二评估装置(VAL)。处理器(PC)在此包括其它系统组件(SC)。第一激励装置(QSTM)将消息(MSG)从监视器(WDG)发送到处理器(PC)，然后该处理器应当用应答(ANS)在正确的时刻并以期望的内容以及以正确的数量来应答所述消息，然后这可以由监视器(WDG)检查。该检查由第一评估装置(AVAL)执行。第一评估装置(AVAL)根据通过所述消息(MSG)做出的请求来评估处理器(PC)给监视器(WDG)的应答(ANS)，所述消息(MSG)由第一激励装置(QSTM)从监视器(WDG)发送到处理器(PC)，然后应当由该处理器同样用应答(ANS)在正确的时刻并以期望的内容和以正确的数量来应答，然后这可以再次由监视器(WDG)的第一评估装置(AVAL)检查。第一评估装置(AVAL)的这些评估结果被缓存在结果存储器(ES)中，该结果存储器携带这些评估的历史。结果存储器(ES)由结果存储器单元组成。结果存储器(ES)的每个结果存储器单元用1到n的数字连续编号。这意味着每个结果存储器单元一方面具有真实的物理结果存储器单元位置，而另一方面具有不必与真实的物理结果存储器单元位置相同的逻辑结果存储器单元位置。结果存储器可以实施为移位寄存器(SR)。时间上在由监视器(WDG)每次接收到处理器(PC)的应答(ANS)之后或在接收到各个应答(ANS)之后、或时间上在指定的接收时段(b)结束之后，结果存储器(ES)优选删除来自结果存储器(ES)的至少一个缓存信息(例如，Infn)。同时或与此关联的，结果存储器(ES)将剩余的(n-1)未被删除的缓存信息从原始分配的逻辑结果存储器位置移位到别的逻辑结果存储器位置处。这可以一方面通过将信息数据真实移位到别的物理结果存储器单元中来完成，或者更简单地通过将逻辑结果存储器位置重新分配到物理结果存储器位置并因此重新分配到结果存储器单元来完成。在最简单的情况下，仅使用一个写指针，其设定接下来应当删除结果存储器单元中的哪个，然后根据可预确定的计划重新定位。于是结果存储器单元之一只包含删除值。然后将新的缓存信息(例如Inf1)写入该结果存储器单元。该写入过程可以同时表示该结果存储器单元的迄今为止的信息的删除过程。至少设定所涉及的结果存储器单元中的信息的第一信息分量。然后，优选地至少将通过第一评估装置(AVAL)评估接收到的应答(ANS)的结果用作在所涉及的逻辑结果存储器位置上的新缓存信息(例如Inf1)的至少新的第一分量，剩余的(n-1)个缓存信息中没有信息曾被移位到该所涉及的逻辑结果存储器位置中。然后根据第一评估装置(AVAL)将该结果评估为是对应于逻辑值“正确”还是“不正确”，所属的结果存储器单元包含分配的逻辑值。由此缓存信息(Inf1到Infn)在图1的示例中通过第二评估装置(VAL)评估。第二评估装置评估缓存在结果存储器(ES)或移位寄存器(SR)中的n个信息(Inf1到Infn)。在此，第二评估装置(VAL)必要时也可以产生一个以上的评估。第二评估装置(VAL)例如可以确定在结果存储器(ES)的结果存储器单元中的“正确”信息的数量并与阈值进行比较。如果所确定的数量低于阈值，则可以例如通过第二评估装置(VAL)来设置控制信号(RES)或另外的相应信号，以影响处理器(PC)或处理器的部分或其它系统组件(SC)。也可以由第二评估装置(VAL)以另外的评估的形式产生其它信号，所述其它信号例如可以对应于在结果存储器(ES)的结果存储器单元中的确定模式。时钟发生器(CTR)为监视器(WDG)的所有相关块(QSTM，AVAL，SR，VAL)产生时间信号。特别地，该时钟发生器(CTR)优选设定由监视器(WDG)给处理器(PC)的消息(MSG)的发送时刻，以及处理器(PC)对这些消息(MSG)的应答(ANS)的指定接收时段(b)的时间上的位置和持续时间。由此，时钟发生器(CTR)优选地与接收处理器(PC)的消息(MSG)的第一评估装置(AVAL)协作，使得结果存储器(ES)在正确的时刻如预给定的那样改变缓存信息(Inf1到Infn)的结果存储器位置并删除正确的结果存储器单元，以及在正确的时刻将第一评估装置(AVAL)的新的评估结果写入正确的结果存储器位置。
图2对应于图1，其中移位寄存器(SR)作为结果存储器(ES)。
图3示出了根据本发明的两级设备。图3再次示出了根据本发明的设备的各个组件的相互作用的粗略简化图。监视器(WDG)再次包括第一激励装置(QSTM)、第一评估装置(AVAL)、内部时钟发生器(CTR)、第一结果存储器(ES)、第二评估装置(VAL)、另外的结果存储器(ESB)和另外的第二评估装置(VALB)。处理器(PC)在此再次以示例的方式连同包括其它系统组件(SC)。第一激励装置(QSTM)将消息(MSG)从监视器(WDG)发送到处理器(PC)，然后该处理器应当用应答(ANS)在正确的时刻并以期望的内容和以正确的数量来应答所述消息，然后这可以由监视器(WDG)检查。该检查再次由第一评估装置(AVAL)执行。第一评估装置(AVAL)根据通过所述消息(MSG)做出的请求来评估处理器(PC)给监视器(WDG)的应答(ANS)，所述消息(MSG)由第一激励装置(QSTM)从监视器(WDG)发送到处理器(PC)，然后应当由该处理器用应答(ANS)在正确的时刻并以期望的内容和以正确的应当(ANS)数量来应答，然后这可以再次由监视器(WDG)的第一评估装置(AVAL)检查。第一评估装置(AVAL)的这些评估结果被缓存在第一结果存储器(ES)中，该第一结果存储器携带这些评估的历史。结果存储器(ES)再次由结果存储器单元组成。结果存储器(ES)的每个结果存储器单元用1到n的数字连续编号。这意味着每个结果存储器单元一方面具有真实的物理结果存储器单元位置，而另一方面具有不必与真实的物理结果存储器单元位置相同的逻辑结果存储器单元位置。第一结果存储器(ES)可以实施为移位寄存器(SR)。时间上在由监视器(WDG)每次接收到处理器(PC)的应答(ANS)之后或在接收到应答(ANS)之后、或时间上在指定的接收时段(b)结束之后，第一结果存储器(ES)优选从第一结果存储器(ES)中删除至少一个缓存信息(例如，Infn)。同时或与此关联的，第一结果存储器(ES)将剩余的(n-1)个未被删除的缓存信息从原始分配的逻辑结果存储器位置移位到第一结果存储器(ES)的别的逻辑结果存储器位置处。这可以一方面通过将信息数据真实移位到第一结果存储器(ES)的别的物理结果存储器单元中来完成，或者更简单地通过将逻辑结果存储器位置重新分配到第一结果存储器(ES)的结果存储器单元来完成。在最简单的情况下，对第一结果存储器(ES)仅使用一个第一写指针，其设定接下来应当删除第一结果存储器(ES)的结果存储器单元中的哪个。于是第一结果存储器(ES)的结果存储器单元之一应当只包含删除值。然后将新的缓存信息(Inf1)写入第一结果存储器(ES)的该结果存储器单元。该写入过程可以同时表示第一结果存储器(ES)的该结果存储器单元的迄今为止的信息的删除过程。至少设定第一结果存储器(ES)的所涉及的结果存储器单元中的信息的第一信息分量。然后，至少将通过第一评估装置(AVAL)评估接收到的应答(ANS)的结果用作在第一结果存储器(ES)的所涉及的结果存储器位置上的新的缓存信息(例如Inf1)的至少新的第一分量，剩余的(n-1)个缓存信息中没有信息曾被移位到该所涉及的结果存储器位置中。然后根据将该结果评估为是对应于逻辑值“正确”还是“不正确”，第一结果存储器(ES)的所属结果存储器单元包含分配的逻辑值。由此缓存信息(Inf1到Infn)现在在图3的示例中通过第二评估装置(VAL)评估。第二评估装置评估缓存在第一结果存储器(ES)或第一移位寄存器(SR)中的n个信息(Inf1到Infn)，所述信息反映最后的评估结果。在此，第二评估装置(VAL)必要时也可以产生一个以上的另外的评估。第二评估装置(VAL)例如可以在第一结果存储器(ES)或第一移位寄存器(SR)的内容的评估范围内例如确定在结果存储器(ES)的结果存储器单元中的“正确”信息的数量并与第一阈值进行比较。如果这样确定的数量低于第一阈值，则例如用对应于“正确”的逻辑值来评估该结果，并在另一种情况下用对应于“不正确”的逻辑值评估该结果。
现在，与图2相比，第二评估装置(VAL)的这些评估结果同样缓存在另外的结果存储器(ESB)中。所述另外的结果存储器携带这些评估的历史。另外的结果存储器(ESB)与第一结果存储器(ES)类似地由另外的结果存储器单元组成。另外的结果存储器(ESB)的每个另外的结果存储器单元用1到m的数字连续编号。这意味着每个另外的结果存储器单元一方面具有真实的另外的物理结果存储器单元位置，而另一方面具有不必与真实的另外的物理结果存储器单元位置相同的另外的逻辑结果存储器单元位置。另外的结果存储器(ESB)可以实施为另外的移位寄存器(SRB)。时间上在由监视器(WDG)每次接收到处理器(PC)的应答(ANS)之后或在接收到各个应答(ANS)之后、或时间上在指定的接收时段(b)结束之后，另外的结果存储器(ESB)从另外的结果存储器(ESB)中删除至少一个另外的缓存信息(例如，InfmB)。同时或与此关联的，另外的结果存储器(ESB)将剩余的(n-1)个未被删除的缓存的其它信息从原始分配的另外的逻辑结果存储器位置移位到另外的结果存储器(ESB)的别的另外的逻辑结果存储器位置处。这可以一方面通过将其它信息数据真实移位到另外的结果存储器(ESB)的另外的物理另外的结果存储器单元中来完成，或者更简单地通过将另外的逻辑结果存储器位置重新分配到另外的结果存储器(ESB)的另外的结果存储器单元来完成。在最简单的情况下，对另外的结果存储器(ESB)仅使用一个另外的写指针，其设定接下来应当删除或重写另外的结果存储器(ESB)的另外的结果存储器单元中的哪个。于是另外的结果存储器(ESB)的另外的结果存储器单元之一只包含删除值。然后将新的待缓存的其它信息(Inf1B)写入另外的结果存储器(ESB)的该另外的结果存储器单元。该写入过程可以同时表示另外的结果存储器(ESB)的该另外的结果存储器单元的迄今为止的其它信息的删除过程。至少设定另外的结果存储器(ESB)的所涉及的另外的结果存储器单元中的其它信息的第一信息分量。然后，至少将通过第二评估装置(AVAL)对第一结果存储器(ES)的内容的另外的评估的另外的结果用作在该另外的结果存储器(ESB)的所涉及的另外的结果存储器位置上的新的缓存的其它信息(例如Inf1B)的至少新的第一分量，剩余的(m-1)个缓存的其它信息中没有信息曾被移位到该所涉及的另外的结果存储器位置中。然后根据将该另外的结果评估为是对应于逻辑值“正确”还是“不正确”，该另外的结果存储器(ESB)的所属另外的结果存储器单元包含分配的逻辑值。由此缓存的m个其它信息(Inf1B到InfmB)现在在图3的示例中通过另外的第二评估装置(VALB)再次评估。另外的第二评估装置评估缓存在另外的结果存储器(ESB)或另外的移位寄存器(SRB)中的m个信息(Inf1B到InfmB)，所述信息反映第二评估装置(VAL)的最后的评估结果。在此，另外的第二评估装置(VALB)必要时也可以产生一个以上的另外的评估。在图3的示例中这是第一报警信号(WRN)和第二报警信号(WRN2)。另外的第二评估装置(VALB)例如可以在另外的结果存储器(ESB)或另外的移位寄存器(SRB)的内容的评估范围内例如类似于图1地确定在另外的结果存储器(ESB)的另外的结果存储器单元中的“正确”信息的数量并与第一另外的阈值进行比较。如果这样确定的数量低于第一另外的阈值，则例如可以设置控制信号(RES)或别的相应信号，以影响处理器(PC)或处理器的部分或其它系统组件(SC)。如果这样确定的数量低于第二另外的阈值，则例如可以设置该第一报警信号(WRN)，由此处理器(PC)或处理器的部分或其它系统组件(SC)可以引入措施以降低处理器或系统负载。如果这样确定的数量低于第三另外的阈值，则例如可以设置该第二报警信号(WRN2)，由此处理器(PC)或处理器的部分或其它系统组件(SC)可以进一步引入广泛的措施，以进一步降低处理器或系统负载。如果所有这些措施都不足够，则例如最终可以设置第一控制信号(RES)，该第一控制信号例如可以导致完全的系统或处理器重启。
但如前所述，在此现在也可以通过另外的评估形式的、另外的第二评估装置(VALB)产生其它信号，它们例如可以对应于在另外的结果存储器(ESB)的另外的结果存储器单元中的确定模式。在图3的示例中，时钟发生器(CTR)产生用于监视器的所有相关块(QSTM，AVAL，ES，VAL，ESB，VALB)的时间信号。特别地，该时钟发生器(CTR)再次优选地设定消息(MSG)向处理器(PC)的发送时刻，以及针对处理器(PC)对消息(MSG)的应答(ANS)的指定接收时段(b)的时间位置和持续时间。由此，时钟发生器(CTR)优选地与接收处理器(PC)的消息(MSG)的第一评估装置(AVAL)协作，使得结果存储器(ES)在正确的时刻如预给定的那样改变n个缓存信息(Inf1到Infn)的结果存储器位置并删除正确的结果存储器单元，以及在正确的时刻将第一评估装置(AVAL)的新的评估结果写入第一结果存储器(ES)的正确结果存储器位置。另外，在图3的示例中，时钟发生器(CTR)优选地与第二评估装置(VAL)协作，使得另外的结果存储器(ESB)在正确的时刻如预给定的那样同样改变m个另外的缓存信息(Inf1B到InfnB)的另外的结果存储器位置并删除正确的另外的结果存储器单元，以及在正确的时刻将第二评估装置(VAL)的新的评估结果写入另外的结果存储器(ESB)的正确的另外的结果存储器位置。
图4对应于图3，其中第一结果存储器(ES)是移位寄存器(SR)，而另外的结果存储器(ESB)是另外的移位寄存器(SRB)。
图5至图7示意性地示出了具有根据图2的移位寄存器(SR)的示例性单阶段解决方案的示例性连续时间行为。时钟发生器(CTR)产生示例性窗口信号(WD)。在图5-7的示例中，1电平应当表示无应答被期望，并且在具有1电平的时段中的应答无论其内容如何都被评估为“不正确”。在具有窗口信号(WD)的0电平的时段中，优选地以预给定数量期望应答。只要它们的内容是正确的，即对应于可预确定的内容，则这些应答将被评估为“正确”。如果有必要，应答的数量偏差也可能导致“不正确”评估。在图5至图7的示例中，示例性地示出了27个时间段(P1至P27)。这些示例性27个时段(P1到P27)中的每一个示例性地被细分为第一时段(a)和第二时段(b)。在图5-7的示例中，示例性窗口信号(WD)在第一时段(a)中处于逻辑1电平，而在第二时段(b)中处于逻辑0水平。在图5至图7中，在窗口信号(WD)下方从左到右的时间线上示出应答(ANS)的时刻。通过向上或向下的箭头在时间线上的相应位置处与窗口信号(WD)时间相关地表示相应应答(ANS)的时刻。向下的箭头在此情况下应该对应于处理器(PC)到监视器(WDG)的在内容上被第一评估装置(AVAL)评估为“不正确”的应答(ANS)。向上箭头在此情况下应对应于处理器(PC)给监视器(WDG)的在内容上被第一评估装置(AVAL)评估为“正确”的应答(ANS)。在图5到7中，在左边对应地标记出用于内容“正确”的“OK”值和用于内容“不正确”的“NOK”。在图5-7的示例中，移位寄存器(SR)用作第一结果存储器(ES)。该示例中的移位寄存器(SR)包括示例性的8比特位。它在第一时段(P1)中包含值“00111111”。“b”应当指明这是可以对应于逻辑“0”(＝“不正确”)或逻辑“1”(＝“正确”)的位值。
在第一时段(P1)中监视器(WDG)在为此指定的接收时段(b)中接收被第一评估装置(AVAL)评估为“正确”的应答(ANS)。在该示例中，基于以典型地对处理器(PC)的应答(ANS)的接收时刻通过该实施而预给定的恒定延迟来接收应答(ANS)，监视器(WDG)的内部时钟发生器(CTR)与向左的移位操作相关联地产生第一评估装置(AVAL)的评估结果到第一移位寄存器(SR)中的接纳。于是，在该示例中移位寄存器(SR)的内容接着为“01111111”，因为在正确的时刻接收了正确的应答(ANS)。
在第二时段(P2)中，监视器(WDG)在为此指定的接收时段(b)中接收被第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是，在接纳该评估和执行移位操作之后，移位寄存器(SR)的内容在此示例中接着是“11111111”，因为在正确的时刻接收了正确的应答(ANS)。
在第三时段(P3)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11111111”，因为在正确的时刻接收了正确的应答(ANS)。
在第四时段(P4)中，监视器(WDG)在非为此指定的接收时段(a)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作后，移位寄存器(SR)的内容接着是“11111110”，因为在错误的时刻接收了不正确的应答(ANS)。
在第五时段(P5)中，监视器(WDG)在非为此指定的接收时段(a)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作后，移位寄存器(SR)的内容接着是“11111100”，因为在错误的时刻接收了正确的应答(ANS)。
在第六时段(P6)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11111001”，因为在正确的时刻接收了正确的应答(ANS)。
在第七时段(P7)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11110010”，因为在正确的时刻接收了不正确的应答(ANS)。
在第八时段(P8)中，监视器(WDG)在非为此指定的接收时段(a)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11100100”，因为在错误的时刻接收了正确的应答(ANS)。
在第九时段(P9)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11001000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第十时段(P10)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“10010001”，因为在正确的时刻接收了正确的应答(ANS)。
在第十一时段(P11)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00100011”，因为在正确的时刻接收了正确的应答(ANS)。
在第十二时段(P12)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“01000111”，因为在正确的时刻接收了正确的应答(ANS)。
在第十三时段(P13)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的两个应答(ANS)。但是，期望只有一个处理器应答(ANS)。因此在该示例中，处理器(PC)的实际内容正确的应答(ANS)被评估为“不正确”。在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“10001110”，因为在正确的时间接收到不正确的应答(ANS)。
在第十四时段(P14)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00011100”，因为在正确的时刻接收了不正确的应答(ANS)。
在第十五时段(P15)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00111001”，因为在正确的时刻接收了正确的应答(ANS)。
在第十六时段(P16)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“01110010”，因为在正确的时刻接收了不正确的应答(ANS)。
在第十七时段(P17)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11100100”，因为在正确的时刻接收了不正确的应答(ANS)。
在第十八时段(P18)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“11001000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第十九时段(P19)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“10010000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十时段(P20)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00100000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十一时段(P21)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“01000000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十二时段(P22)中，监视器(WDG)在非为此指定的接收时段(a)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“10000000”，因为在错误的时刻接收了不正确的应答(ANS)。
在第二十三时段(P23)中，监视器(WDG)在为此指定的接收时段(b)中没有接收到应答(ANS)，虽然期望在为此指定的接收时段(b)中有处理器(PC)的应答(ANS)。这在此示例性地通过第一评估装置(AVAL)被评估为将“不正确”地评估的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00000000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十四时段(P24)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00000000”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十五时段(P25)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00000001”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十六时段(P26)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00000010”，因为在正确的时刻接收了不正确的应答(ANS)。
在第二十七时段(P27)中，监视器(WDG)在为此指定的接收时段(b)中接收由第一评估装置(AVAL)评估为“不正确”的应答(ANS)。于是在该示例中，在接纳该评估并执行移位操作之后，移位寄存器(SR)的内容接着是“00000100”，因为在正确的时刻接收了不正确的应答(ANS)。
第二评估装置(VAL)并行地分析在图5到图7的示例性移位寄存器(SR)中的相应信息(Inf1至Inf8)。在该示例中，在移位寄存器(SR)的每次移位操作之后，其内容由第二评估装置评估。这在此在示例性计数值(NO)中示例性地通过对移位寄存器(SR)内的1电平进行计数来实现，所述1电平说明最后八个时段的被评估为“正确”的应答(ANS)。当然，另外的计数方法和分析也是可以设想的。在该示例中，当移位寄存器(SR)在八个移位寄存器单元的八个信息(Inf1到Inf8)中示例性地不包含在最后八个时段中被评估为正确的信息“正确”信息的任何信息时，对控制信号(RES)进行设置。取决于实施，可能有意义的是：控制信号(RES)不是如图5至7中所示是不归零信号(NRZ信号)，而是归零信号(RTZ信号)，该归零信号在条件出现时仅在短时间内有效并且然后只有当条件再次出现时才再次有效。在这个示例中，当移位寄存器(SR)示例性地在最后八个时段中对于三个正确信息包含小于三个信息(Inf1到Inf8)时，设置第一报警信号(WRN)。在该示例中，当移位寄存器示例性地在最后八个时段中对于五个正确信息包含小于五个信息(Inf1到Inf8)时，设置第二报警信号(WRN2)。
图8示出了根据图4的示例性两阶段方法。在此，第一结果存储器(ES)由具有4比特位示例性宽度的第一移位寄存器(SR)实现。在这个示例中，第一移位寄存器(SR)对应答(ANS)的每一次接收都执行向左的移位过程，并将第一评估装置(AVAL)的评估结果接纳到最右边的移位寄存器单元(结果存储器单元)中。为了更清楚起见，连续并且错开地写入移位寄存器(SR)的4个缓存信息(Inf1到Inf4)的示例性的时间上不同的值。
在第一时段(PI)的开始将移位寄存器(SR)的内容复位成复位值，在此示例性地为“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的四个期望的应答(ANS)并且没有接收到不期望的应答(ANS)。所有的应答(ASN)由第一评估装置(AVAL)评估为“正确”。上述应答(ASN)中没有应答被第一评估装置(AVAL)评估为“不正确”。所有期望的应答在为此指定的接收时间段(b)中被接收。没有应答在非为此指定的接收时段(a)中接收。于是在该示例中，在接纳评估并且执行了4次移位操作之后，移位寄存器(SR)的内容接着是“1111”。
在第二时段(P2)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的四个期望应答(ANS)并且没有接收到不期望的应答(ANS)。通过第一评估装置(AVAL)将三个应答(ASN)评估为“正确”。这些应答(ASN)中的一个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到期望应答中的三个。在非为此指定的接收时段(a)中接收到一个应答。于是在该示例中，在接纳评估并且执行了4次移位操作之后，移位寄存器(SR)的内容接着是“0111”。
在第三时段(P3)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的四个期望应答(ANS)并且没有接收到不期望的应答(ANS)。通过第一评估装置(AVAL)将两个应答(ASN)评估为“正确”。应答(ASN)中的两个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到期望应答中的三个。在非为此指定的接收时段(a)中接收到一个应答。于是在该示例中，在接纳评估并且执行了4次移位操作之后，移位寄存器(SR)的内容接着是“0101”。
在第四时段(P4)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的四个期望应答(ANS)并且没有接收到不期望的应答(ANS)。通过第一评估装置(AVAL)将一个应答(ASN)评估为“正确”。应答(ASN)中的三个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到期望应答中的三个。在非为此指定的接收时段(a)中接收到一个应答。于是在该示例中，在接纳评估并且执行了4次移位操作之后，移位寄存器(SR)的内容接着是“0001”。
在第五时段(P5)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的四个期望应答(ANS)并且没有接收到不期望的应答(ANS)。一个应答(ASN)被第一评估装置(AVAL)评估为“正确”。这些应答(ASN)中的三个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到期望应答中的三个。在非为此指定的接收时段(a)中接收到一个正确应答。于是在该示例中，在接纳评估并且执行了4次移位操作之后，移位寄存器(SR)的内容接着是“0000”。
在第六时段(P6)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)仅接收到处理器(PC)的三个、而不是期望的四个应答(ANS)。两个应答(ASN)被第一评估装置(AVAL)评估为“正确”。应答(ASN)中的一个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到三个期望应答。在非为此指定的接收时段(a)中没有接收到应答。缺失的应答在此示例性地被评估为“不正确“的应答。于是在该示例中，在接纳评估并且执行了3次移位操作之后，移位寄存器(SR)的内容接着是“0110”。
在第七时段(P7)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)仅接收到处理器(PC)的三个、而不是期望的四个应答(ANS)。一个应答(ASN)被第一评估装置(AVAL)评估为“正确”。应答(ASN)中的两个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到三个期望应答。在非为此指定的接收时段(a)中没有接收到应答。缺失的应答示例性地在此被评估为“不正确“的应答。于是在该示例中，在接纳评估并且执行了3次移位操作之后，移位寄存器(SR)的内容接着是“0001”。
在第八时段(P8)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的5个、而不是期望的4个应答(ANS)。两个应答(ASN)被第一评估装置(AVAL)评估为“正确”。应答(ASN)中的三个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到四个期望应答。在非为此指定的接收时段(a)中接收到一个应答。该附加的内容正确的应答示例性地在此被评估为“不正确“的应答。于是在该示例中，在接纳评估并且执行了5次移位操作之后，移位寄存器(SR)的内容接着是“1000”。
在第九时段(P9)的开始，移位寄存器(SR)的内容被复位为复位值，这里示例性地是“0000”。在此时段中，监视器(WDG)接收到处理器(PC)的期望的四个应答(ANS)中的4个应答。一个应答(ASN)被第一评估装置(AVAL)评估为“正确”。这些应答(ASN)中的三个被第一评估装置(AVAL)评估为“不正确”。在为此指定的接收时段(b)中接收到三个期望应答。在非为此指定的接收时段(a)中接收到一个应答。于是在该示例中，在接纳评估并且执行了4次移位操作之后，移位寄存器(SR)的内容接着是“0010”。
在图8的这个示例中，第二评估装置(VAL)以计数值(NO)形式对处理器(PC)给监视器(WDG)的最后4个被评估为“正确”的应答计数。在该示例中，第二评估装置(VAL)将由此确定的计数值(NO)与第四阈值进行比较。如果在该示例中计数值(NO)低于为3的第四阈值，则设置一评估信号(BW)。如果计数值高于该第四阈值，则复位该示例性评估信号(BW)。
该评估信号(BW)的值示例性地在每个时段结束时，即在用于应答(ANS)的相应指定的接收时段(b)结束时被接纳到另外的移位寄存器(SRB)中，其在此表示另外的结果存储器(ESB)。
因此，检查结果以评估信号(BW)的逻辑电平的形式在第一时段(P1)中以及在第二时段(B2)中用1电平来评估，这在此应当意味着“正确”，并在其余时段中用0电平评估，这在此应当意味着“不正确”。
由此存储在另外的移位寄存器(SRB)中的检查结果由另外的第二评估装置(VALB)分析。这在此示例性地通过对另外的移位寄存器(SRB)内的1电平计数来完成。由此，第二计数值(CCNTB)由另外的第二评估装置(VALB)确定。
另外的第二评估装置(VALB)例如将该第二计数值(CCNTB)与第一阈值进行比较，该第一阈值在此示例性地为1。如果第二计数值(CCNTB)低于第一阈值，则在图8的示例中对控制信号(RES)进行设置，否则不对它进行设置。
另外的第二评估装置(VALB)在图8的示例中将第二计数值(CCNTB)与第二阈值进行比较，该第二阈值在此示例性地为5。如果第二计数值(CCNTB)低于第二阈值，则在图8的示例中对第一报警信号(WRN)进行设置，否则不对它进行设置。
另外的第二评估装置(VALB)在图8的示例中将第二计数值(CCNTB)与第三阈值进行比较，该第三阈值在此示例性地为3。如果第二计数值(CCNTB)低于第三阈值，则在图8的示例中对第二报警信号(WRN2)进行设置，否则不对它进行设置。
图9的示例在其基本结构方面再次对应于图2。但由第二评估装置(VAL)对移位寄存器(SR)的评估现在以不同于根据图5至图7的评估的方式完成。现在，不是分析在移位寄存器(SR)中作为1-信息存储的正确应答的数量，而是分析模式。在此，第二评估装置试图检测模式“0101”。如果这位于移位寄存器(SR)的四个连续的移位寄存器单元的区域中，则在该示例中将内部评估信号(在此是C0101)置位为1。当评估信号(C0101)为1时，第二评估装置(VAL)的向上/向下计数器(CCNT)在每个时段(P1到P9)结束时向上计数，如果该评估信号为0，则向下计数。如果向上/向下计数器(CCNT)的值高于第一阈值(在此是2)，则设置第一报警信号(WRN)。如果向上/向下计数器(CCNT)的值高于第二阈值(在此不再说明)，则设置第二报警信号(WRN2)。如果向上/向下计数器(CCNT)的值高于第三阈值(在此不再说明)，则设置控制信号(RES)。
此外，本发明可替换地由以下提到的特征组之一描述，其中特征组可以相互任意结合，并且一个特征组的各个特征也可以与一个或多个其它特征组的一个或多个特征和/或一个或多个先前描述的构型组合。
1.用于监视处理器(PC)的设备，
-具有监视器(WDG)，和
-具有作为监视器(WDG)的一部分的时钟发生器(CTR)，以及
-具有作为监视器(WDG)的一部分的移位寄存器(SR)，以及
-具有n个缓存信息(Inf1到Infn)，它们被存储在n个移位寄存器单元中，该移位寄存器(SR)由所述n个移位寄存器单元组成，其中n为大于1的正整数，以及
-所述缓存信息可以从1到n被连续编号，以及
--其中n个缓存信息(Inf1到Infn)中的每个占用n个移位寄存器位置中的唯一的逻辑移位寄存器位置，所述n个移位寄存器位置从1到n连续编号，并且
--其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，并且必要时可以具有其它信息分量，以及
-具有第一激励装置(QSTM)作为监视器(WDG)的一部分，用于从监视器(WDG)向处理器(PC)发送消息(MSG)，以及
-具有第一评估装置(AVAL)作为监视器(WDG)的一部分，用于评估处理器(PC)给监视器(WDG)的应答(ANS)，以及
-其中监视器(WDG)向处理器(PC)发送消息(MSG)，
-所述消息可以涉及处理器(PC)本身以及其它系统组件(SC)，以及
-其中所述处理器(PC)根据这些消息(MSG)将应答(ANS)发送到监视器(WDG)，并且
-其中所述监视器(WDG)借助于第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为正确或不正确，以及
-其中
--如果应当的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“正确”的，
以及
-其中
--如果该应答(ANS)的内容与至少一个可能的期望内容不一致，或者
--如果所述监视器(WDG)不是在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“不正确”的，
以及
-其中移位寄存器(SR)在每次接收到所述处理器(PC)的应答(ANS)时
--从该移位寄存器(SR)中删除在该移位寄存器(SR)的移位寄存器单元中的第n个逻辑移位寄存器位置上的第n个缓存信息(Infn)，以及
--将(n-1)个缓存信息中的每个从相应的第j个逻辑移位寄存器位置(pj，其中l≤j≤(n-l))移位到第(j+1)个逻辑移位寄存器位置(pj，其中2≤j≤n)，以及
--通过处理器(PC)根据逻辑值“正确”或“不正确”至少将对所接收的应答(ANS)的评估结果用作新的第1个缓存信息(Inf1)的至少新的第一分量。
2.根据特征1所述的设备，具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，其中所述第二评估装置(VAL)根据在移位寄存器(SR)的存储器单元中的n个缓存信息(Inf1到Infn)中的缓存信息产生至少一个控制信号(RES)，该至少一个控制信号可以改变所述处理器(PC)的状态，或者产生从中推导出这样的控制信号(RES)的信号。
3.根据前述特征之一的设备，具有其它可监视系统组件(SC)作为处理器的一部分。
4.根据前述特征之一的设备，
-其中由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第一期望的应答(ANS1)作为应答(ANS)之后评估所述第一期望的应答(ANS1)，以及
-其中由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第二期望的应答(ANS2)作为应答(ANS)之后评估所述第二期望的应答(ANS2)，以及
-其中预确定的第一接收时段(b1)和预确定的第二接收时段(b2)是不同的，并且彼此重叠，以及
-其中预确定的第一接收时段(b1)对第二应答(ANS2)的评估没有任何作用，以及
-其中预确定的第二接收时段(b2)对第一应答(ANS1)的评估没有作用。
5.根据前述特征之一的设备，
-其中所述监视器(WDG)借助于所述第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，以及
-其中如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的预给定最大数量、或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，则应答(ANS)附加地是“正确”的，
以及
-其中如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预定最小数量，则应答(ANS)附加地是“不正确”的。
6.根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
7.根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于移位寄存器(SR)的缓存信息(Infj到Infn)。
8.根据前述特征之一的设备，其特征在于，
-第二评估装置(VAL)根据移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-除了所述第一信息分量之外，移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括第二评估装置(VAL)的缓存的另外的评估作为另外的信息分量。
9.根据前述特征之一的设备，其特征在于，第二评估装置(VAL)根据预确定模式的出现在移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的各自至少一个信息分量下附加地产生至少一个第二另外的评估。
10.根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
11.根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
12.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的移位寄存器单元的m个另外的缓存信息(Inf1B到InfmB)，该另外的移位寄存器(SRB)由所述m个另外的移位寄存器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个另外的逻辑移位寄存器位置的唯一的另外的逻辑移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量和必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在每次接收到处理器(PC)的应答时
--从该另外的移位寄存器(SRB)中删除另外的移位寄存器(SRB)的移位寄存器单元中的第m个另外的逻辑移位寄存器位置上的第m个另外的缓存信息(InfmB)，并且
--将(m-1)个另外的缓存信息(InfjB)中的每一个从各自的第j个另外的逻辑移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个另外的逻辑移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或用作新的第1个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
13.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的移位寄存器单元中的m个另外的缓存信息(Inf1B到InfmB)，该另外的移位寄存器(SRB)由所述m个另外的移位寄存器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个另外的逻辑移位寄存器位置的唯一的另外的逻辑移位寄存器位置，以及
-其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量和必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在接收时段(b)结束之后或者在接收时段(b)每次结束之后
--从该另外的移位寄存器(SRB)中删除另外的移位寄存器(SRB)的移位寄存器单元中的第m个另外的逻辑移位寄存器位置上的第m个另外的缓存信息(InfmB)，并且
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个另外的逻辑移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个另外的逻辑移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一分量或者用作新的第一个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
14.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，其存储在m个另外的移位寄存器单元中，所述另外的移位寄存器(SRB)由所述m个另外的移位寄存器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有可以从1到m连续编号的m个另外的逻辑移位寄存器位置的唯一的另外的逻辑移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量和必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在预确定或设定的数量q个相继接收时段(b)结束之后
--从该另外的移位寄存器(SRB)中删除另外的移位寄存器(SRB)的移位寄存器单元中的第m个另外的逻辑移位寄存器位置上的第m个另外的缓存信息(InfmB)，以及
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个另外的逻辑移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个另外的逻辑移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一分量或者用作新的第一个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
15.根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
16.根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
17.用于监视处理器(PC)的设备，特别是根据上述特征中的一个，
-具有监视器(WDG)，以及
-具有作为监视器(WDG)的一部分的时钟发生器(CTR)，以及
-具有作为监视器(WDG)的一部分的结果存储器(ES)，以及
-具有n个缓存信息(Inf1到Infn)，它们被存储在n个结果存储器单元中，所述结果存储器(ES)由所述n个结果存储器单元组成，其中，n为大于1的正整数，以及
--所述信息可以从1到n连续编号，以及
--其中n个缓存信息(Inf1到Infn)中的每个占用n个逻辑结果存储器位置中的唯一的逻辑结果存储器位置，所述n个逻辑结果存储器位置可以从1到n连续编号，并且
--其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，并且必要时可以具有其它信息分量，以及
-具有第一激励装置(QSTM)作为监视器(WDG)的一部分，用于从监视器(WDG)向处理器(PC)发送消息(MSG)，以及
-具有第一评估装置(AVAL)作为监视器(WDG)的一部分，用于评估处理器(PC)给监视器(WDG)的应答(ANS)，以及
-其中监视器(WDG)向处理器(PC)发送消息(MSG)，
--所述消息可以涉及处理器(PC)本身和其它系统组件(SC)，以及
-其中所述处理器(PC)根据这些消息(MSG)将应答(ANS)发送到监视器(WDG)，并且-其中所述监视器(WDG)借助于第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为正确或不正确，并且
-其中
--如果应答的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“正确”的，以及
-其中
--如果该应答(ANS)的内容与至少一个可能的期望内容不一致，或者
--如果所述监视器(WDG)不是在预定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“不正确”的；以及
-其中结果存储器(ES)在每次接收到所述处理器(PC)的应答(ANS)时
--从该结果存储器(ES)中删除在该结果存储器(ES)的结果存储器单元中的第j个逻辑结果存储器位置上的缓存信息(例如Infj)，其中1≤j≤n，以及
--将剩余的(n-1)个缓存信息(Infk)从各自的第k个原始逻辑结果存储器位置(pk，其中l≤k≤m和k≠j)分别移位到别的逻辑结果存储器位置(pk'，其中k'≠k和1≤k'≤n)，其中l≤k≤n并且k≠j，以及
--通过处理器(PC)根据逻辑值“正确”或“不正确”至少将对所接收的应答(ANS)的评估结果用作逻辑结果存储器位置上的第j'个缓存信息(例如Infj')的至少新的第一分量，剩余的(n-1)个缓存信息中没有信息被移位到所述逻辑结果存储器位置中。
18.特别是根据前述特征之一的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，
-其中所述第二评估装置(VAL)根据在结果存储器(ES)的结果存储器单元中的n个缓存信息(Inf1到Infn)中的缓存信息产生至少一个控制信号(RES)，该至少一个控制信号可以改变所述处理器(PC)的状态，或者产生从中推导出这样的控制信号(RES)的信号。
19.特别是根据前述特征之一的设备，具有另外的可监视系统组件(SC)作为处理器的一部分。
20.特别是根据前述特征之一的设备，
-其中由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第一期望的应答(ANS1)作为应答(ANS)之后评估所述第一期望的应答(ANS1)，以及
-其中由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为预定的接收时段(b)，其用于在由监视器(WDG)接收到所述第二期望的应答(ANS2)作为应答(ANS)之后评估所述第二期望的应答(ANS2)，以及
-其中预确定的第一接收时段(b1)和预确定的第二接收时段(b2)是不同的，并且彼此重叠，以及
-其中预确定的第一接收时段(b1)对第二应答(ANS2)的评估没有任何作用，以及
-其中预确定的第二接收时段(b2)对第一应答(ANS1)的评估没有作用。
21.特别是根据前述特征之一的设备，具有另外的可监视系统组件(SC)作为处理器的一部分。
22.特别是根据前述特征之一的设备，
-其中所述监视器(WDG)借助于所述第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的预给定最大数量、或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，
则应答(ANS)附加地是“正确”的，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量、或低于待接收应答(ANS)的预给定最小数量，
则应答(ANS)附加地是“不正确”的。
23.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
24.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)。
25.特别是根据前述特征之一的设备，其特征在于，
-第二评估装置(VAL)根据结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-除了所述第一信息分量之外，结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括第二评估装置(VAL)的缓存的另外的评估作为其它信息分量。
26.特别是根据前述特征之一的设备，其特征在于，第二评估装置(VAL)根据预确定模式的出现在结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下附加地产生至少一个第二另外的评估。
27.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
28.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
29.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的结果存储器(ESB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的结果存储器单元中的m个另外的缓存信息(Inf1B到InfmB)，所述另外的结果存储器(ESB)由所述m个另外的结果存储器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个另外的逻辑结果存储器位置中的唯一的另外的逻辑结果存储器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的结果存储器(ESB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的结果存储器(ESB)在每次接收到处理器(PC)的应答时
--从该另外的结果存储器(ESB)中删除另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，并且
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第k个另外的逻辑结果存储器位置(Pk，其中1≤k≤m且k≠j)移位到别的另外的逻辑结果存储器位置(Pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m以及k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作另外的逻辑结果存储器位置上的、第j'个另外的缓存信息(Infj'B)的至少新的第一分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述另外的逻辑结果存储器位置中，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
30.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的缓存信息(Inf1到Infn)，
-具有至少一个另外的结果存储器(ESB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的结果存储器单元中的m个另外的缓存信息(Inf1B到InfmB)，所述另外的结果存储器(ESB)由所述m个另外的结果存储器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有可以从1到m连续编号的m个另外的逻辑结果存储器位置中的唯一的另外的逻辑结果存储器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的结果存储器(ESB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的结果存储器(ESB)在接收时段(b)结束之后或者在接收时段(b)每次结束之后
--从该另外的结果存储器(ESB)中删除另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，并且
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第k个另外的逻辑结果存储器位置(Pk，其中1≤k≤m且k≠j)移位到别的另外的逻辑结果存储器位置(Pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m且k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作另外的逻辑结果存储器位置上的、第j'个另外的缓存信息(Infj'B)的至少新的第一分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述另外的逻辑结果存储器位置中，以及
-其中另外的评估装置(VALB)根据另外的结果存储器(ESB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
31.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的结果存储器(ESB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，其存储在m个另外的结果存储器单元中，所述另外的结果存储器(ESB)由所述m个另外的结果存储器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有可以从1到m连续编号的m个另外的逻辑结果存储器位置中的唯一的另外的逻辑结果存储器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的结果存储器(ESB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的结果存储器(ESB)在预确定或设定的数量q个相继接收时段(b)结束之后
--从该另外的结果存储器(ESB)中删除另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中1≤j≤m，并且
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第k个另外的逻辑结果存储器位置(Pk，其中1≤k≤m且k≠j)移位到别的另外的逻辑结果存储器位置(Pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m以及k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作在另外的逻辑结果存储器位置上的、第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者作为新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述另外的逻辑结果存储器位置中，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
32.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
33.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
34.特别是根据前述特征之一的用于监视处理器(PC)的设备，
-具有监视器(WDG)，以及
-具有作为监视器(WDG)的一部分的时钟发生器(CTR)，以及
-具有作为监视器(WDG)的一部分的移位寄存器(SR)，以及
-具有n个缓存信息(Inf1到Infn)，它们被存储在n个移位寄存器单元中，所述移位寄存器(SR)由所述n个移位寄存器单元组成，其中，n为大于1的正整数，以及
--所述缓存信息可以从1到n连续编号，以及
--其中n个缓存信息(Inf1到Infn)中的每个占用n个移位寄存器位置中的唯一的逻辑移位寄存器位置，所述n个移位寄存器位置从1到n连续编号，并且
--其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，并且必要时可以具有其它信息分量，以及
-具有第一激励装置(QSTM)作为监视器(WDG)的一部分，用于从监视器(WDG)向处理器(PC)发送消息(MSG)，以及
-具有第一评估装置(AVAL)作为监视器(WDG)的一部分，用于评估处理器(PC)给监视器(WDG)的应答(ANS)，以及
-其中监视器(WDG)向处理器(PC)发送消息(MSG)，
--所述消息可以涉及处理器(PC)本身以及其它系统组件(SC)，以及
-其中所述处理器(PC)根据这些消息(MSG)将应答(ANS)发送到监视器(WDG)，并且
-其中所述监视器(WDG)借助于第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为正确或不正确，以及
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“正确”的，以及
-其中
--如果该应答(ANS)的内容与至少一个可能的期望内容不一致，或者
--如果所述监视器(WDG)不是在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“不正确”的，以及
-其中移位寄存器(SR)在预确定的接收时段(b)结束之后或者在预确定的接收时段(b)每次结束之后
--从该移位寄存器(SR)中删除在该移位寄存器(SR)的移位寄存器单元中的第n个逻辑移位寄存器位置上的第n个缓存信息(Infn)，以及
--将(n-1)个缓存信息中的每个从各自的第j个逻辑移位寄存器位置(pj，其中l≤j≤(n-l))移位到第(j+1)个逻辑移位寄存器位置(pj，其中2≤j≤n)，以及
--通过处理器(PC)根据逻辑值“正确”或“不正确”至少将对所接收的应答(ANS)的评估结果用作新的第1个缓存信息(Inf1)的至少新的第一信息分量。
35.特别是根据前述特征之一的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，
-其中所述第二评估装置(VAL)根据在移位寄存器(SR)的存储器单元中的n个缓存信息(Inf1到Infn)中的缓存信息产生至少一个控制信号(RES)，该至少一个控制信号可以改变所述处理器(PC)的状态，或者产生从中推导出这样的控制信号(RES)的信号。
36.特别是根据前述特征之一的设备，具有另外的可监视系统组件(SC)作为处理器的一部分。
37.特别是根据前述特征之一的设备，
-其中由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为预定的接收时段(b)，其用于在由监视器(WDG)接收到所述第一期望的应答(ANS1)作为应答(ANS)之后评估所述第一期望的应答(ANS1)，并且
-其中由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第二期望的应答(ANS2)作为应答(ANS)之后评估所述第二期望的应答(ANS2)，以及
-其中预确定的第一接收时段(b1)以及预确定的第二接收时段(b2)是不同的，并且彼此重叠，以及
-其中预确定的第一接收时段(b1)对第二应答(ANS2)的评估没有任何作用，以及
-其中预确定的第二接收时段(b2)对第一应答(ANS1)的评估没有任何作用。
38.特别是根据前述特征之一的设备，
-其中所述监视器(WDG)借助于所述第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，以及
-其中如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的预给定最大数量、或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，则应答(ANS)附加地是“正确”的，以及
-其中如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预定最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预给定最小数量，则应答(ANS)附加地是“不正确”的。
39.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
40.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于移位寄存器(SR)的缓存信息(Infj到Infn)。
41.特别是根据前述特征之一的设备，其特征在于，
-第二评估装置(VAL)根据移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-除了所述第一信息分量之外，移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括第二评估装置(VAL)的缓存的另外的评估作为其它信息分量。
42.特别是根据前述特征之一的设备，其特征在于，第二评估装置(VAL)根据预定模式的出现在移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下附加地产生至少一个第二另外的评估。
43.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
44.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
45.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的移位寄存器单元的m个另外的缓存信息(Inf1B到InfmB)，所述另外的移位寄存器(SRB)由所述m个另外的移位寄存器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个另外的逻辑移位寄存器位置中的唯一的另外的逻辑移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在每次接收到处理器(PC)的应答时
--从该另外的移位寄存器(SRB)中删除另外的移位寄存器(SRB)的移位寄存器单元中的第m个另外的逻辑移位寄存器位置上的第m个另外的缓存信息(InfnB)，并且
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个另外的逻辑移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个另外的逻辑移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或用作新的第1个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
46.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的移位寄存器单元中的m个另外的缓存信息(Inf1B到InfmB)，该另外的移位寄存器(SRB)由所述m个另外的移位寄存器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个另外的逻辑移位寄存器位置中的唯一的另外的逻辑移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在接收时段(b)结束之后或者在接收时段(b)每次结束之后
--从该另外的移位寄存器(SRB)中删除另外的移位寄存器(SRB)的移位寄存器单元中的第m个另外的逻辑移位寄存器位置上的第m个另外的缓存信息(InfmB)，并且
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个另外的逻辑移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个另外的逻辑移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或者用作新的第一个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
47.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，其存储在m个另外的移位寄存器单元中，所述另外的移位寄存器(SRB)由所述m个另外的移位寄存器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有可以从1到m连续编号的m个另外的逻辑移位寄存器位置中的唯一的另外的逻辑移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在预确定或设定的数量q个相继接收时段(b)结束之后
--从该另外的移位寄存器(SRB)中删除另外的移位寄存器(SRB)的移位寄存器单元中的第m个另外的逻辑移位寄存器位置上的第m个另外的缓存信息(InfmB)，并且
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个另外的逻辑移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个另外的逻辑移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或者用作新的第一个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
48.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
49.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
50.用于监视处理器(PC)的设备，特别是根据前述特征之一，
-具有监视器(WDG)，以及
-具有作为监视器(WDG)的一部分的时钟发生器(CTR)，以及
-具有作为监视器(WDG)的一部分的结果存储器(ES)，以及
-具有n个缓存信息(Inf1到Infn)，它们被存储在n个结果存储器单元中，所述结果存储器(ES)由所述n个结果存储器单元组成，其中，n为大于1的正整数，以及
--所述信息可以从1到n连续编号，以及
--其中n个缓存信息(Inf1到Infn)中的每个占用n个结果存储器位置中的唯一的结果存储器位置，所述n个结果存储器位置可以从1到n连续编号，并且
--其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，并且必要时可以具有其它信息分量，以及
-具有第一激励装置(QSTM)作为监视器(WDG)的一部分，用于从监视器(WDG)向处理器(PC)发送消息(MSG)，以及
-具有第一评估装置(AVAL)作为监视器(WDG)的一部分，用于评估处理器(PC)给监视器(WDG)的应答(ANS)，以及
-其中监视器(WDG)向处理器(PC)发送消息(MSG)，
--所述消息可以涉及处理器(PC)本身以及另外的系统组件(SC)，以及
-其中所述处理器(PC)根据这些消息(MSG)将应答(ANS)发送到监视器(WDG)，并且
-其中所述监视器(WDG)借助于第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为正确或不正确，并且
-其中
--如果应答(ANS)的内容是正确的，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“正确”的，以及
-其中
--如果该应答(ANS)的内容是不正确的，或者
--如果所述监视器(WDG)不是在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“不正确”的，以及
-其中结果存储器(ES)在预确定的接收时段(b)结束之后或者在预确定的接收时段(b)每次结束之后
--从该结果存储器(ES)中删除缓存信息(例如Infn)，以及
--将剩余的(n-1)个缓存信息(Infk)从原始结果存储器位置移位到别的结果存储器位置，以及
--通过处理器(PC)根据逻辑值“正确”或“不正确”至少将对所接收的应答(ANS)的评估结果用作结果存储器位置上的新的缓存信息(例如Inf1)的至少新的第一信息分量，剩余的(n-1)个缓存信息中没有信息被移位到所述结果存储器位置中。
51.特别是根据前述特征之一的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，
-其中所述第二评估装置(VAL)根据移位寄存器(SR)的内容产生至少一个控制信号(RES)，该至少一个控制信号可以改变所述处理器(PC)的状态，或者产生从中推导出这样的控制信号(RES)的信号。
52.特别是根据前述特征之一的设备，其中处理器(PC)可以与用于监视的监视器(WDG)连接。
53.特别是根据前述特征之一的设备，具有其它可监视系统组件(SC)作为处理器的一部分。
54.特别是根据前述特征之一的设备，
-其中由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第一期望的应答(ANS1)作为应答(ANS)之后评估所述第一期望的应答(ANS1)，以及
-其中由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第二期望的应答(ANS2)作为应答(ANS)之后评估所述第二期望的应答(ANS2)，以及
-其中预确定的第一接收时段(b1)以及预确定的第二接收时段(b2)是不同的，并且彼此重叠，以及
-其中预确定的第一接收时段(b1)对第二应答(ANS2)的评估没有任何作用，以及
-其中预确定的第二接收时段(b2)对第一应答(ANS1)的评估没有任何作用。
55.特别是根据前述特征之一的设备，
-其中所述监视器(WDG)借助于所述第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的最大数量、或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，
则应答(ANS)附加地是“正确”的，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预定最小数量，
则应答(ANS)附加地是“不正确”的。
56.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
57.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于移位寄存器(ES)的缓存信息(Infj到Infn)。
58.特别是根据前述特征之一的设备，其特征在于，
-第二评估装置(VAL)根据移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-移位寄存器(SR)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括第二评估装置(VAL)的缓存的另外的评估。
59.特别是根据前述特征之一的设备，其特征在于，第二评估装置(VAL)根据预确定模式的出现在移位寄存器(SR)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下附加地产生至少一个第二另外的评估。
60.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
61.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
62.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，所述另外的移位寄存器(SRB)由所述m个另外的缓存信息组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个移位寄存器位置中的唯一的移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在每次接收到处理器(PC)的应答时
--从该另外的移位寄存器(SRB)中删除第m个另外的缓存信息(InfnB)，以及
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第j个移位寄存器位置(Pj，其中1≤j≤(m-1))移位到第(j+1)个移位寄存器位置(Pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或者用作新的第1个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
63.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，以及
-具有至少一个另外的移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，所述另外的移位寄存器(SRB)由所述m个另外的缓存信息组成，其中m为正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
-其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到n连续编号的m个移位寄存器位置中的唯一的移位寄存器位置，以及
-其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在接收时段(b)结束之后或者在接收时段(b)每次结束之后
--从该另外的移位寄存器(SRB)中删除第m个另外的缓存信息(InfnB)，并且
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个移位寄存器位置(pj，其中1≤j≤(m-1))移位到第(j+1)个移位寄存器位置(pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或者用作新的第1个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
64.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，以及
-具有其它至少一个移位寄存器(SRB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，所述另外的移位寄存器(SRB)由所述m个另外的缓存信息组成，其中m为正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个移位寄存器位置中的唯一的移位寄存器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的移位寄存器(SRB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的移位寄存器(SRB)在预确定或设定的数量q个相继接收时段(b)结束之后
--从该另外的移位寄存器(SRB)中删除第m个另外的缓存信息(InfnB)，并且
--将(m-1)个缓存信息(InfjB)中的每一个从各自的第j个移位寄存器位置(pj，其中1≤j≤(m-1))移位到第(j+1)个移位寄存器位置(pj，其中2≤j≤m)，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作新的第1个另外的缓存信息(Inf1B)的至少新的第一信息分量或者作为新的第1个另外的缓存信息(Inf1B)，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息(InfjB)产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
65.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
66.特别是根据前述特征之一的设备，其特征在于，所述移位寄存器(SR)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
67.特别是根据前述特征之一的用于监视处理器(PC)的方法,包括以下步骤：
-由时钟发生器(CTR)预给定处理器(PC)对监视器(WDG)的应答(ANS)的指定接收时段；
-由监视器(WDG)向处理器(PC)发送具有可能涉及处理器(PC)本身和/或其它系统组件(SC)的内容的一个或多个消息(MSG)；
-由处理器(PC)至少根据这些消息(MSG)之一的内容以对监视器(WDG)的应答(ASW)的形式对消息(MSG)做出应答；
-为了产生评估结果，监视器(WDG)将处理器(PC)对监视器(WDG)的至少一个应答(ANS)评估为“正确”或“不正确”，
-其中
--如果应答(ANS)的内容是正确的，以及
--如果由监视器(WDG)在预确定的接收时段(b)内接收到应答(ANS)，
则应答(ANS)是“正确”的，以及
-其中
--如果应答(ANS)的内容是不正确的，或者
--如果监视器(WDG)未在预确定的接收时段(b)内接收到应答(ANS)，
则应答(ANS)是“不正确”的；
-改变结果存储器(ES)的内容，所述结果存储器(ES)具有n个缓存信息(Inf1到Infn)，所述n个缓存信息具有第一信息分量以及必要时的其它信息分量，其中n是大于1的整数，以及所述n个缓存信息
-分别具有唯一的结果存储器位置，
所述改变
-时间上在由监视器(WDG)接收到应答(ASW)之后，或者
-时间上在指定的接收时段(b)结束之后，
进行，
所述改变所通过的方式是：
-删除n个信息(Inf1到Infn)中的至少一个缓存信息(Infk)，以及
-改变结果存储器(ES)中n个信息(Inf1到Infn)中的至少一个缓存信息(Infj)的至少一个结果存储器位置，以及
-将至少一个接收到的应答(ANS)的评估结果作为结果存储器中的新缓存信息(Infl)的新的第一信息分量使用。
68.特别是根据前述特征之一所述的方法，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，该方法包括附加步骤：
-由第二评估装置(VAL)评估结果存储器(ES)的缓存信息(Inf1到Infn)，
-产生至少一个控制信号(RES)，该至少一个控制信号可以改变处理器(PC)的状态，或产生从中推导出这样的控制信号(RES)的信号。
69.特别是根据前述特征之一的方法，包括附加的步骤：
-在处理器(PC)的第一应答(ANS1)由监视器(WDG)作为应答(ANS)接收到时，根据期望的第一应答(ANS1)设定第一预确定的接收时段(b1)，以用作在评估处理器(PC)的该第一应答(ANS1)时的预确定接收时间段(b)；
-在处理器(PC)的第二应答(ANS2)由监视器(WDG)作为应答(ANS)接收到时，根据第二期望的应答(ANS2)设定第二预确定的接收时段(b2)，以用作在评估处理器(PC)的该第二应答(ANS2)时的预确定接收时间段(b)；
-其中所述第一预确定接收时间段(b1)以及所述第二预确定接收时间(b2)彼此重叠，并且第一预确定接收时段(b1)在评估时对第二应答(ANS2)没有任何作用，以及第二预确定接收时段(b2)在评估时对第一应答(ANS1)没有任何作用。
70.特别是根据前述特征之一的方法，包括修改的步骤：
-将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的预给定最大数量、或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，则现在应答(ANS)附加地是“正确”的，
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预给定最小数量，则现在应答(ANS)附加地是“不正确”的。
71.特别是根据前述特征之一的方法，包括修改的步骤：对所述处理器(PC)的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
72.特别是根据前述特征之一的方法，包括修改的步骤：对所述处理器(PC)的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)。
73.特别是根据前述特征之一的方法，包括附加步骤：
-由第二评估装置(VAL)根据结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估；
-将另外的评估存储为结果存储器(ES)的缓存信息(Infj到Infn)中的一个缓存信息(Infj)的其它信息分量。
74.特别是根据前述特征之一的方法，包括附加步骤：根据预确定模式的出现在结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下产生第二另外的评估。
75.特别是根据前述特征之一的方法，包括附加步骤：所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时全部被设置为对应于“不正确”的值或全部被设置为对应于“正确”的值。
76.根据一个或多个前述步骤的方法，包括附加步骤：
-评估结果存储器(ES)的缓存信息(Inf1到Infn)以产生另外的评估结果；
-改变第二结果存储器(ESB)的内容，所述第二结果存储器(ESB)具有m个另外的缓存信息(Inf1B到InfmB)，所述另外的缓存信息具有第一信息分量以及必要时的其它信息分量，其中m是大于1的整数，以及m个另外的缓存信息
--分别具有唯一的另外的结果存储器位置，
所述改变
--时间上在由监视器(WDG)接收到应答(ASW)之后，或者
--时间上在指定的接收时段(b)结束之后
进行，
所述改变所通过的方式是：
--删除m个信息(Inf1B到InfmB)中的至少一个另外的缓存信息(Infk)，以及
--改变另外的结果存储器(ESB)中m个另外的缓存信息(Inf1B到InfmB)中的至少一个另外的缓存信息(InfjB)的至少一个结果存储器位置，以及
--将另外的评估结果用作为另外的结果存储器(ESB)中的新的另外的缓存信息(Infl)的新的第一信息分量，
-评估m个另外的缓存信息(Inf1B到InfmB)中的至少两个另外的缓存信息，以及
-根据该评估结果产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
77.用于监视处理器(PC)的设备，特别是根据前述特征之一，
-具有监视器(WDG)，以及
-具有作为监视器(WDG)的一部分的时钟发生器(CTR)，以及
-具有作为监视器(WDG)的一部分的结果存储器(ES)，以及
-具有n个缓存信息(Inf1到Infn)，它们被存储在n个结果存储器单元中，所述结果存储器(ES)由所述n个结果存储器单元组成，其中，n为大于1的正整数，以及
--所述缓存信息可以从1到n连续编号，以及
--其中n个缓存信息(Inf1到Infn)中的每个占用n个逻辑结果存储器位置中的唯一的逻辑结果存储器位置，所述n个逻辑结果存储器位置可以从1到n连续编号，并且
--其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，并且必要时可以具有其它信息分量；以及
-具有第一激励装置(QSTM)作为监视器(WDG)的一部分，用于从监视器(WDG)向处理器(PC)发送消息(MSG)，以及
-具有第一评估装置(AVAL)作为监视器(WDG)的一部分，用于评估处理器(PC)给监视器(WDG)的应答(ANS)，以及
-其中监视器(WDG)向处理器(PC)发送消息(MSG)，
--所述消息可以涉及处理器(PC)本身以及其它系统组件(SC)，以及
-其中所述处理器(PC)根据这些消息(MSG)将应答(ANS)发送到监视器(WDG)，并且
-其中所述监视器(WDG)借助于第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为正确或不正确，并且
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“正确”的，以及
-其中
--如果该应答(ANS)的内容与至少一个可能的期望内容不一致，或者
--如果所述监视器(WDG)不是在预确定的接收时段(b)内接收到所述应答(ANS)，则应答(ANS)是“不正确”的，以及
-其中结果存储器(ES)在预确定的接收时段(b)结束之后或者在预确定的接收时段(b)每次结束之后
--从该结果存储器(ES)中删除在该结果存储器(ES)的结果存储器单元中的第j个逻辑结果存储器位置上的缓存信息(例如Infj)，其中1≤j≤n，以及
--将剩余的(n-1)个缓存信息(Infk)从原始逻辑结果存储器位置(pk，其中l≤k≤m以及k≠j)移位到别的逻辑结果存储器位置(pk'，其中k'≠k以及1≤k'≤n)，其中l≤k≤n以及k≠j，以及
--通过处理器(PC)根据逻辑值“正确”或“不正确”至少将对所接收的应答(ANS)的评估结果用作逻辑结果存储器位置上的第j'个缓存信息(例如Infj')的至少新的第一信息分量，剩余的(n-1)个缓存信息中没有缓存信息被移位到所述逻辑结果存储器位置中。
78.特别是根据前述特征之一的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估移位寄存器(SR)的缓存信息(Inf1到Infn)，
-其中所述第二评估装置(VAL)根据在结果存储器(ES)的结果存储器单元中的n个缓存信息(Inf1到Infn)中的缓存信息产生至少一个控制信号(RES)，该至少一个控制信号可以改变所述处理器(PC)的状态，或者产生从中推导出这样的控制信号(RES)的信号。
79.特别是根据前述特征之一的设备，具有其它可监视系统组件(SC)作为处理器的部分。
80.特别是根据前述特征之一的设备，
-其中由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第一期望的应答(ANS1)作为应答(ANS)之后评估所述第一期望的应答(ANS1)，以及
-其中由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为预确定的接收时段(b)，其用于在由监视器(WDG)接收到所述第二期望的应答(ANS2)作为应答(ANS)之后评估所述第二期望的应答(ANS2)，以及
-其中预确定的第一接收时段(b1)以及预确定的第二接收时段(b2)是不同的，并且彼此重叠，以及
-其中预确定的第一接收时段(b1)对第二应答(ANS2)的评估没有任何作用，以及
-其中预确定的第二接收时段(b2)对第一应答(ANS1)的评估没有任何作用。
81.特别是根据前述特征之一的设备，
-其中所述监视器(WDG)借助于所述第一评估装置(AVAL)将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的最大数量、或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，
则应答(ANS)附加地是“正确”的，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预给定最小数量，
则应答(ANS)附加地是“不正确”的。
82.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
83.特别是根据前述特征之一的设备，其特征在于，监视器(WDG)的第一评估装置(AVAL)对所述处理器的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)。
84.特别是根据前述特征之一的设备，其特征在于，
-第二评估装置(VAL)根据结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-除了所述第一信息分量之外，结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括第二评估装置(VAL)的缓存的另外的评估作为其它信息分量。
85.特别是根据前述特征之一的设备，其特征在于，第二评估装置(VAL)根据预确定模式的出现在结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下附加地产生至少一个第二另外的评估。
86.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
87.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
88.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的n个缓存信息(Inf1到Infn)，以及
-具有至少一个另外的结果存储器(ESB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的结果存储器单元中的m个另外的缓存信息(Inf1B到InfmB)，所述另外的结果存储器(ESB)由所述m个另外的结果存储器单元组成，其中m为大于1的正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有从1到m连续编号的m个另外的逻辑结果存储器位置中的唯一的另外的逻辑结果存储器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的结果存储器(ESB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的结果存储器(ESB)在每次接收到处理器(PC)的应答时
--从该另外的结果存储器(ESB)中删除另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，以及
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第k个另外的逻辑结果存储器位置(pk，其中1≤k≤m且k≠j)移位到别的另外的逻辑结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m并且k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作另外的逻辑结果存储器位置上的、第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述另外的逻辑结果存储器位置中，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
89.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的缓存信息(Inf1到Infn)，
-具有至少一个另外的结果存储器(ESB)作为监视器(WDG)的一部分，以及
-具有存储在m个另外的结果存储器单元中的m个另外的缓存信息(Inf1B到InfmB)，所述另外的结果存储器(ESB)由所述m个另外的结果存储器单元组成，其中m为正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有可以从1到m连续编号的m个另外的逻辑结果存储器位置中的唯一的另外的逻辑结果存储器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的结果存储器(ESB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的结果存储器(ESB)在接收时段(b)结束之后或者在接收时段(b)每次结束之后
--从该另外的结果存储器(ESB)中删除另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中1≤j≤m，以及
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第k个另外的逻辑结果存储器位置(pk，其中1≤k≤m且k≠j)移位到别的另外的逻辑结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m且k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作另外的逻辑结果存储器位置上的、第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述另外的逻辑结果存储器位置中，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
90.根据一个或多个前述特征的设备，
-具有附加的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的缓存信息(Inf1到Infn)，以及
-具有至少一个另外的结果存储器(ESB)作为监视器(WDG)的一部分，以及
-具有m个另外的缓存信息(Inf1B到InfmB)，其存储在m个另外的结果存储器单元中，所述另外的结果存储器(ESB)由所述m个另外的结果存储器单元组成，其中m为正整数，以及
--其中所述m个另外的缓存信息(Inf1B到InfmB)可以从1到m连续编号，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有可以从1到m连续编号的m个另外的逻辑结果存储器位置中的唯一的另外的逻辑结果存储器位置，以及
--其中m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量以及必要时可以具有其它信息分量，以及
-具有另外的评估装置(VALB)作为监视器(WDG)的一部分，用于评估另外的结果存储器(ESB)的另外的缓存信息(Inf1B到InfmB)，以及
-其中另外的结果存储器(ESB)在预确定或设定的数量q个相继接收时段(b)结束之后
--从该另外的结果存储器(ESB)中删除另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中1≤j≤m，并且
--将(m-1)个缓存信息(InfkB)中的每一个从各自的第k个另外的逻辑结果存储器位置(Pk，其中1≤k≤m且k≠j)移位到别的另外的逻辑结果存储器位置(Pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m以及k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作另外的逻辑结果存储器位置上的、第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有缓存信息被移位到所述另外的逻辑结果存储器位置中，以及
-其中另外的评估装置(VALB)根据另外的移位寄存器(SRB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
91.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
92.特别是根据前述特征之一的设备，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
93.特别是根据前述特征之一的用于监视理器(PC)的方法,包括以下步骤：
-由时钟发生器(CTR)预给定用于处理器(PC)对监视器(WDG)的应答(ANS)的指定接收时段；
-由监视器(WDG)向处理器(PC)发送具有可能涉及处理器(PC)本身以及/或其它系统组件(SC)的内容的一个或多个消息(MSG)；
-由处理器(PC)至少根据这些消息(MSG)之一的内容以对监视器(WDG)的应答(ASW)的形式对消息(MSG)做出应答；
-为了产生评估结果，监视器(WDG)将处理器(PC)对监视器(WDG)的至少一个应答(ANS)评估为“正确”或“不正确”，
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容一致，以及
--如果由监视器(WDG)在预确定的接收时段(b)内接收到应答(ANS)，则应答(ANS)是“正确”的，以及
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容不一致，或者
--如果监视器(WDG)未在预确定的接收时段(b)内接收到应答(ANS)，则应答(ANS)是“不正确”的；
-改变结果存储器(ES)的内容，所述结果存储器(ES)具有n个缓存信息(Inf1到Infn)，每个缓存信息(Inf1到Infn)分别具有第一信息分量并且每个缓存信息(Inf1到Infn)必要时具有其它信息分量，其中n是大于1的整数，以及n个缓存信息
--分别具有唯一的逻辑结果存储器位置，
所述改变
--时间上在由监视器(WDG)接收到应答(ASW)之后、或者
--时间上在指定的接收时段(b)结束之后
进行；
所述改变所通过的方式是：
-删除n个信息(Inf1到Infn)中的至少一个缓存信息(Infk)，以及
-改变结果存储器(ES)中n个信息(Inf1到Infn)中的至少一个缓存信息(Infj)的至少一个逻辑结果存储器位置，以及
-将至少一个接收到的应答(ANS)的评估结果用作结果存储器(ES)中的新缓存信息(Infl)的新的第一信息分量。
94.特别是根据前述特征之一所述的方法，
-具有另外的第二评估装置(VAL)作为监视器(WDG)的一部分，用于评估结果存储器(ES)的缓存信息(Inf1到Infn)，该方法包括附加步骤：
-由第二评估装置(VAL)通过根据缓存信息(Inf1到Infn)中的缓存信息产生评估结果来评估结果存储器(ES)的缓存信息(Inf1到Infn)，
-根据所述评估结果产生至少一个控制信号(RES)，该至少一个控制信号可以改变处理器(PC)的状态，或产生从中推导出这样的控制信号(RES)的信号。
95.特别是根据前述特征之一的方法，包括附加步骤：
-在处理器(PC)的第一应答(ANS1)由监视器(WDG)作为应答(ANS)接收到时，根据第一期望的应答(ANS1)设定第一预确定的接收时段(b1)，以用作在评估处理器(PC)的该第一应答(ANS1)时的预确定接收时间段(b)；
-在处理器(PC)的第二应答(ANS2)由监视器(WDG)作为应答(ANS)接收到时，根据第二期望的应答(ANS2)设定第二预确定的接收时段(b2)，以用作在评估处理器(PC)的该第二应答(ANS2)时的预确定接收时间段(b)；
-其中所述第一预定接收时间段(b1)以及所述第二预定接收时间(b2)彼此重叠，并且第一预确定的接收时段(b1)在评估时对第二应答(ANS2)没有任何作用，以及第二预确定的接收时段(b2)在评估时对第一应答(ANS1)没有任何作用。
96.特别是根据前述特征之一的方法，包括修改的步骤：
-将处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量附加地也不超过待接收应答(ANS)的预给定最大数量、或者在预确定的接收时段(b)结束时附加地也不低于待接收应答(ANS)的预给定最小数量，则现在应答(ANS)才附加地是“正确”的，以及
-其中
--如果由监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量、或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预给定最小数量，
则现在应答(ANS)附加地是“不正确”的。
97.特别是根据前述特征之一的方法，包括修改的步骤：除了取决于对处理器(PC)给监视器(WDG)的应答(ANS)的评估之外，对所述处理器(PC)的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)中的一个缓存信息(Infj)的至少一个信息分量。
98.特别是根据前述特征之一的方法，包括修改的步骤：除了取决于对处理器(PC)给监视器(WDG)的应答(ANS)的评估之外，对所述处理器(PC)的所述应答(ANS)的评估附加地取决于结果存储器(ES)的缓存信息(Infj到Infn)。
99.特别是根据前述特征之一的方法，包括附加步骤：
-由第二评估装置(VAL)根据结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-将所述另外的评估存储为结果存储器(ES)的缓存信息(Infj到Infn)中的一个缓存信息(Infj)的其它信息分量。
100.特别是根据前述特征之一的方法，包括附加步骤：根据预定模式的出现在结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下产生第二另外的评估。
101.特别是根据前述特征之一的方法，包括附加步骤：将所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时全部设置为对应于“不正确”的值或全部设置为对应于“正确”的值。
102.根据一个或多个前述步骤的方法，包括附加步骤：
-评估结果存储器(ES)的缓存信息(Inf1到Infn)以产生另外的评估结果；
-改变第二结果存储器(ESB)的内容，所述第二结果存储器(ESB)具有m个另外的缓存信息(Inf1B到InfmB)，另外的缓存信息具有第一信息分量以及必要时的其它信息分量，其中m是大于1的整数，以及m个另外的缓存信息
--分别具有唯一的另外的逻辑结果存储器位置，
所述改变
--时间上在由监视器(WDG)接收到应答(ASW)之后、或者
--时间上在指定的接收时段(b)结束之后
进行，
所述改变所通过的方式是：
--删除另外的结果存储器(ESB)中m个信息(Inf1B到InfmB)中的至少一个另外的缓存信息(Infk)，以及
--改变另外的结果存储器(ESB)中m个另外的缓存信息(Inf1B到InfmB)中的至少一个另外的缓存信息(InfjB)的至少一个逻辑结果存储器位置，以及
--将另外的评估结果用作另外的结果存储器(ESB)中的新的另外的缓存信息(Infl)的新的第一信息分量，
-评估m个另外的缓存信息(Inf1B到InfmB)中的至少两个另外的缓存信息，以及
-根据该评估结果产生至少一个控制信号(RES)以及/或至少一个另外的控制信号(WRN，WRN2)，其能够改变处理器(PC)的状态。
词汇表
缓存信息(Inf1到Infn)以及(Inf1B到InfnB)。在本发明的含义中，缓存信息(Inf1到Infn)以及另外的缓存信息(Inf1B到InfnB)是具有至少一个数据的数据组。因此在最简单的情况下，其涉及信息“正确”或“不正确”，然后这优选以一比特例如被编码为“逻辑1”或“逻辑0”。然而，如上面的描述中所提到的，可以设想进行更复杂的评估，从而将评估向量用作单个的缓存信息。
结果存储器
在本发明的含义中，结果存储器由多个(n或m个)结果存储器单元组成。每个结果存储器单元可以存储信息(Infj)或(InfjB)。每个信息可以包括多个子信息，也称为信息分量。因此它可以涉及更复杂的数据结构。然而，在最简单的情况下，这种信息只有一比特位。可以向结果存储器中缓存的n或m个信息(Inf1到Infn)或(Inf1B到InfmB)中的每个分配逻辑以及物理结果存储器位置。在触发事件的情况下，以可预定的方式将结果存储器中的n或m个信息(Inf1到Infn)或(Inf1B到InfmB)移位或加扰。这可以纯逻辑地通过改变逻辑结果存储器位置或通过将结果存储器中的n或m个信息(Inf1到Infn)或(Inf1B到InfmB)实际移位到别的结果存储器单元、也就是通过改变物理结果存储器位置来完成。在所述触发事件时，通过由评估装置(AVAL，VAL)确定的评估值至少部分地重写并由此删除结果存储器的缓存信息(Inf1到Infn)或(Inf1B到InfmB)中的预定信息。当然，写入以及删除也可以顺序地连续实施。在最简单的情况下，在事件存储器内的读/写指针可以在每个触发事件时以可预确定的方式被重新定位到新的事件存储器单元，然后用待缓存的评估结果重写所述新的事件存储器单元。优选地，在再次重写结果存储器单元之前，所有结果存储器单元被重写一次。
触发事件
用于移位寄存器的移位或事件存储器中信息的重新结构化(如下面写事件存储器)的触发事件可以是由监视器(WDG)接收到处理器的应答(ANS)、或由监视器(WDG)接收到处理器的每个应答(ANS)、或预确定的接收时段(b)的结束、或者是预确定或设定的数量q个相继接收时段(b)的结束，但典型地不必被另外的时间段(a，c)分开。并非处理器(PC)的每个应答(ANS)都必须是触发信号。然而，优选地，处理器(PC)的每个应答(ANS)是触发信号。
移位寄存器(SR)
一般来说，移位寄存器被理解为以下寄存器：其在每个存储器位置中包括在出现时钟边缘的情况下向左或向右移位的单个位。然而，在本发明的含义中，寄存器单元不仅包含一位、而且包含缓存信息(Inf1到Infn)或(Inf1B到InfmB)的数据组。虽然缓存信息(Infj)或(InfjB)的这种数据组也只能由一位组成，但并不必须如此。为了实现移位过程，无论是否使用寄存器单元，寄存器单元的数据结构都必须相同。
附图标记列表
a没有接收到应答(ANS)的第一时段。该时段在时间上不与没有由监视器(WDG)对应答(ANS)进行评估的第二时段(c)重叠，并且不与用于处理器(PC)的应答(ANS)的指定接收时段(b)重叠。第一时段的时间长度可以是0。第一时段的时间长度可以针对不同的第一时段而变化。
ANS处理器(PC)对一个或多个消息(MSG)的应答，这些消息是由作为监视器(WDG)一部分的第一激励装置(QSTM)发送到处理器(PC)的。
ANS1处理器(PC)的第一应答
ANS2处理器(PC)的第二应答
AVAL第一评估装置(AVAL)。第一评估装置是监视器(WDG)的一部分。第一评估装置用于应消息(MSG)的请求来评估处理器(PC)给监视器(WDG)的应答(ANS)，所述消息由第一刺激装置(QSTM)从监视器(WDG)发送到处理器(PC)的处理器，然后应当由所述处理器同样用这些应答(ANS)在正确的时刻以及以期望的内容以及正确的数量来应答它，然后这可以通过监视器(WDG)的第一评估装置再次进行检查。
b第二时段，也称为用于应答(ANS)的指定接收时段。第二时段的时间长度必须大于0。第二时段的时间长度可以针对不同的第二时段而变化。
bl用于第一应答(ANS1)的第一接收时段
b2用于第二应答(ANS2)的第二接收时段
BW评估信号
c第三时段(c)，其中不通过监视器评估应答(ANS)。第三时段在时间上不与其中没有设置应答(ANS)的接收的第一时段(a)重叠，并且不与用于处理器(PC)的应答(ANS)的指定接收时段(b)、即第二时段重叠。第三时段的时间长度可以是0。第三时段的长度可以针对不同的第三时段而变化。
CCNTB第二计数值
CTR内部时钟发生器(CTR)，它是监视器(WDG)的一部分。
ES结果存储器，它是监视器(WDG)的一部分并由结果存储器单元组成。结果存储器的每个结果存储器单元用从1到n的数字连续编号。这意味着每个结果存储器单元一方面具有真实的物理结果存储器单元位置，另一方面具有无需与真实的结果存储器单元位置相同的逻辑结果存储器单元位置。结果存储器可以实施为移位寄存器(SR)。
ESB另外的结果存储器，它是监视器(WDG)的一部分并且由另外的结果存储器单元组成。另外的结果存储器的每个其它单元都用1到m的数字连续编码。这意味着另外的结果存储器的每个单元一方面具有真实的物理其它单元位置，另一方面具有无需与真实的其它单元位置相同的逻辑单元位置。另外的结果存储器可以实施为(另外的)移位寄存器(SRB)。
Inf1结果存储器(ES)或移位寄存器(SR)中的第一个缓存信息。
Infj结果存储器(ES)或移位寄存器(SR)中的第j个缓存信息。
Infn结果存储器(ES)或移位寄存器(SR)中的第n个缓存信息。
Inf1B在另外的结果存储器(ESB)或另外的移位寄存器(SRB)中的第一个另外的缓存信息。
InfjB在另外的结果存储器(ESB)或另外的移位寄存器(SRB)中的第j个另外的缓存信息。
InfmB在另外的结果存储器(ESB)或另外的移位寄存器(SRB)中的第m个另外的缓存信息。
MSG消息，其由作为监视器(WDG)一部分的第一激励装置(QSTM)发送到处理器(PC)，然后应当由所述处理器用应答(ANS)在指定的时段(b)以及以期望的内容以及正确的数量来应答它，然后这可以通过监视器(WDG)进行检查。
n结果存储器(ES)或移位寄存器(SR)所包含的缓存信息(Inf1到Infn)的数量。
NO计数值。其在这里示例性地说明被评估为正确并且存储在结果存储器中的“正确”评估的计数。
m另外的结果存储器(ESB)或另外的移位寄存器(SRB)所包含的(另外的)缓存信息(Inf1B到InfmB)的数量。
PC处理器
p1第一结果存储器单元的第一个结果存储器位置或第一移位寄存器单元的第一个移位寄存器位置。
pj第j结果存储器单元的第j个结果存储器位置或第j移位寄存器单元的第j个移位寄存器位置。
pn第n结果存储器单元的第n个结果存储器位置第n移位寄存器单元的第n个移位寄存器位置。
p1B另外的结果存储器的第一结果存储器单元的第一个结果存储器位置或另外的移位寄存器的第一移位寄存器单元的第一个移位寄存器位置。
pjB第j结果存储器单元的第j个结果存储器位置或第j移位寄存器单元的第j个移位寄存器位置。
pmB第m结果存储器单元的第m个结果存储器位置或第m移位寄存器单元的第m个移位寄存器位置。
q相继的预确定的接收时段(b)的数量，在其结束之后结果存储器(ES)或移位寄存器(SR)的评估内容至少以该结果存储器(ES)或移位寄存器(SR)中的缓存信息(Inf1到Infn)的第一分量的形式被设置为对应于“正确”或“不正确”的值，这对应于结果存储器(ES)或移位寄存器(SR)的复位操作。优选地，将整个结果存储器(ES)或整个移位寄存器(SR)复位。
P1到P26时间段
QSTM第一激励装置(QSTM)。第一激励装置是监视器(WDG)的一部分。其发送监视器(WDG)的消息(MSG)到处理器(PC)，所述处理器然后应当用应答(ANS)在正确的时刻并具有期望的内容以及正确的数量对所述消息进行反应，然后这可以由监视器(WDG)检查。
RES控制信号，其可以改变处理器(PC)的状态。典型地，这是强制地将处理器(PC)置于预定义状态中的复位信号，或是促使处理器(PC)中断当前程序实施并实施预定义的程序部分的中断信号。
SC系统组件
SR移位寄存器，其是监视器(WDG)的一部分并且包括移位寄存器单元。移位寄存器的每个移位寄存器单元用从1到n的数字连续编号。这意味着每个移位寄存器单元一方面具有真实的物理移位寄存器单元位置，另一方面具有不必与真实的移位寄存器单元位置相同的逻辑移位寄存器单元位置。在本发明的含义下，移位寄存器属于概念“结果存储器”(ES)。
SRB另外的移位寄存器，其是监视器(WDG)的一部分并且包括(另外的)移位寄存器单元。另外的移位寄存器的每个(另外的)移位寄存器单元用从1到m的数字连续编号。这意味着每个另外的移位寄存器单元一方面具有真实的(另外的)物理移位寄存器单元位置，另一方面具有不必与真实的(另外的)物理移位寄存器单元位置相同的(另外的)逻辑移位寄存器单元位置。在本发明的含义下，另外的移位寄存器属于概念“另外的结果存储器”(ESB)。
VAL第二评估装置，其是监视器(WD)的一部分。第二评估装置评估缓存在结果存储器(ES)或移位寄存器(SR)中的n个信息(Inf1到Infn)。在此，第二评估装置必要时也可以产生一个以上的评估。例如可以确定结果存储器(ES)的结果存储器单元中或移位寄存器(SR)的移位寄存器单元中的“正确”信息的数量并与阈值进行比较。如果该数量低于阈值，则例如可以设置控制信号(RES)或别的用于影响处理器(PC)或其部分或其它系统组件(SC)的对应信号。作为另外的评估的结果，还可以产生其它信号，例如在结果存储器(ES)的结果存储器单元或在移位寄存器(SR)的移位寄存器单元中的确定模式就基于所述其它信号。
VALB另外的第二评估装置，其是监视器(WD)的一部分。另外的第二评估装置评估缓存在另外的移位寄存器(SRB)中的m个其它信息(Inf1B到InfmB)。在此，评估装置可以产生多于一个评估。例如可以确定另外的结果存储器(ESB)的(另外的)结果存储器单元中或另外的移位寄存器(SRB)的(另外的)移位寄存器单元中的“正确”信息的另外的数量并与另外的阈值进行比较。如果该另外的数量低于所述另外的阈值，则例如可以设置控制信号(RES)或另外的对应信号用于影响处理器(PC)或其部分或其它系统组件(SC)。作为(另外的)评估的结果，还可以产生另外的信号，例如在另外的结果存储器(ESB)的(另外的)结果存储器单元或在另外的移位寄存器(SRB)的(另外的)移位寄存器单元中的确定模式就基于所述另外的信号。
WD窗口信号。在示例中1电平应当意味着不期望应答(ANS)并且在这些时段中具有1电平的处理器(PC)的应答(ANS)被评估为“不正确”而与其内容无关。在具有O信号电平的时段中，优选地以预给定的数量期望应答(ANS)。如果应答的内容是正确的，即对应于可预先确定的内容，则所述应答将被评估为“正确”。如果有必要，应答(ANS)的数量不同也可以导致“不正确”评估。
WDG监视器
WRN监视器(WDG)给处理器(PC)的第一报警信号。
WRN2监视器(WDG)给处理器(PC)的第二报警信号。

Claims (42)

1.一种用于借助监视器(WDG)监视处理器(PC)的方法，所述监视器具有：时钟发生器(CTR)；包含n个结果存储器单元的结果存储器(ES)，其中n是大于1的正整数；用于将消息(MSG)从所述监视器(WDG)发送到所述处理器(PC)的第一激励装置(QSTM)；以及用于评估所述处理器(PC)的应答的第一评估装置(AVAL)，所述应答是所述处理器应所述监视器(WDG)的消息(MSG)而发送到所述监视器(WDG)的，其中在该方法中
-将n个信息(Inf1到Infn)缓存在所述结果存储器(ES)的n个结果存储器单元中，其中n个缓存信息(Inf1到Infn)从1到n连续编号，其中向n个缓存信息(Inf1到Infn)中的每个分配从1到n连续编号的n个结果存储器位置中的一个结果存储器位置，以及其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，
-由所述监视器(WDG)向所述处理器(PC)发送可能涉及所述处理器(PC)本身和另外的系统组件(SC)的消息(MSG)，
-由所述处理器(PC)根据这些消息(MSG)向所述监视器(WDG)发送应答(ANS)，
-所述监视器(WDG)借助于所述第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，
则应答(ANS)是“正确”的，以及
-其中
--如果应答(ANS)的内容不与至少一个可能的期望内容一致，或者
--如果所述监视器(WDG)未在所述预确定的接收时段(b)内接收到所述应答(ANS)，
则应答(ANS)是“不正确”的，以及
-在每次接收到所述处理器(PC)的应答(ANS)时在所述结果存储器(ES)中
--从该结果存储器(ES)中删除所述结果存储器(ES)的结果存储器单元中的第j个结果存储器位置上的缓存信息(例如Infj)，其中1≤j≤n，
--将剩余的[n-1]个缓存信息(Infk)分别从相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到别的结果存储器位置(pk'，其中k'≠k且1≤k'≤n)，其中l≤k≤n且k≠j，以及
--至少将对所述处理器(PC)的接收到的应答(ANS)的评估的结果根据针对“正确”或“不正确”的值而用作结果存储器位置上的第j'个缓存信息(例如Infj')的至少新的第一分量，剩余的(n-1)个缓存信息(Inf1到Infn)中没有信息被移位到所述结果存储器位置中。
2.根据权利要求1所述的方法，其特征在于，
所述处理器(PC)具有第二评估装置(VAL)用于评估结果存储器(ES)的缓存信息(Inf1到Infn)，其中所述第二评估装置(VAL)根据所述结果存储器(ES)的结果存储器单元中的n个缓存信息(Inf1到Infn)中的缓存信息产生至少一个控制信号(RES)，该至少一个控制信号能够改变所述处理器(PC)的状态，或产生从中推导出这样的控制信号(RES)的信号。
3.根据权利要求1或2所述的方法，其特征在于作为所述处理器(PC)的待监视系统组件(SC)。
4.根据权利要求1至3之一所述的方法，其特征在于，
-由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为用于接收第一应答(ANS)的时段，以及
-由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为用于接收第二应答(ANS2)的时段，
-其中所述预确定的第一接收时段(b1)和预确定的第二接收时段(b2)是不同的，以及彼此重叠或不重叠，
-其中所述预确定的第一接收时段(b1)对所述第二应答(ANS2)的评估没有作用，以及
-其中所述预确定的第二接收时段(b2)对所述第一应答(ANS1)的评估没有作用。
5.根据权利要求1至4之一所述的方法，其特征在于，
-所述监视器(WDG)借助于所述第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中当附加地以下情况成立时，应答(ANS)是“正确”的：
--即由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的预给定最大数量或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，以及
-其中当替换地以下情况成立时，应答(ANS)是“不正确”的：
--即由监视器(WDG)在相应预确定的接收时段(b)内接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量或低于待接收应答(ANS)的预给定最小数量。
6.根据权利要求1至5之一所述的方法，其特征在于，通过所述监视器(WDG)的第一评估装置(AVAL)对所述处理器(PC)的所述应答(ANS)的评估附加地取决于所述结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
7.根据权利要求1至6之一所述的方法，其特征在于，通过所述监视器(WDG)的第一评估装置(AVAL)对所述处理器(PC)的所述应答(ANS)的评估附加地取决于所述结果存储器(ES)的所述缓存信息(Infj到Infn)。
8.根据权利要求1所述的方法，其特征在于，所述处理器(PC)具有第二评估装置(VAL)，其中所述第二评估装置(VAL)根据所述结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及其中除了所述第一信息分量之外，所述结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括所述第二评估装置(VAL)的缓存的另外的评估作为其它信息分量。
9.根据前述权利要求中的一个或多个所述的方法，其特征在于，所述监视器(WDG)附加地设置有
-第二评估装置(VAL)，用于评估所述结果存储器(ES)的n个缓存信息(Inf1到Infn)中至少两个，
-至少一个另外的结果存储器(ESB)，具有用于存储m个另外的缓存信息(Inf1B到InfmB)的m个结果存储器单元，其中m为大于1的正整数，以及
-另外的评估装置(VALB)，用于评估所述另外的缓存信息(Inf1B到InfmB)，
-其中所述m个另外的缓存信息(Inf1B到InfmB)从1到m连续编号，
-其中向所述m个另外的缓存信息(Inf1B到InfmB)中的每个分配另外的结果存储器(ESB)的从1到m连续编号的m个结果存储器位置中的一个结果存储器位置，
-其中所述m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量，
-其中在另外的结果存储器(ESB)中在每次接收到所述处理器(PC)的应答时
--从该另外的结果存储器(ESB)中删除所述另外的结果存储器(ESB)的结果存储器单元中的第j个另外的逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，
--将[m-1]个缓存信息(InfkB)中的每一个从所述另外的结果存储器(ESB)相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到所述另外的结果存储器(ESB)的别的结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m并且k≠j，和
--至少将第二评估装置(VAL)的另外的评估的结果用作所述另外的结果存储器(ESB)的结果存储器位置上的第j'个另外的缓存信息(Infj'B)的至少新的第一分量或者作为新的第j'个另外的缓存信息(Infj'B)，剩余的[m-1]个另外的缓存信息中没有信息被移位到所述结果存储器位置中，以及
-其中所述另外的评估装置(VALB)根据所述另外的结果存储器(ESB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态，或产生从中推导出这种控制信号(RES)的信号。
10.根据权利要求8或9所述的方法，其特征在于，所述第二评估装置(VAL)根据预确定模式的出现在所述结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下附加地产生至少一个第二另外的评估。
11.根据权利要求8至10之一所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
12.根据权利要求8至11之一所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
13.根据前述权利要求中的一个或多个所述的方法，其特征在于，所述监视器(WDG)附加地设置有
-第二评估装置(VAL)，用于评估所述结果存储器(ES)的n个缓存信息(Inf1到Infn)，
-至少一个另外的结果存储器(ESB)，具有用于存储m个另外的缓存信息(Inf1B到InfmB)的m个结果存储器单元，其中m为大于1的正整数，以及
-另外的评估装置(VALB)，用于评估所述另外的缓存信息(Inf1B到InfmB)，
-其中所述m个另外的缓存信息(Inf1B到InfmB)从1到m连续编号，
-其中向所述m个另外的缓存信息(Inf1B到InfmB)中的每个分配另外的结果存储器(ESB)的从1到m连续编号的m个结果存储器位置中的一个结果存储器位置，
-其中所述m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量，
-其中在另外的结果存储器(ESB)中在每次接收到所述处理器(PC)的应答时
--从该另外的结果存储器(ESB)中删除所述另外的结果存储器(ESB)的结果存储器单元中的第j个结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，
--将[m-1]个缓存信息(InfkB)中的每一个从所述另外的结果存储器(ESB)相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到所述另外的结果存储器(ESB)的别的结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m和k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作所述另外的结果存储器(ESB)的结果存储器位置上的第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者用作新的第j'个另外的缓存信息(Infj'B)，剩余的[m-1]个另外的缓存信息中没有信息被移位到所述结果存储器位置中，以及
-其中所述另外的评估装置(VALB)根据所述另外的结果存储器(ESB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态，或产生从中推导出这种控制信号(RES)的信号。
14.根据前述权利要求中的一个或多个所述的方法，其特征在于，所述监视器(WDG)附加地设置有
-第二评估装置(VAL)，用于评估所述结果存储器(ES)的n个缓存信息(Inf1到Infn)，
-至少一个另外的结果存储器(ESB)，具有用于存储m个另外的缓存信息(Inf1B到InfmB)的m个结果存储器单元，其中m为大于1的正整数，以及
-另外的评估装置(VALB)，用于评估所述另外的缓存信息(Inf1B到InfmB)，
-其中所述m个另外的缓存信息(Inf1B到InfmB)从1到m连续编号，
-其中向所述m个另外的缓存信息(Inf1B到InfmB)中的每个分配另外的结果存储器(ESB)的从1到m连续编号的m个结果存储器位置中的一个结果存储器位置，
-其中所述m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量，
-其中在另外的结果存储器(ESB)中在预定的数量q个相继接收时段(b)结束之后
--从该另外的结果存储器(ESB)中删除所述另外的结果存储器(ESB)的结果存储器单元中的第j个逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，
--将[m-1]个缓存信息(InfkB)中的每一个从所述另外的结果存储器(ESB)相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到所述另外的结果存储器(ESB)的别的结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m和k≠j，和
--根据在所述预确定的数量q个相继接收时段(b)结束之后接收到的一个或多个应答(ANS)，至少将第二评估装置(VAL)的另外的评估的结果用作所述另外的结果存储器(ESB)的结果存储器位置上的第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述结果存储器位置中，以及
-其中所述另外的评估装置(VALB)根据所述另外的结果存储器(ESB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
15.根据权利要求14所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
16.根据权利要求14所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
17.一种用于借助监视器(WDG)监视处理器(PC)的方法，所述监视器具有：时钟发生器(CTR)；包含n个结果存储器单元的结果存储器(ES)，其中n是大于1的正整数；用于将消息(MSG)从所述监视器(WDG)发送到所述处理器(PC)的第一激励装置(QSTM)；以及用于评估所述处理器(PC)的应答的第一评估装置(AVAL)，所述应答是所述处理器应所述监视器(WDG)的消息(MSG)而发送到所述监视器(WDG)的，其中在该方法中
-将n个信息(Inf1到Infn)缓存到所述结果存储器(ES)的n个结果存储器单元中，其中n个缓存信息(Inf1到Infn)从1到n连续编号，其中向n个缓存信息(Inf1到Infn)中的每个分配n个结果存储器位置中的一个结果存储器位置，以及其中n个缓存信息(Inf1到Infn)中的每个具有至少一个第一信息分量，
-由所述监视器(WDG)向所述处理器(PC)发送可能涉及所述处理器(PC)本身和其它系统组件(SC)的消息(MSG)，
-由所述处理器(PC)根据这些消息(MSG)向所述监视器(WDG)发送应答(ANS)，
-所述监视器(WDG)借助于所述第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，
则应答(ANS)是“正确”的，以及
-其中
--如果应答(ANS)的内容不与至少一个可能的期望内容一致，或者
--如果所述监视器(WDG)未在所述预确定的接收时段(b)内接收到所述应答(ANS)，
则应答(ANS)是“不正确”的，以及
-所述结果存储器(ES)在预确定的接收时段(b)结束之后或者在每个预确定的接收时段(b)结束之后或者在多个预确定的接收时段(b)结束之后
--从该结果存储器(ES)中删除所述结果存储器(ES)的结果存储器单元中的第j个结果存储器位置上的缓存信息(例如Infj)，其中1≤j≤n，
--将剩余的[n-1]个缓存信息(Infk)分别从相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到别的结果存储器位置(pk'，其中k'≠k且1≤k'≤n)，其中l≤k≤n且k≠j，和
--至少将对在一个或多个所述接收时段(b)的所述结束之前接收到的、所述处理器(PC)的一个或多个应答(ANS)的评估的结果根据针对“正确”或“不正确”的值而用作在结果存储器位置上的第j'个缓存信息(例如Infj')的至少新的第一分量，剩余的(n-1)个缓存信息(Inf1到Infn)中没有信息被移位到所述结果存储器位置中。
18.根据权利要求17所述的方法，其特征在于，
所述处理器(PC)具有第二评估装置(VAL)用于评估结果存储器(ES)的缓存信息(Inf1到Infn)，其中所述第二评估装置(VAL)根据所述结果存储器(ES)的结果存储器单元中的n个缓存信息(Inf1到Infn)中的缓存信息产生至少一个控制信号(RES)，该至少一个控制信号能够改变所述处理器(PC)的状态，或产生从中推导出这样的控制信号(RES)的信号。
19.根据权利要求17或18所述的方法，其特征在于作为所述处理器(PC)的部分的待监视系统组件(SC)。
20.根据权利要求17至19之一所述的方法，其特征在于，
-由所述第一评估装置(AVAL)向第一期望的应答(ANS1)分配预确定的第一接收时段(b1)作为用于接收该第一应答(ANS)的时段，以及
-由所述第一评估装置(AVAL)向第二期望的应答(ANS2)分配预确定的第二接收时段(b2)作为用于接收该第二应答(ANS2)的时段，
-其中预定的第一接收时段(b1)和预确定的第二接收时段(b2)是不同的，并且彼此重叠或不重叠，以及
-其中所述预确定的第一接收时段(b1)对所述第二应答(ANS2)的评估没有作用，以及
-其中所述预确定的第二接收时段(b2)对所述第一应答(ANS1)的评估没有作用。
21.根据权利要求17至20之一所述的方法，其特征在于，
-所述监视器(WDG)借助于所述第一评估装置(AVAL)将所述处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中当附加地以下情况成立时，则应答(ANS)是“正确”的，
--即由监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量不超过待接收应答(ANS)的预给定最大数量或者在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，以及
-其中当替换地以下情况成立时，应答(ANS)是“不正确”的，
--即由监视器(WDG)在相应预确定的接收时段(b)内接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量或低于待接收应答(ANS)的预给定最小数量。
22.根据权利要求17至21之一所述的方法，其特征在于，通过所述监视器(WDG)的第一评估装置(AVAL)对所述处理器(PC)的所述应答(ANS)的评估附加地取决于所述结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)。
23.根据权利要求17至22之一所述的方法，其特征在于，通过所述监视器(WDG)的第一评估装置(AVAL)对所述处理器(PC)的所述应答(ANS)的评估附加地取决于所述结果存储器(ES)的所述缓存信息(Infj到Infn)。
24.根据权利要求17所述的方法，其特征在于，所述处理器(PC)具有第二评估装置(VAL)，其中所述第二评估装置(VAL)根据所述结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及其中除了所述第一信息分量之外，所述结果存储器(ES)的缓存信息(Infj到Infn)中的至少一个缓存信息(Infj)附加地包括所述第二评估装置(VAL)的缓存的另外的评估作为其它信息分量。
25.根据前述权利要求中的一个或多个所述的方法，其特征在于，所述监视器(WDG)附加地设置有
-第二评估装置(VAL)，用于评估所述结果存储器(ES)的n个缓存信息(Inf1到Infn)中至少两个，
-至少一个另外的结果存储器(ESB)，具有用于存储m个另外的待缓存信息(Inf1B到InfmB)的m个结果存储器单元，其中m为大于1的正整数，以及
-另外的评估装置(VALB)，用于评估所述另外的缓存信息(Inf1B到InfmB)，
-其中所述m个另外的缓存信息(Inf1B到InfmB)从1到m连续编号，
-其中向所述m个另外的缓存信息(Inf1B到InfmB)中的每个分配另外的结果存储器(ESB)的从1到m连续编号的m个结果存储器位置中的一个结果存储器位置，
-其中所述m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量，
-其中在另外的结果存储器(ESB)中在每次接收到所述处理器(PC)的应答时
--从该另外的结果存储器(ESB)中删除所述另外的结果存储器(ESB)的结果存储器单元中的第j个结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，
--将[m-1]个缓存信息(InfkB)中的每一个从所述另外的结果存储器(ESB)相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到所述另外的结果存储器(ESB)的别的结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m和k≠j，以及
--至少将第二评估装置(VAL)的另外的评估的结果用作所述另外的结果存储器(ESB)的结果存储器位置上的第j'个另外的缓存信息(Infj'B)的至少新的第一分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的[m-1]个另外的缓存信息中没有信息被移位到所述结果存储器位置中，以及
-其中所述另外的评估装置(VALB)根据所述另外的结果存储器(ESB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态，或产生从中推导出这种控制信号(RES)的信号。
26.根据权利要求17至24之一所述的方法，其特征在于，所述监视器(WDG)附加地具有第二评估装置(VAL)，其根据预确定模式的出现在所述结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个信息分量下附加地产生第二另外的评估。
27.根据权利要求17至26之一所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“不正确”的值。
28.根据权利要求17至26之一所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在预确定的接收时段(b)结束时被设置为对应于“正确”的值。
29.根据权利要求17至23之一所述的方法，其特征在于，所述监视器(WDG)附加地设置有
-第二评估装置(VAL)，用于评估所述结果存储器(ES)的n个缓存信息(Inf1到Infn)，
-至少一个另外的结果存储器(ESB)，具有用于存储m个另外的待缓存信息(Inf1B到InfmB)的m个结果存储器单元，其中m为大于1的正整数，以及
-另外的评估装置(VALB)，用于评估所述另外的缓存信息(Inf1B到InfmB)，
-其中所述m个另外的缓存信息(Inf1B到InfmB)从1到m连续编号，
-其中向所述m个另外的缓存信息(Inf1B到InfmB)中的每个分配另外的结果存储器(ESB)的从1到m连续编号的m个结果存储器位置中的一个结果存储器位置，
-其中所述m个另外的缓存信息(Inf1B到InfmB)中的每个具有至少一个第一信息分量，
-其中在另外的结果存储器(ESB)中在接收时段(b)结束之后或者在每个接收时段(b)结束之后或者在预确定的数量q个相继接收时段(b)结束之后
--从该另外的结果存储器(ESB)中删除所述另外的结果存储器(ESB)的结果存储器单元中的第j个逻辑结果存储器位置上的第j个另外的缓存信息(InfjB)，其中l≤j≤m，
--将[m-1]个缓存信息(InfkB)中的每一个从所述另外的结果存储器(ESB)相应的第k个结果存储器位置(pk，其中1≤k≤m且k≠j)移位到所述另外的结果存储器(ESB)的别的结果存储器位置(pk'，其中k'≠k且1≤k'≤m)，其中l≤k≤m和k≠j，和
--根据到一个或多个所述接收时段(b)的所述结束止所接收的一个或多个应答，至少将第二评估装置(VAL)的另外的评估的结果用作所述另外的结果存储器(ESB)的结果存储器位置上的第j'个另外的缓存信息(Infj'B)的至少新的第一信息分量或者新的第j'个另外的缓存信息(Infj'B)，剩余的(m-1)个另外的缓存信息中没有信息被移位到所述结果存储器位置中，以及
-其中所述另外的评估装置(VALB)根据所述另外的结果存储器(ESB)的m个另外的缓存信息(Inf1B到InfmB)中的另外的缓存信息产生控制信号(RES)，该控制信号能够改变处理器(PC)的状态。
30.根据权利要求29所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“不正确”的值。
31.根据权利要求29所述的方法，其特征在于，所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在数量q个相继接收时段(b)结束之后被设置为对应于“正确”的值。
32.根据前述权利要求之一所述的方法，其特征在于，所述监视器(WDG)具有作为结果存储器(ES)以及如果有的话作为另外的结果存储器(ESB)的移位寄存器(SR)或另外的移位寄存器(SRB)。
33.一种用于借助监视器(WDG)监视处理器(PC)的方法，所述监视器具有：时钟发生器(CTR)；包含n个结果存储器单元的结果存储器(ES)，其中n是大于1的正整数；用于将消息(MSG)从所述监视器(WDG)发送到所述处理器(PC)的第一激励装置(QSTM)，以及用于评估所述处理器(PC)的应答的第一评估装置(AVAL)；所述应答是所述处理器应所述监视器(WDG)的消息(MSG)而发送到所述监视器(WDG)的，所述方法具有以下步骤：
-由所述时钟发生器(CTR)预给定所述处理器(PC)对所述监视器(WDG)的应答(ANS)的接收时段(b)；
-由所述监视器(WDG)向所述处理器(PC)发送具有可能涉及所述处理器(PC)本身和/或另外的系统组件(SC)的内容的一个或多个消息(MSG)；
-由所述处理器(PC)至少根据这些消息(MSG)之一的内容以对所述监视器(WDG)的应答(ASW)的形式对所述消息(MSG)做出应答，
-为了产生评估结果，所述监视器(WDG)将所述处理器(PC)对所述监视器(WDG)的至少一个应答(ANS)评估为“正确”或“不正确”，
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容一致，以及
--如果由所述监视器(WDG)在预确定的接收时段(b)内接收到所述应答(ANS)，
则应答(ANS)是“正确”的，以及
-其中
--如果应答(ANS)的内容与至少一个可能的期望内容不一致，和/或
--如果所述监视器(WDG)未在所述预确定的接收时段(b)内接收到所述应答(ANS)，
则应答(ANS)是“不正确”的，
-改变结果存储器(ES)的内容，所述结果存储器(ES)具有n个缓存信息(Inf1到Infn)，n个缓存信息中的每个缓存信息具有至少一个第一信息分量并且n个缓存信息中的每个缓存信息被分配了结果存储器位置，其中n是大于1的整数，其中所述改变
--时间上在由所述监视器(WDG)接收到应答(ASW)之后、或者
--时间上在指定的接收时段(b)结束之后
进行，
所述改变通过的方式是：
-删除n个信息(Inf1到Infn)中的至少一个缓存信息(Infk)，以及
-改变结果存储器(ES)中n个信息(Inf1到Infn)中的至少一个缓存信息(Infj)的至少一个逻辑结果存储器位置，以及
-将至少一个接收到的应答(ANS)的评估结果用作所述结果存储器(ES)中的新缓存信息(Infl)的新的第一信息分量。
34.根据权利要求33所述的方法，其特征在于，所述监视器(WDG)具有第二评估装置(VAL)，用于评估所述结果存储器(ES)的缓存信息(Inf1到Infn)，其中该方法具有以下附加步骤：
-由第二评估装置(VAL)通过根据所述缓存信息(Inf1到Infn)中的至少一个缓存信息(Inf1到Infn)产生评估结果而评估所述结果存储器(ES)的缓存信息(Inf1到Infn)，以及
-根据所述评估结果产生至少一个控制信号(RES)，该至少一个控制信号能够改变处理器(PC)的状态，或产生从中推导出这样的控制信号(RES)的信号。
35.根据权利要求33或34所述的方法，其特征在于以下附加步骤：
-根据第一期望的应答(ANS1)设定第一预确定的接收时段(b1)，以用作在由所述监视器(WDG)评估所述处理器(PC)的该第一应答(ANS1)时的预定接收时间段(b)；以及
-根据第二期望的应答(ANS2)设定第二预确定的接收时段(b2)，以用作在由所述监视器(WDG)评估所述处理器(PC)的该第二应答(ANS2)时的第二预确定接收时间段(b)；
-其中所述第一预确定接收时间段(b1)和所述第二预定接收时间(b2)彼此重叠或不重叠，并且
-其中所述第一预确定的接收时段(b1)在评估第二应答(ANS2)时没有作用，以及所述第二预确定的接收时段(b2)在评估第一应答(ANS1)时没有作用。
36.根据权利要求33至35之一所述的方法，包括以下修改的步骤：
-将所述处理器(PC)的应答(ANS)评估为“正确”或“不正确”，
-其中现在应答(ANS)仅在附加地以下情况成立时才是“正确”的：
--即由所述监视器(WDG)在预确定的接收时段(b)内接收的应答(ANS)除以接收的应答(ANS)的数量也不超过待接收应答(ANS)的预给定最大数量或者附加地也在预确定的接收时段(b)结束时不低于待接收应答(ANS)的预给定最小数量，以及
-其中现在应答(ANS)在替换地以下情况成立时是“不正确”的，
--即由所述监视器(WDG)在预确定的接收时段(b)内接收到的应答(ANS)除以接收到的应答(ANS)的数量超过待接收应答(ANS)的预给定最大数量或在预确定的接收时段(b)结束时低于待接收应答(ANS)的预给定最小数量。
37.根据权利要求33至36之一所述的方法，包括以下修改的步骤：
-除了取决于对所述处理器(PC)给所述监视器(WDG)的应答(ANS)的评估之外，对所述处理器(PC)的所述应答(ANS)的评估附加地取决于所述结果存储器(ES)的缓存信息(Infj到Infn)中的一个缓存信息(Infj)的至少一个信息分量。
38.根据权利要求33至37之一所述的方法，包括以下修改的步骤：
-除了取决于对所述处理器(PC)给所述监视器(WDG)的应答(ANS)的评估之外，对所述处理器的所述应答(ANS)的评估附加地取决于所述结果存储器(ES)的缓存信息(Infj到Infn)。
39.根据权利要求33至38之一所述的方法，包括以下附加步骤：
-由第二评估装置(VAL)根据所述结果存储器(ES)的缓存信息(Inf1到Infn)中的至少一个缓存信息(Infj)附加地产生至少一个另外的评估，以及
-将所述另外的评估存储为所述结果存储器(ES)的缓存信息(Infj到Infn)中的一个缓存信息(Infj)的其它信息分量。
40.根据权利要求33至39之一所述的方法，包括附加步骤：
-根据预确定模式的出现在所述结果存储器(ES)的缓存信息(Inf1到Infn)中的至少两个不同缓存信息(Infj，Infk，其中l≤j≤n且l≤k≤n且j≠k)的分别至少一个分量下产生第二另外的评估。
41.根据权利要求33至40之一所述的方法，包括附加步骤：
-将所述结果存储器(ES)的缓存信息(Inf1到Infn)的第一信息分量在所述预确定的接收时段(b)结束时全部设置为对应于“不正确”的值或全部设置为对应于“正确”的值。
42.根据权利要求33至41之一所述的方法，其特征在于附加步骤：
-评估所述结果存储器(ES)的缓存信息(Inf1到Infn)以产生另外的评估结果，以及
-改变第二结果存储器(ESB)的内容，所述第二结果存储器(ESB)具有m个另外的缓存信息(Inf1B到InfmB)，另外的缓存信息具有第一信息分量和必要时的其它信息分量，其中m是大于1的整数，以及m个另外的缓存信息
--分别具有结果存储器位置，
--所述改变时间上在由监视器(WDG)接收到应答(ASW)之后、或者
--时间上在指定的接收时段(b)结束之后，
所述改变通过的方式是：
--删除所述另外的结果存储器(ESB)中m个信息(Inf1B到InfmB)中的至少一个另外的缓存信息(Infk)，以及
--改变所述另外的结果存储器(ESB)中m个另外的缓存信息(Inf1B到InfmB)中的至少一个另外的缓存信息(InfjB)的至少一个逻辑结果存储器位置，以及
--将所述另外的评估结果用作所述另外的结果存储器(ESB)中的新的另外的缓存信息(Infl)的新的第一信息分量，
-评估m个另外的缓存信息(Inf1B到InfmB)中的至少两个另外的缓存信息，以及
-根据该评估结果产生至少一个控制信号(RES)和/或至少一个另外的控制信号(WRN，WRN2)，该控制信号能够改变处理器(PC)的状态。
CN201780057263.8A 2016-09-19 2017-09-19 用于监视处理器的监视器 Active CN109716301B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
DE102016117566.8A DE102016117566B3 (de) 2016-09-19 2016-09-19 Watchdog mit Mustererkennung für wiederkehrende Lastsituationen mit einem empfangsgesteuerten Schieberegister
DE102016117567.6 2016-09-19
DE102016117571.4 2016-09-19
DE102016117571.4A DE102016117571B3 (de) 2016-09-19 2016-09-19 Watchdog mit Mustererkennung für wiederkehrende Lastsituationen und mit einem Empfangszeitraum gesteuerten Zwischenspeicher
DE102016117566.8 2016-09-19
DE102016117569.2 2016-09-19
DE102016117567.6A DE102016117567B3 (de) 2016-09-19 2016-09-19 Watchdog mit Mustererkennung für wiederkehrende Lastsituationen mit einem empfangsgesteuerten Zwischenspeicher
DE102016117568.4A DE102016117568B3 (de) 2016-09-19 2016-09-19 Verfahren zum Betrieb eines Watchdog umfassend eine Mustererkennung für wiederkehrende Lastsituationen
DE102016117568.4 2016-09-19
DE102016117569.2A DE102016117569B3 (de) 2016-09-19 2016-09-19 Watchdog mit Mustererkennung für wiederkehrende Lastsituationen und mit einem Empfangszeitraum gesteuerten Schieberegister
PCT/EP2017/073589 WO2018050908A1 (de) 2016-09-19 2017-09-19 Watchdog zur überwachung eines prozessors

Publications (2)

Publication Number Publication Date
CN109716301A true CN109716301A (zh) 2019-05-03
CN109716301B CN109716301B (zh) 2022-06-24

Family

ID=59974402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780057263.8A Active CN109716301B (zh) 2016-09-19 2017-09-19 用于监视处理器的监视器

Country Status (5)

Country Link
US (1) US10678620B2 (zh)
EP (3) EP3627324B1 (zh)
KR (1) KR102376265B1 (zh)
CN (1) CN109716301B (zh)
WO (1) WO2018050908A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110377479A (zh) * 2019-05-24 2019-10-25 平安普惠企业管理有限公司 日志文件的敏感字段监测方法、装置和计算机设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3761179B1 (de) 2019-07-05 2023-10-11 Elmos Semiconductor SE Verfahren zur überprüfung der funktion eines prozessors durch einen watchdog
US11175978B2 (en) * 2019-07-31 2021-11-16 International Business Machines Corporation Detection of an error generated within an electronic device
DE102023105200A1 (de) 2023-03-02 2024-09-05 Ifm Electronic Gmbh Watchdog-Baustein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492325A (zh) * 2002-08-03 2004-04-28 罗伯特―博希股份公司 监视微处理器的方法和具有微处理器的电路装置
US7671627B1 (en) * 2007-04-23 2010-03-02 Iowa State University Research Foundation, Inc. Superscale processor performance enhancement through reliable dynamic clock frequency tuning
WO2011072662A1 (de) * 2009-12-18 2011-06-23 Conti Temic Microelectronic Gmbh Überwachungsrechner in einem steuergerät
CN104025095A (zh) * 2011-10-05 2014-09-03 奥普唐公司 用于监视和/或生成动态环境的方法、装置和系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594685A (en) 1983-06-24 1986-06-10 General Signal Corporation Watchdog timer
US4744083A (en) 1984-09-14 1988-05-10 Geostar Corporation Satellite-based position determining and message transfer system with monitoring of link quality
DE4234910A1 (de) 1992-10-16 1994-04-21 Vdo Schindling Schaltungsanordnung zur Überwachung eines Prozessors
JP3136088B2 (ja) * 1996-02-22 2001-02-19 シャープ株式会社 データ処理装置及びデータ処理方法
DE10056408C1 (de) * 2000-11-14 2002-03-07 Bosch Gmbh Robert Vorrichtung zur Überwachung eines Prozessors
JP2004259137A (ja) 2003-02-27 2004-09-16 Denso Corp 電子制御装置
JP4483720B2 (ja) 2005-06-23 2010-06-16 株式会社デンソー 電子制御装置
JP5739290B2 (ja) * 2011-09-14 2015-06-24 株式会社ケーヒン 電子制御装置
JP6379905B2 (ja) * 2014-09-16 2018-08-29 富士通株式会社 制御装置および制御方法
DE102016117568B3 (de) 2016-09-19 2017-11-16 Elmos Semiconductor Aktiengesellschaft Verfahren zum Betrieb eines Watchdog umfassend eine Mustererkennung für wiederkehrende Lastsituationen
DE102016117571B3 (de) 2016-09-19 2017-11-16 Elmos Semiconductor Aktiengesellschaft Watchdog mit Mustererkennung für wiederkehrende Lastsituationen und mit einem Empfangszeitraum gesteuerten Zwischenspeicher
DE102016117567B3 (de) 2016-09-19 2017-11-16 Elmos Semiconductor Aktiengesellschaft Watchdog mit Mustererkennung für wiederkehrende Lastsituationen mit einem empfangsgesteuerten Zwischenspeicher
DE102016117566B3 (de) 2016-09-19 2017-11-16 Elmos Semiconductor Aktiengesellschaft Watchdog mit Mustererkennung für wiederkehrende Lastsituationen mit einem empfangsgesteuerten Schieberegister
DE102016117569B3 (de) 2016-09-19 2017-11-16 Elmos Semiconductor Aktiengesellschaft Watchdog mit Mustererkennung für wiederkehrende Lastsituationen und mit einem Empfangszeitraum gesteuerten Schieberegister

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492325A (zh) * 2002-08-03 2004-04-28 罗伯特―博希股份公司 监视微处理器的方法和具有微处理器的电路装置
US7671627B1 (en) * 2007-04-23 2010-03-02 Iowa State University Research Foundation, Inc. Superscale processor performance enhancement through reliable dynamic clock frequency tuning
WO2011072662A1 (de) * 2009-12-18 2011-06-23 Conti Temic Microelectronic Gmbh Überwachungsrechner in einem steuergerät
CN104025095A (zh) * 2011-10-05 2014-09-03 奥普唐公司 用于监视和/或生成动态环境的方法、装置和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110377479A (zh) * 2019-05-24 2019-10-25 平安普惠企业管理有限公司 日志文件的敏感字段监测方法、装置和计算机设备

Also Published As

Publication number Publication date
EP3516519A1 (de) 2019-07-31
EP3516519B1 (de) 2021-10-27
KR20190070921A (ko) 2019-06-21
EP3627324B1 (de) 2021-10-27
KR102376265B1 (ko) 2022-03-18
EP3620923B1 (de) 2022-08-17
US20200125436A1 (en) 2020-04-23
US10678620B2 (en) 2020-06-09
CN109716301B (zh) 2022-06-24
EP3627324A1 (de) 2020-03-25
EP3620923A1 (de) 2020-03-11
WO2018050908A1 (de) 2018-03-22

Similar Documents

Publication Publication Date Title
CN109716301A (zh) 用于监视处理器的监视器
CN108711212A (zh) 投票存证方法、装置及系统
CN109345334A (zh) 一种更改订单信息的方法、装置、电子设备及可读存储介质
CN106681849A (zh) 数据处理方法及装置
Srivastava et al. An approach of optimal path generation using ant colony optimization
CN113360041B (zh) 一种显示方法、装置、电子设备及存储介质
CN108629560A (zh) 任务派发方法、电子设备及存储介质
CN109783215A (zh) 异常任务处理方法及相关装置
CN100570576C (zh) 一种嵌入式系统的测试方法及系统
DE4129272A1 (de) Anti-katastrophenueberwachungssystem und anti-katastrophenueberwachungsverfahren
CN116155767A (zh) 车载can总线的异常检测方法、装置、存储介质及电子设备
CN111582343B (zh) 一种设备故障预测的方法及装置
CN105429733B (zh) 一种信息调度发送方法和装置
DE102016117568B3 (de) Verfahren zum Betrieb eines Watchdog umfassend eine Mustererkennung für wiederkehrende Lastsituationen
DE102016117567B3 (de) Watchdog mit Mustererkennung für wiederkehrende Lastsituationen mit einem empfangsgesteuerten Zwischenspeicher
DE102016117569B3 (de) Watchdog mit Mustererkennung für wiederkehrende Lastsituationen und mit einem Empfangszeitraum gesteuerten Schieberegister
DE102016117566B3 (de) Watchdog mit Mustererkennung für wiederkehrende Lastsituationen mit einem empfangsgesteuerten Schieberegister
DE102016015755B4 (de) Verfahren zum Betrieb eines Watchdog umfassend eine Mustererkennung für wiederkehrende Lastsituationen mit einem zweistufigen Ergebnisspeicher
CN108880993A (zh) 一种语音即时通信方法、系统及移动终端
Lawniczak et al. Decisions and success of heterogeneous population of agents in learning to cross a highway
CN110300009A (zh) 报文的生成方法及相关设备
CN110737570A (zh) 自动化测试行为的训练方法和装置
CN112224217B (zh) 集成控制芯片，环境识别方法和装置，存储介质，车辆
Cilden et al. Abstraction in model based partially observable reinforcement learning using extended sequence trees
CN108449224A (zh) 数据获取方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40006541

Country of ref document: HK

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Borussia Dortmund

Applicant after: Elmers semiconductor Europe

Address before: Borussia Dortmund

Applicant before: ELMOS SEMICONDUCTOR AG

GR01 Patent grant
GR01 Patent grant