CN109714030B - 一种脉冲处理生成方法和装置 - Google Patents
一种脉冲处理生成方法和装置 Download PDFInfo
- Publication number
- CN109714030B CN109714030B CN201811600570.9A CN201811600570A CN109714030B CN 109714030 B CN109714030 B CN 109714030B CN 201811600570 A CN201811600570 A CN 201811600570A CN 109714030 B CN109714030 B CN 109714030B
- Authority
- CN
- China
- Prior art keywords
- module
- pulse signal
- pulse
- external
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种脉冲处理生成方法和装置,通过足够大的过程增益将原本及其不稳定的误差影响降低到足以忽略的程度,使得在工业生产或电机控制中对距离和速度的最小把握精度降到最低,并做到无极调整、无理论限制的分倍频数,实现更高精度的控制效果。
Description
技术领域
本发明涉及脉冲处理技术领域,特别是涉及一种脉冲处理生成方法和装置。
背景技术
脉冲信号,是具有周期性的离散电信号,表现出的离散特性和周期性能以各种形式在时间轴上呈现,现代电子、工业,航空航天,几乎所有和电、控制相关的技术都有它的身影;最典型的应为方波信号,每一块芯片内,方波信号都以心跳的角色存在。
控制中,脉冲信号的周期特性最为明显、重要。通常,要改变脉冲信号的周期,锁相环(PLL)是常用的硬件技术手段,但绝大多数控制芯片内锁相环(PLL)均是已经固化在芯片内的硬件无法使用和改变,部分能改变能使用的也只是存在几个经典的配置选项无法满足无极变化、实时变化的应用:如编码器输出脉冲信号的实时分频、倍频能在工业生产、电控等领域提供更高精度、更高分辨率的控制效果。
针对上述问题,目前已有的技术解决方案如图1所示:方案运用高频处理单元(FPGA或DSP等),对输入的脉冲周期值计数,顺序执行分频和倍频(即除和乘)处理后根据该值对输出电路进行配置以生成满足要求脉冲信号。
但不难看出,该方案唯一的公式,公式中的N最后取值取的是右侧结果的整数部分,这样的处理结果在中低频脉冲输入的情况下这零点几的偏差所造成的误差就会因为基数的减小而被放大(偏差/N);如:在印刷生产作业中传送装置多依靠编码器信号作为实际触发打印的重要依据,如果生产机器以高速持续运转,那么假如编码器输出的信号的周期计数值(即输入到转换装置的脉冲信号周期P)为1000,分频数D为7,倍频数M为13(输出脉冲周期应为0.54倍的输入脉冲周期),那么计算后N=538.46...,这其中的偏差0.46仅占最终输出结果的0.085%;而如果生产机器刚刚提速或以低速运行时情况就会不太一样,这时,P为20,分频数D为7,倍频数M为13,那么计算后N=10.76...,此时偏差0.76就占最终输出结果的7.6%,这就印证了前面误差被放大的说法;同时,该种方法也使得分频数和倍频数在选择上收到了制约。
发明内容
针对上述现有技术中存在的技术问题,因忽略小数而造成的不确定偏差对输出脉冲周期的影响,本发明提出一种脉冲处理生成方法和装置。
为实现本发明的目的,本发明提供了一种脉冲处理生成方法,接收外部脉冲信号和高频计数脉冲,以高频计数脉冲为单位,计算一个外部脉冲信号的周期高频计数脉冲的数量P;
将外部输入的可配置的分频数D与一个外部脉冲信号的周期高频计数脉冲的数量P相乘后的结果P×D与外部输入的可配置的倍频数M放大(2n-1)倍后的结果(2n-1)×M代入的公式计算出外部脉冲信号对应到输出脉冲信号的单位脉冲数N;
通过计数器得到外部脉冲信号的计数值c与外部脉冲信号对应到输出脉冲信号的单位脉冲数N,当公式c×N≥2n-1成立,将模脉冲输出电路改变输出脉冲信号同时复位计数器重新计数。
另外,相应地提供了一种脉冲处理生成装置,
包括:第一模块、第二模块以及第三模块、第四模块、第五模块、第六模块,第七模块,
所述第一模块,用于接收外部脉冲信号和高频计数脉冲,以高频计数脉冲为单位,计算一个外部脉冲信号的周期高频计数脉冲的数量P;
所述第二模块,用于将外部输入的可配置的分频数D与一个外部脉冲信号的周期高频计数脉冲的数量P相乘,结果为P×D;
所述第三模块,用于将外部输入的可配置的倍频数M放大(2n-1)倍,结果为(2n-1)×M;
所述第四模块,用于根据计数器得到外部脉冲信号的计数值c;
所述第六模块,用于计算并判断c×N≥2n-1;
所述第五模块,用于根据第六模块的计算判断结果进行处理,当c×N≥2n-1成立时,将模脉冲输出电路改变输出脉冲信号同时复位计数器重新计数。
其中,第一模块、第二模块以及第三模块、第四模块、第六模块,第七模块,依靠FPGA芯片内逻辑编程实现。
其中,所述第五模块为外部输出、隔离电路。
与现有技术相比,本发明的有益效果为,通过足够大的过程增益(被大幅放大的倍频数)将原本及其不稳定的误差影响降低到足以忽略的程度,使得在工业生产或电机控制中对距离和速度的最小把握精度降到最低,并做到无极调整、无理论限制的分倍频数,实现更高精度的控制效果。
附图说明
图1所示为现有技术中脉冲处理生成方法示意图;
图2所示为本申请的脉冲处理生成方法示意图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
应当说明的是,本申请中所述的“连接”和用于表达“连接”的词语,如“相连接”、“相连”等,既包括某一部件与另一部件直接连接,也包括某一部件通过其他部件与另一部件相连接。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、部件或者模块、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个部件或者模块或特征与其他部件或者模块或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了部件或者模块在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的部件或者模块被倒置,则描述为“在其他部件或者模块或构造上方”或“在其他部件或者模块或构造之上”的部件或者模块之后将被定位为“在其他部件或者模块或构造下方”或“在其他部件或者模块或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该部件或者模块也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本发明根据对现有技术的分析,要解决因忽略小数而造成的不确定偏差对输出脉冲周期的影响,提出一种新的过程方法,该方法能确定性的将上述偏差降低到最小(可忽略)。
本发明提供一种更加精确的脉冲处理、生成方法和装置,如图2所示:由模块1接收外部脉冲信号8和高频计数脉冲9,以高频计数脉冲9为单位,计算一个外部脉冲信号8的周期高频计数脉冲9的数量P;将由模块2将外部输入的可配置的分频数D与一个外部脉冲信号8的周期高频计数脉冲9的数量P相乘后的结果P×D与由模块3将外部输入的可配置的倍频数M放大(2n-1)倍后的结果(2n-1)×M代入模块7的公式计算出外部脉冲信号8对应到输出脉冲信号14的单位脉冲数N;由模块4的计数器得到外部脉冲信号8的计数值c与外部脉冲信号8对应到输出脉冲信号14的单位脉冲数N代入模块6,当公式c×N≥2n-1成立,将通过模块5脉冲输出电路改变输出脉冲信号14同时复位模块4计数器重新计数。
本发明与现有技术相比,采取另一种思路,对可配置的倍频数M放大后再进行除法运算,这样,除法运算的运算结果也同样被放大,而如果放大的倍数足够大,除法运算的运算结果外部脉冲信号8对应到输出脉冲信号14的单位脉冲数N的小数部分足以忽略,再利用计数的方式响应倍频放大精度。
本发明提供装置中模块1、2、3、4、6、7依靠FPGA芯片内逻辑编程实现,模块5为外部输出、隔离电路。
本发明通过足够大的过程增益(被大幅放大的倍频数)将原本及其不稳定的误差影响降低到足以忽略的程度,使得在工业生产或电机控制中对距离和速度的最小把握精度降到最低,并做到无极调整、无理论限制的分倍频数,实现更高精度的控制效果。
以上所述仅是本发明的优选实施方式,应当指出的是,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (4)
2.一种脉冲处理生成装置,其特征在于,
包括:第一模块、第二模块以及第三模块、第四模块、第五模块、第六模块,第七模块,
所述第一模块,用于接收外部脉冲信号和高频计数脉冲,以高频计数脉冲为单位,计算一个外部脉冲信号的周期高频计数脉冲的数量P;
所述第二模块,用于将外部输入的可配置的分频数D与一个外部脉冲信号的周期高频计数脉冲的数量P相乘,结果为P×D;
所述第三模块,用于将外部输入的可配置的倍频数M放大(2n-1)倍,结果为(2n-1)×M;
所述第四模块,用于根据计数器得到外部脉冲信号的计数值c;
所述第六模块,用于计算并判断c×N≥2n-1;
所述第五模块,用于根据第六模块的计算判断结果进行处理,当c×N≥2n-1成立时,将模脉冲输出电路改变输出脉冲信号同时复位计数器重新计数。
3.根据权利要求2所述的一种脉冲处理生成装置,其特征在于,第一模块、第二模块以及第三模块、第四模块、第六模块,第七模块,依靠FPGA芯片内逻辑编程实现。
4.根据权利要求2所述的一种脉冲处理生成装置,其特征在于,
所述第五模块为外部输出、隔离电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811600570.9A CN109714030B (zh) | 2018-12-26 | 2018-12-26 | 一种脉冲处理生成方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811600570.9A CN109714030B (zh) | 2018-12-26 | 2018-12-26 | 一种脉冲处理生成方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109714030A CN109714030A (zh) | 2019-05-03 |
CN109714030B true CN109714030B (zh) | 2023-03-17 |
Family
ID=66258361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811600570.9A Active CN109714030B (zh) | 2018-12-26 | 2018-12-26 | 一种脉冲处理生成方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109714030B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111147069A (zh) * | 2019-12-25 | 2020-05-12 | 深圳万讯自控股份有限公司 | 一种任意脉冲分频输出方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009303034A (ja) * | 2008-06-16 | 2009-12-24 | Koko Res Kk | 周波数変換器 |
CN103248356A (zh) * | 2013-05-20 | 2013-08-14 | 上海理工大学 | 一种基于采用锁相环脉冲插值技术的计数器及实现方法 |
CN103941622A (zh) * | 2014-04-28 | 2014-07-23 | 国家电网公司 | 基于fpga的高精度秒脉冲倍频出采样脉冲的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8547154B2 (en) * | 2011-06-22 | 2013-10-01 | International Business Machines Corporation | Programmable duty cycle selection using incremental pulse widths |
-
2018
- 2018-12-26 CN CN201811600570.9A patent/CN109714030B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009303034A (ja) * | 2008-06-16 | 2009-12-24 | Koko Res Kk | 周波数変換器 |
CN103248356A (zh) * | 2013-05-20 | 2013-08-14 | 上海理工大学 | 一种基于采用锁相环脉冲插值技术的计数器及实现方法 |
CN103941622A (zh) * | 2014-04-28 | 2014-07-23 | 国家电网公司 | 基于fpga的高精度秒脉冲倍频出采样脉冲的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109714030A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10181844B1 (en) | Clock duty cycle calibration and frequency multiplier circuit | |
US9591739B2 (en) | Multi-stage heterodyne control circuit | |
US9197226B2 (en) | Digital phase detector | |
JP5561010B2 (ja) | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 | |
CN109412582B (zh) | 一种pwm信号采样检测电路、处理电路及芯片 | |
CN109714030B (zh) | 一种脉冲处理生成方法和装置 | |
CN101493760A (zh) | 一种高速除法器及其实现高速除法运算的方法 | |
US11067954B1 (en) | Time-to-digital converters with low area and low power consumption | |
CN101197367A (zh) | 半导体集成电路装置和包括该装置的内部功率控制系统 | |
CN102291126A (zh) | 对来自相位控制环路中的相位检测器的低频噪声的抑制 | |
CN109194331A (zh) | 电子装置以及校正该电子装置中比较器的方法 | |
CN113098397A (zh) | 用于校准倍频器的系统和方法 | |
CN110649922A (zh) | 一种数字时钟倍频器 | |
JP2005333567A (ja) | クロック分周器とそのトリガ信号発生回路 | |
US9685961B2 (en) | High resolution timing device and radar detection system having the same | |
CN109580975B (zh) | 一种基于pwm信号的速度检测器、处理电路及芯片 | |
CN110495101B (zh) | 多相信号发生器、倍频器、混合信号电路和方法 | |
CN206524751U (zh) | 一种基于fpga的高频数字开关电源 | |
US10866611B2 (en) | Phase difference generator error compensation method of digital frequency generator | |
CN110719071B (zh) | 一种带有校准的倍频电路以及控制方法 | |
US9590637B1 (en) | High-speed programmable frequency divider with 50% output duty cycle | |
CN201359721Y (zh) | 一种高速除法器 | |
CN103368567B (zh) | 频率合成器 | |
CN106788326B (zh) | 频率自跟踪90°移相器 | |
CN116340834B (zh) | 一种被测量信号叠加直流偏置信号的数据修正系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20230303 Address after: 300400 Tianjin Beichen District Tianjin New Technology Industrial Park Beichen Science and Technology Industrial Park Applicant after: Masterwork Group Co.,Ltd. Address before: 300400 No. 11, Shuangchen Middle Road, Beichen economic and Technological Development Zone, Beichen District, Tianjin (2nd floor, office building of evergreen printing equipment Co., Ltd.) Applicant before: TIANJIN CHANGRONG DIGITAL TECHNOLOGY Co.,Ltd. |
|
TA01 | Transfer of patent application right |