CN109710047B

CN109710047B - 一种硬盘阵列供电方法及装置

Info

Publication number: CN109710047B
Application number: CN201811623836.1A
Authority: CN
Inventors: 罗嗣恒
Original assignee: Zhengzhou Yunhai Information Technology Co Ltd
Current assignee: Zhengzhou Yunhai Information Technology Co Ltd
Priority date: 2018-12-28
Filing date: 2018-12-28
Publication date: 2021-11-26
Anticipated expiration: 2038-12-28
Also published as: CN109710047A

Abstract

本发明公开了一种硬盘阵列供电方法及装置，涉及硬盘阵列供电技术领域。本发明公开的硬盘阵列供电装置中，所述硬盘阵列预先划分为两组或两组以上；硬盘阵列供电装置包括：两组或两组以上的5V供电电路，每组P5V电路分别用于为一组硬盘阵列进行供电；其中，每组P5V电路分别包括依次串联的电压调节器VR集成电路IC芯片、输出电感和输出电容。本发明技术方案在满足硬盘阵列供电需求的同时，保证P5V VR线路简化，节省了PCB面积。

Description

一种硬盘阵列供电方法及装置

技术领域

本发明涉及硬盘阵列供电技术领域，特别涉及一种硬盘阵列供电方法及装置。

背景技术

伴随云计算应用的发展，信息化逐渐覆盖到社会的各个领域。人们的日常工作生活越来越多的通过网络来进行交流，网络数据量也在不断增加。作为数据的容器—硬盘的数量也在不断增加。为满足日益增加的数据量的存储、加工和服务的需求，许多大容量的存储服务器应运而生。

为充分利用宝贵的机箱空间，一般采用4U的机箱，在其内部尽可能部署更多数量的硬盘。即：在机箱前部的4U空间上，部署24块3.5”硬盘(硬盘插接在2块12口3.5”硬盘背板上)；在机箱后部4U空间内，其中的2U空间用于系统散热风道，2块系统硬盘组成的RAID1阵列，实现系统镜像备份。剩下的2U空间部署12块3.5”硬盘(硬盘插接在块12口3.5”硬盘背板上)。这样一来，即可实现36块3.5”硬盘和2块2.5”硬盘部署。

随着数据存储空间不断增加，在4U空间内服务器机箱内部署硬盘数量越来越多，现有的给硬盘阵列供电P5V VR(Voltage Regulator，电压调节器)的供电能力会出现瓶颈，P5V VR会存在供电不足的问题。采用更多相数的VR方案可以满足供电不足的问题，但由于多相方案会用到更多的MOS和电感，占用很多的PCB面积，给LAYOUT带来了很大挑战。

目前，在如上所提及的36块3.5”硬盘和2块2.5”硬盘的配置，一般采用2相VR P5V供电方案。该VR电路如图1所示，其结构包含：VR Controller、MOS0、MOS1、输出电感0、输出电感1、输出电容。VR controller产生两组驱动信号，分别控制MOS0和MOS1的开闭。P12V作为MOS的输入电压，经MOS开关变换、输出电感+输出电容滤波后，即可得出P5V输出电压。

若是在36块3.5”硬盘和2块2.5”硬盘的配置基础上，增加硬盘配置数量。采用2相VR P5V电流会存在供电不足的问题。为此，需要增加VR相数。此时VR电路如图2所示。即在图1两相方案基础上，再增加1相，变为3相供电方案。以此来增加VR的供电能力。

由图2可以看出，采用3相供电VR方案，虽然可解决P5V大电流需求，但会多出一组MOS和电感，占用较多的PCB面积。

发明内容

本发明公开了一种硬盘阵列供电方法及装置，可以解决现有硬盘阵列P5V供电线路随着硬盘阵列规模的增大而越来越繁杂的问题。

本发明公开了一种硬盘阵列供电装置，所述硬盘阵列预先划分为两组或两组以上；所述硬盘阵列供电装置包括：

两组或两组以上的5V供电电路，每组P5V电路分别用于为一组硬盘阵列进行供电；

其中，每组P5V电路分别包括依次串联的电压调节器VR集成电路IC芯片、输出电感和输出电容。

可选地，上述装置中，所述VR IC芯片为D-CAP模式的IC芯片。

可选地，上述装置中5V供电电路输出的电流总和大于或等于硬盘阵列的P5V总电流。

可选地，上述装置中，所述5V供电电路的总组数等于预先划分的硬盘阵列的总组数。

可选地，上述装置中，每组5V供电电路为单相5V供电电路。

本文还公开了一种硬盘阵列供电方法，所述硬盘阵列预先划分为两组或两组以上，所述方法包括：

搭建两组或两组以上的5V供电电路，每组P5V电路分别为一组硬盘阵列进行供电；

其中，每组P5V电路中的输入电压经电压调节器VR集成电路IC芯片变换后、依次通过输出电感和输出电容滤波后，输出电压至一组硬盘阵列。

可选地，上述方法中，所述VR IC芯片为D-CAP模式的IC芯片。

可选地，上述方法中，搭建的5V供电电路输出的电流总和大于或等于硬盘阵列的P5V总电流。

可选地，上述方法中，搭建的5V供电电路的总组数等于预先划分的硬盘阵列的总组数。

可选地，上述方法中，每组5V供电电路为单相P5V电路。

本发明技术方案在保证满足硬盘阵列供电需求的同时，兼顾P5V VR线路简化，节省了PCB面积的问题。

附图说明

图1为现有技术2相供电VR电路结构示意图；

图2为现有技术3相供电VR电路结构示意图；

图3为本发明实施例中硬盘阵列供电装置电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文将结合具体实施方式对本发明技术方案作进一步详细说明。需要说明的是，在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

实施例1

本申请发明人提出，根据硬盘供电需求，只需要P12V和P5V两路供电输入，且12V和5V的电压波动在±5％的范围即可。因此，给硬盘阵列供电可以不局限于单组P5V的供电方式。

基于上述思想，本实施例提供一种硬盘阵列供电装置，其中，供电的硬盘阵列预先划分为两组或两组以上，而硬盘阵列供电装置主要包括两组或两组以上的P5V电路(即5V供电电路)，每组P5V电路为预先划分的一组硬盘阵列进行供电；

其中，每组P5V电路包括依次串联的VR IC芯片、输出电感和输出电容。

各组P5V电路中采用的VR IC芯片可以是D-CAP(Direct Connection to TheOutput Capacitor.)模式的IC芯片，此种VR芯片结构具有快速响应负载电流变换的能力，动态响应较好。

上述硬盘阵列供电装置中所有P5V电路输出的电流总和一般大于或等于硬盘阵列的P5V总电流。要注意的是，由于上述方法的针对的是划分为两组或两组以上的硬盘阵列，因此每一组硬盘阵列的电流需求可能不同，因此，在5V供电电路输出的电流总和大于或等于硬盘阵列的P5V总电流的基础上，单组5V供电电路输出的电流量也需要大于或等于该组5V供电电路供电的硬盘阵列组的电流量要求。

由于本实施例采用的P5V电路与划分的硬盘阵列组进行一对一供电的方式，因此，装置中包括的P5V电路的总组数等于预先划分的硬盘阵列的总组数。

考虑到，本实施例中不同的P5V电路分别为不同的硬盘阵列组分别进行供电，因此每组P5V电路的供电压力不大，可以采用单相P5V电路的方式，即所采用的VR IC芯片是将VRcontroller和一个MOS集成在一颗IC内。

下面结合附图以一种实施方式为例，说明上述装置的实际应用。此种场景中，假设：硬盘阵列的P5V总电流需求为：50A，而根据实际情况可以将硬盘阵列分为两组。此时，采用上述装置为硬盘阵列进行供电时，根据硬盘阵列的P5V总电流需求以及VR的供电能力，可以采用P5V0VR和P5V1VR两组P5V VR，进行分组匹配进行供电，如图3所示。

其中，P5V0VR的供电能力是20A，P5V1VR的供电能力是30A。从而，可将硬盘阵列分为两组：一组P5V的电流需求为：20A，另一组P5V的电流需求为：30A。

这样，就可以实现VR方案与硬盘阵列P5V电流需求的精确配合，实现设计最优化(即：成本最低，且占用PCB面积最小)。

如图3所示，P5V0VR和P5V1VR均可以采用D-CAP模式的IC方案(即该方案是VRcontroller和MOS集成在一颗IC内，这样占用PCB面积小)。

P5V0采用VR IC0+输出电感0+输出电容0来实现P5V电压输出，为一组硬盘阵列进行供电。

P5V1采用VR IC1+输出电感1+输出电容1来实现P5V电压输出，为另一组硬盘阵列进行供电。

下面介绍上述图3所示的供电装置的设计以及工作实现情况：

1)确定服务器系统中，硬盘阵列所包含硬盘的总数量为：N块；

2)确定硬盘阵列P5V总电流需求，按照单块硬盘P5V额定电流1.83A，总电流为：1.83*N；

3)根据硬盘阵列P5V总电流，可以将硬盘阵列分为两组。A组P5V电流需求为：I1，B组P5V电流需求为：I2。硬盘阵列P5V总电流为I1+I2＝1.83*N。

4)根据I1电流值，选择合适的VR方案：VR IC0+输出电感0+输出电容0。VR IC0能支持最大电流I1的供应能力，输出P5V0。

5)根据I2电流时，选择合适的VR方案：VR IC1+输出电感1+输出电容1。VR IC1能支持最大电流I2的供应能力，输出P5V1。

6)将P5V0在电路板上，通过铜箔将供电路径铺设到硬盘供电连接器0，通过供电转接线来给A组硬盘阵列供电。

7)将P5V1在电路板上，通过铜箔将供电路径铺设到硬盘供电连接器0，通过供电转接线来给B组硬盘阵列供电。

由上可见，本文提出的硬盘阵列供电方法可以达到保证供电需求且供电电路简单明了，可以达到节省PCB面积的效果。

实施例2

本实施例提供一种硬盘阵列供电方法，该方法的基础是预先将硬盘阵列划分为两组或两组以上，针对这种硬盘阵列进行供电：

其中，每组P5V电路中的输入电压经VR IC芯片变换后、依次通过输出电感和输出电容滤波后，输出电压至一组硬盘阵列。

本实施例中涉及的VR IC芯片可以为D-CAP模式的IC芯片，即此IC芯片内集成有VRcontroller和一个MOS，这样占用PCB面积小。

由于上述方法是为硬盘阵列提供分组供电的方式，因此，搭建的5V供电电路输出的电流总和需要大于或等于硬盘阵列的P5V总电流。要注意的是，由于上述方法的针对的是划分为两组或两组以上的硬盘阵列，因此每一组硬盘阵列的电流需求可能不同，因此，在5V供电电路输出的电流总和大于或等于硬盘阵列的P5V总电流的基础上，单组5V供电电路输出的电流量也需要大于或等于该组5V供电电路供电的硬盘阵列组的电流量要求。

而搭建的P5V电路对划分的硬盘阵列组进行分组供电时，是一对一供电的，因此，装置中包括的P5V电路的总组数等于预先划分的硬盘阵列的总组数。

另外，考虑到，本实施例中不同的P5V电路分别为不同的硬盘阵列组分别进行供电，因此每组P5V电路的供电压力不大，可以采用单相P5V电路的方式，即上述方法中所涉及的P5V电路中的VR IC芯片是集成有VR controller和MOS在内的IC芯片。

从上述实施例可以看出，本申请技术方案根据硬盘供电只需要P12V和P5V两路供电输入，且12V和5V的电压波动在±5％的范围即可的特征。将硬盘阵列供电采用VR分组供电方式，根据硬盘阵列的P5V总电流需求以及VR的供电能力，进行分组匹配。解决了硬盘阵列P5V供电不足，兼顾P5V VR线路占用较多PCB面积的问题。实现了硬盘阵列P5V供电方案的最佳性价比。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。

以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种硬盘阵列供电装置，其特征在于，所述硬盘阵列预先划分为两组或两组以上；所述硬盘阵列供电装置包括：

其中，每组P5V电路分别包括依次串联的电压调节器VR集成电路IC芯片、输出电感和输出电容，

所述VR IC芯片为D-CAP模式的IC芯片，

所述VR IC芯片是将VR controller和一个MOS集成在一颗IC内。

2.如权利要求1所述的装置，其特征在于，

所述装置中5V供电电路输出的电流总和大于或等于硬盘阵列的P5V总电流。

3.如权利要求2所述的装置，其特征在于，

所述5V供电电路的总组数等于预先划分的硬盘阵列的总组数。

4.如权利要求2所述的装置，其特征在于，

每组5V供电电路为单相5V供电电路。

5.一种硬盘阵列供电方法，其特征在于，所述硬盘阵列预先划分为两组或两组以上，所述方法包括：

其中，每组P5V电路中的输入电压经电压调节器VR集成电路IC芯片变换后、依次通过输出电感和输出电容滤波后，输出电压至一组硬盘阵列，

所述VR IC芯片为D-CAP模式的IC芯片，

所述VR IC芯片是将VR controller和一个MOS集成在一颗IC内。

6.如权利要求5所述的方法，其特征在于，

搭建的5V供电电路输出的电流总和大于或等于硬盘阵列的P5V总电流。

7.如权利要求6所述的方法，其特征在于，

搭建的5V供电电路的总组数等于预先划分的硬盘阵列的总组数。

8.如权利要求6所述的方法，其特征在于，

每组5V供电电路为单相P5V电路。