CN109672950A - 一种基于Type-C耳机的省电电路和省电方法 - Google Patents

Abstract

本申请实施例公开了一种基于Type‑C耳机的省电电路和省电方法，用于节省耳机插入后的功耗，并确保终端快速响应耳机的按键事件。本申请实施例包括：开关模块、处理模块和Type‑C接口连接器；开关模块用于改变CC引脚的对地阻抗，下拉电阻R1与Type‑C接口连接器的CC引脚相连；处理模块用于检测CC引脚的对地阻抗；Type‑C接口连接器用于连接终端设备；当开关模块断开时，CC引脚的对地阻抗不变，以使得终端设备的物理层PHY模块保持下电状态；当开关模块闭合时，下拉电阻R1被短路，CC引脚的对地阻抗变小，处理模块通过Type‑C接口连接器发送唤醒信号至终端设备，以使得终端设备的PHY模块从下电状态变为上电状态。

Description

一种基于Type-C耳机的省电电路和省电方法

技术领域

本申请涉及移动终端技术领域，尤其涉及一种基于Type-C耳机的省电电路和省电方法。

背景技术

随着智能手机的快速发展，人们对手机的要求也越来越高，为了迎合消费者的需求，手机的厚度越来越薄。为了节省空间，手机上会逐渐取消3.5mm的耳机连接器，耳机设备会通过Type-C接口连到手机上，耳机信号从模拟信号转到USB封包格式的数据传输，具体转换方式如图1所示。

在现有USB Type-C数字耳机的方案中，USB Type-C数字耳机插入手机后，手机为了及时响应用户在USB Type-C数字耳机上的操作，手机侧的USB物理层(physical layer，PHY)模块和耳机侧的USB Controller模块都会一直保持上电状态。如果将手机侧的USBPHY模块下电，则用户在数字耳机上的任何按键操作都不能得到手机侧的响应。

现有的方案中，手机插入USB Type-C数字耳机后，无论是否有音频应用，手机的USB PHY模块(简称PHY模块)都要保持上电状态，手机侧的USB PHY模块和耳机侧的USBController模块都要一直保持上电状态；如果耳机只是插入状态，并没有使用，这样就会增加额外的功耗。

发明内容

本申请实施例提供了一种基于Type-C耳机的省电电路和省电方法，用于节省耳机插入后的功耗，并确保终端快速响应耳机的按键事件。

本申请第一方面提供了一种基于Type-C耳机的省电电路，包括：开关模块、处理模块和Type-C接口连接器；所述开关模块分别与所述处理模块、所述Type-C接口连接器连接，所述Type-C接口连接器与所述处理模块连接；所述开关模块用于改变CC引脚的对地阻抗，下拉电阻R1与所述Type-C接口连接器的CC引脚相连；所述处理模块用于检测所述CC引脚的对地阻抗；所述Type-C接口连接器用于连接终端设备；当所述开关模块断开时，所述CC引脚的对地阻抗不变，以使得所述终端设备的物理层PHY模块保持下电状态；当所述开关模块闭合时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。本申请实施例中，在Type-C数字耳机插入终端设备后，如果长时间不使用，可以将终端设备侧的PHY模块下电降低功耗，当Type-C数字耳机侧有按键事件触发后，可以通知终端设备，以使得终端设备侧的PHY模块重新上电，响应Type-C数字耳机触发的按键事件。

在一种可能的设计中，在本申请实施例第一方面的第一种实现方式中，所述开关模块包括：下拉开关S1和保护电阻R2；所述下拉开关S1用于控制所述CC引脚的对地阻抗大小；所述保护电阻R2用于减小所述下拉开关S1的电流，以使得所述下拉开关S1不被击穿。本申请实施例中，细化了开关模块的具体结构，增加了本申请实施例的可实现方式。

在一种可能的设计中，在本申请实施例第一方面的第二种实现方式中，所述下拉开关S1为N型金属氧化物半导体NMOS管。本申请实施例中，细化了下拉开关的具体组成，增加了本申请实施例的可实现性和可操作性。

在一种可能的设计中，在本申请实施例第一方面的第三种实现方式中，包括：所述NMOS管的栅极与所述处理模块的通用输入/输出接口相连；所述NMOS管的源极与所述下拉电阻R1的第一端相连；所述NMOS管的漏极与所述下拉电阻R1的第二端相连；所述保护电阻R2的一端与所述NMOS管的栅极连接，所述保护电阻R2的另一端与所述NMOS管的源极相连。本申请实施例中，细化了NMOS管和下拉电阻的具体连接关系，增加了本申请实施例的可实现性和可操作性。

在一种可能的设计中，在本申请实施例第一方面的第四种实现方式中，所述处理模块包括：PD/TypeC识别芯片；所述PD/TypeC识别芯片用于识别所述CC引脚的对地阻抗变化。本申请实施例中，细化了处理模块的具体结构，增加了本申请实施例的可实现性和可操作性。

本申请第二方面提供了一种基于Type-C耳机的省电方法，应用于基于Type-C耳机的省电电路，所述省电电路包括开关模块、处理模块和Type-C接口连接器，所述开关模块分别与所述处理模块、所述Type-C接口连接器连接，所述Type-C接口连接器与所述处理模块连接，所述开关模块用于改变CC引脚的对地阻抗，所述下拉电阻R1与所述Type-C接口连接器的CC引脚相连，所述省电方法包括：所述处理模块判断耳机是否在预置时长内无音频业务运行；若有音频业务运行，则所述处理模块继续保持物理层PHY模块为上电状态；若无音频业务运行，则所述处理模块将所述PHY模块下电进入睡眠状态；当所述PHY模块下电进入睡眠状态时，所述处理模块判断是否有耳机按键事件；若无耳机按键事件发生，则所述处理模块保持开关模块为断开状态，继续保持所述PHY模块为下电状态；若有耳机按键事件发生，则所述处理模块闭合所述开关模块，将所述PHY模块从睡眠状态唤醒。本申请实施例中，在Type-C数字耳机插入终端设备后，如果长时间不使用，可以将终端设备侧的PHY模块下电降低功耗，当Type-C数字耳机侧有按键事件触发后，可以通知终端设备，以使得终端设备侧的PHY模块重新上电，响应Type-C数字耳机触发的按键事件。

在一种可能的设计中，在本申请实施例第二方面的一种实现方式中，包括：当所述开关模块断开时，所述CC引脚的对地阻抗不变，以使得所述终端设备的PHY模块保持下电状态；当所述开关模块闭合时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。本申请实施例中，通过开关模块控制PHY模块的上电或下电，增加了本申请实施例的实现方式。

在一种可能的设计中，在本申请实施例第二方面的二种实现方式中，所述开关模块包括：下拉开关S1和保护电阻R2，所述下拉开关S1用于控制所述CC引脚的对地阻抗大小，所述保护电阻R2用于减小所述下拉开关S1的电流，所述省电方法包括：当所述下拉开关S1不导通时，所述CC引脚的对地阻抗不变，以使得所述终端设备的PHY模块保持下电状态；当所述下拉开关S1导通时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。本申请实施例中，细化了开关模块的具体结构，增加了本申请实施例的可实现方式。

在一种可能的设计中，在本申请实施例第二方面的三种实现方式中，所述下拉开关S1为N型金属氧化物半导体NMOS管。本申请实施例中，细化了下拉开关的具体组成，增加了本申请实施例的可实现性和可操作性。

在一种可能的设计中，在本申请实施例第二方面的四种实现方式中，所述NMOS管的栅极与所述处理模块的通用输入/输出接口相连，所述NMOS管的源极与所述下拉电阻R1的第一端相连，所述NMOS管的漏极与所述下拉电阻R1的第二端相连，所述保护电阻R2的一端与所述NMOS管的栅极连接，所述保护电阻R2的另一端与所述NMOS管的源极相连，所述省电方法包括：当所述NMOS管不导通时，所述CC引脚的对地阻抗不变，以使得所述终端设备的PHY模块保持下电状态；当所述NMOS管导通时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。本申请实施例中，细化了NMOS管和下拉电阻的具体连接关系，增加了本申请实施例的可实现性和可操作性。

附图说明

图1是3.5毫米耳机接口与Type-C耳机接口的对应关系示意图；

图2是本申请基于Type-C耳机的省电电路的一个示意图；

图3是本申请实施例中Type-C母座的引脚排列顺序示意图；

图4是本申请实施例中Type-C公头的引脚排列顺序示意图；

图5是本申请实施例中CC1引脚和CC2引脚的连接状态示意图；

图6是本申请实施例中CC1引脚和CC2引脚的连接关系的一个示意图；

图7是本申请实施例中开关模块的具体结构的一个示意图；

图8是本申请实施例中基于Type-C耳机的省电方法的一个实施例示意图。

具体实施方式

本申请实施例提供了一种基于Type-C耳机的省电电路和省电方法，用于节省耳机插入后的功耗，并确保终端快速响应耳机的按键事件。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例进行描述。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

请参阅图2，本申请实施例中基于Type-C耳机的省电电路的一个实施例包括：

开关模块201、处理模块202和Type-C接口连接器203；

开关模块201分别与处理模块202、Type-C接口连接器203连接，Type-C接口连接器203与处理模块202连接；

开关模块201用于改变CC引脚的对地阻抗，下拉电阻R1与Type-C接口连接器203的CC引脚相连；

处理模块202用于检测所述CC引脚的对地阻抗；

Type-C接口连接器203用于连接终端设备；

当开关模块201断开时，CC引脚的对地阻抗不变，以使得终端设备的物理层PHY模块保持下电状态；

当开关模块201闭合时，下拉电阻R1被短路，CC引脚的对地阻抗变小，处理模块202通过Type-C接口连接器203发送唤醒信号至终端设备，以使得终端设备的PHY模块从下电状态变为上电状态。

需要说明的是，该基于Type-C耳机的省电电路应用在Type-C耳机上，具体的，耳机的Type-C接口连接器203为Type-C公头，与耳机相连的手机的Type-C接口连接器为Type-C母座，该Type-C公头与该Type-C母座相匹配。处理模块202通过D+/D-接口与Type-C接口连接器203的D+/D-引脚相连接。Type-C接口连接器203满足USB协会定义得标准接口，24引脚(pin)的定义，Type-C接口是对称的，所以Type-C接口连接器203的插入和拔出不用区分线缆的正反面，线缆方向正反皆可进行连接。不用特意区别插入和拔出方向，解决了之前micro USB等接口带来的线缆正反容易插错的问题。

可以理解的是，如图3所示，Type-C母座的引脚排列满足特定的排列顺序；如图4所示，Type-C公头的引脚排列满足特定的排列顺序。TX1+、TX1-、RX1+、RX2+引脚为USB3.1超高速引脚；D+、D-引脚为USB2.0高速引脚；CC1、CC2引脚为控制引脚；VBUS引脚为电源引脚；GND引脚为接地引脚；其中CC1和CC2两个引脚是用来识别插入的设备类型，区分上行端口(upstream facing port，UFP)和下行端口(downstream facing port，DFP)。对于下行端口DFP(即主设备)而言，CC1和CC2引脚的不同状态组合代表不同的接入设备类型(即从设备)，并且CC1/CC2引脚状态的改变都会由专门的芯片来实现检测，并且不依赖于系统是否处于睡眠低功耗状态，也不依赖于DFP侧的USB PHY模块是否下电(通常睡眠低功耗状态下，USBPHY模块都会下电)。具体的，如图5所示，Type-C母座的CC1和CC2引脚的不同的组合对应不同的设备类型。与CC1、CC2引脚相连的电阻有两种状态，分别用Rd和Ra表示；当CC1引脚为空接(Open)状态，且CC2引脚为Open状态，此时没有设备接入；当CC1引脚为Rd状态且CC2引脚为Open状态，或CC1引脚为Open状态且CC2引脚为Rd状态时，此时只有线缆接入；当CC1引脚为Ra状态且CC2引脚为Open状态，或CC1引脚为Open状态且CC2引脚为Ra状态时，此时为Powered cable/No UFP attached模式；当CC1引脚为Ra状态且CC2引脚为Rd状态，或CC1引脚为Rd状态且CC2引脚为Ra状态时，此时为Powered cable/UFP attached模式；当CC1引脚为Ra状态且CC2引脚为Ra状态时，此时为Debug Accessory Mode attached模式；当CC1为Rd状态且CC2为Rd状态时，此时为Audio Adapter Accessory Mode attached模式。

当CC1/CC2两个引脚的连接关系如图6所示时，当Type-C耳机默认外部插入手机时，CC1引脚和CC2引脚中的一个引脚与Type-C耳机侧的Rd电阻连接，CC引脚(CC1引脚或CC2引脚)的对地阻抗发生变化，这时手机会启动OTG(英文全称：On The Go)模式，手机和耳机通过USB通讯识别具体的设备类型。手机通过USB识别到是Type-C耳机后，只要耳机没有拔出，任何CC1/CC2引脚状态的变化(CC1/CC2同时为Open状态除外)，只是用来唤醒Host手机，并不是代表插入的设备类别有变化。

本申请实施例中，在Type-C数字耳机插入终端设备后，如果长时间不使用，可以将终端设备侧的PHY模块下电，当Type-C数字耳机侧有按键事件触发后，可以通知终端设备，以使得终端设备侧的PHY模块重新上电，响应Type-C数字耳机触发的按键事件。终端设备可以是手机或其他设备，为了便于理解，在本申请实施例及后续实施例中，终端设备以手机为例进行说明，并不对终端设备的形式进行限定。

举例说明，终端设备为手机，手机的CC端(CC1或CC2)连接的下拉电阻R＝5.1kohm，与开关模块连接的下拉电阻为R1，开关模块的保护电阻为R2，USB Type-C耳机插入手机侧后，在一段时长内如果未使用耳机功能，则将手机侧的PHY模块下电，节省功耗。当开关模块断开时，与开关模块并联的下拉电阻R1的阻值不变，CC引脚的对地阻抗为Rd状态，Rd＝5.1kohm，此时处理模块未检测到CC引脚的对地阻抗变化，终端设备的PHY模块保持下电状态；当开关模块闭合时，与开关模块并联的下拉电阻R1被短路，R1的阻值减小，CC引脚的对地阻抗为Ra状态，Ra≤1kohm，处理模块通过Type-C接口连接器发送唤醒信号至手机，以使得手机侧的PHY模块从下电状态变为上电状态。本申请实施例中，通过开关模块控制Type-C接口连接器中CC引脚的对地阻抗大小，当耳机侧检测到按键事件时，处理模块控制开关模块闭合，减小CC引脚的对地阻抗，处理模块检测下拉电阻的阻值变化，从而向手机侧发送唤醒信号，以使得手机侧的PHY模块上电，响应耳机侧的按键事件。在无按键事件发生时，手机侧的PHY模块下电，在有按键事件发生时，手机侧的PHY模块上电，减少了无按键事件发生时的PHY模块的功耗。

请参阅图7，本申请实施例中基于Type-C耳机的省电电路的另一个实施例包括：

开关模块、处理模块和Type-C接口连接器；

其中开关模块包括：下拉开关S1和保护电阻R2；

下拉开关S1用于控制CC引脚的对地阻抗大小；

保护电阻R2用于减小下拉开关S1的电流，以使得下拉开关S1不被击穿。

需要说明的是，保护电阻R2为可选的，并且保护电阻R2的阻值可以根据实际情况进行设置，本申请实施例中R2的阻值为100Kohm，R2的阻值还可以是其他数值，具体此处不做限定。

举例说明，终端设备为手机，如图7所示，当开关模块断开时，与开关模块并联的下拉电阻R1的阻值不变，CC引脚的对地阻抗为Rd状态，Rd＝5.1kohm，此时处理模块未检测到CC引脚的对地阻抗变化，终端设备的PHY模块保持下电状态；当开关模块闭合时，与开关模块并联的下拉电阻R1被短路，R1的阻值减小，CC引脚的对地阻抗为Ra状态，Ra≤1kohm，处理模块通过Type-C接口连机器发送唤醒信号至手机，以使得手机侧的PHY模块从下电状态变为上电状态。本申请实施例中，通过开关模块控制Type-C接口连接器中CC引脚上的CC引脚的对地阻抗大小，当耳机侧检测到按键事件时，处理模块控制开关模块闭合，减小CC引脚的对地阻抗，处理模块检测下拉电阻的阻值变化，从而向手机侧发送唤醒信号，以使得手机侧的PHY模块上电，响应耳机侧的按键事件。在无按键事件发生时，手机侧的PHY模块下电，在有按键事件发生时，手机侧的PHY模块上电，减少了无按键事件发生时的PHY模块的功耗。

在一种可行的实施方式中，下拉开关S1为N型金属氧化物半导体NMOS管。

在一种可行的实施方式中，下拉开关S1为NMOS管；

该NMOS管的栅极与处理模块的通用输入/输出接口(general purpose inputoutput，GPIO)相连；

该NMOS管的源极与下拉电阻R1的第一端相连；

该NMOS管的漏极与下拉电阻R1的第二端相连；

保护电阻R2的一端与NMOS管的栅极(Grid)连接，保护电阻R2的另一端与NMOS管的源极(Source)相连。

本申请实施例中，由于NMOS管是电压控制元件，主要由栅极与源极之间的电压决定，当NMOS管的栅极和源极之间的电压升高超过阈值，NMOS管的源极和漏极之间导通，下拉电阻R被短路，此时与下拉电阻R1连接的CC引脚的对地阻抗小于1Kohm，从Rd状态变为Ra状态。

在一种可行的实施方式中，

处理模块包括：PD/TypeC识别芯片；

该PD/TypeC识别芯片用于识别CC引脚的对地阻抗变化。

上述对本申请实施例中基于Type-C耳机的省电电路进行了说明，下面对本申请实施例提供的省电方法进行具体说明，请参阅图8，本申请实施例中省电方法的一种实施例示意图，包括：

801、判断耳机是否在预置时长内无音频业务运行。

处理模块判断耳机在预置时长内是否有音频业务在运行。若有音频业务运行，则执行步骤802；若无音频业务运行，则执行步骤803。具体的，耳机判断耳机是否处于工作状态，例如，可以检测震动线圈上是否有电流，或是检测震动线圈上的是否有电压，还可以检测其他工作部件，用以判断耳机是否有音频业务在运行。

需要说明的是，预置时长可以根据实际需要进行设定，例如，将预置时长设置为5分钟，预置时长还可以设置为其他数字，比如，10分钟等，具体此处不做限定。

802、继续保持PHY模块为上电状态。

若确定耳机在预置时长内有音频业务在运行，则处理模块继续保持手机侧的PHY模块为上电状态。

需要说明的是，保持手机侧的PHY模块为上电状态，即耳机侧不需要进行其他操作，耳机侧的处理模块不产生控制指令。

803、将PHY模块下电进入睡眠状态。

若确定耳机在预置时长内有音频业务在运行，则处理模块将手机侧的PHY模块下电，使得手机侧的PHY模块进入睡眠状态。

需要说明的是，耳机侧的处理模块生成一个下电指令，通过耳机侧的D+/D-引脚，将该下电指令发送至手机，手机侧同样通过D+/D-引脚接收该下电指令，并将下电指令转发至手机侧的控制芯片，控制PHY模块下电，PHY模块进入睡眠状态。

804、判断是否有耳机按键事件。

处理模块判断是否有耳机按键事件发生。若无耳机按键事件发生，则执行步骤805；若有耳机按键事件发生，则执行步骤806。具体的，耳机侧的处理模块判断耳机是否触发按键事件，例如，每当用户对耳机的按键进行操作时，耳机的按键会产生一个响应信号并传输给处理模块，耳机侧的处理模块可以检测是否有对应的电流信号，还可以是处理模块检测是否有对应的电压信号等，具体此处不做限定。

805、继续保持PHY模块为下电状态。

若确定耳机没有触发按键事件，则处理模块继续保持手机侧的PHY模块为下电状态。

需要说明的是，保持手机侧的PHY模块为下电状态，即耳机侧不需要进行其他操作，耳机侧的处理模块不产生唤醒指令。

806、将PHY模块从睡眠状态唤醒。

若确定耳机有触发按键事件，则处理模块将PHY模块从睡眠状态唤醒。具体的，耳机通过处理模块向手机发送唤醒指令，将PHY模块从下电状态变为上电状态。

需要说明的是，耳机侧的处理模块生成一个唤醒指令，通过耳机侧的D+/D-引脚，将该唤醒指令发送至手机，手机侧同样通过D+/D-引脚接收该唤醒指令，并将唤醒指令转发至手机侧的控制芯片，手机侧的控制芯片控制PHY模块上电，PHY模块脱离睡眠状态。

本申请实施例中，在Type-C数字耳机插入手机后，如果耳机长时间不使用，可以将手机侧的PHY模块下电，当Type-C数字耳机侧有按键事件触发后，可以通知手机，以使得手机侧的PHY模块重新上电，响应Type-C数字耳机触发的按键事件。

需要说明的是，Type-C耳机和手机连接之后，手机需要做很多交互动作，具体步骤如下：给VBUS引脚的上电，电压大小为5V；延迟100毫秒等待耳机连接稳定，判断耳机是否连接稳定；若是，则手机的处理器在下行端口上驱动SE0，判断延迟是否在10毫秒以内；若延迟在10毫秒以内，则手机采用全速高速模式进行设备识别；若耳机中途断开连接，判断设备是否复位成功；若设备复位成功，则手机采用全速高速模式进行设备识别；手机读取耳机的设备描述符，并为耳机分配设备地址，进行驱动配置；手机保存耳机的设备描述符到存储器中，具体的，可以是配置描述符、接口描述符和端点描述符等，完成驱动配置。

可以理解的是，为了优化耳机唤醒手机Host之后的响应时间，只要不存在耳机拔出事件，只要每次手机Host侧PHY模块下电前，提前将当前读取到的设备描述符和配置信息保存到嵌入式多媒体控制器(embedded multi media card，EMMC)或通用闪存存储(universal flash storage，UFS)等存储设备中，下次唤醒后直接读取上次保存的信息，直接进行通讯，这样节省掉再次握手的时间，加快响应时间。

一种可行的实施方式中，

当开关模块断开时，CC引脚的对地阻抗不变，以使得终端设备的PHY模块保持下电状态；

当开关模块闭合时，下拉电阻R1被短路，CC引脚的对地阻抗变小，处理模块通过Type-C接口连接器发送唤醒信号至终端设备，以使得终端设备的PHY模块从下电状态变为上电状态。

一种可行的实施方式中，

开关模块包括：下拉开关S1和保护电阻R2，下拉开关S1用于控制CC引脚的对地阻抗大小，保护电阻R2用于减小下拉开关S1的电流，所述省电方法包括：

当下拉开关S1不导通时，CC引脚的对地阻抗不变，以使得终端设备的PHY模块保持下电状态；

当下拉开关S1导通时，下拉电阻R1被短路，CC引脚的对地阻抗变小，处理模块通过Type-C接口连接器发送唤醒信号至终端设备，以使得终端设备的PHY模块从下电状态变为上电状态。

一种可行的实施方式中，下拉开关S1为N型金属氧化物半导体NMOS管。

一种可行的实施方式中，NMOS管的栅极与处理模块的通用输入/输出接口相连，NMOS管的源极与下拉电阻R1的第一端相连，NMOS管的漏极与下拉电阻R1的第二端相连，保护电阻R2的一端与NMOS管的栅极连接，保护电阻R2的另一端与NMOS管的源极相连，所述省电方法包括：

当NMOS管不导通时，CC引脚的对地阻抗不变，以使得终端设备的PHY模块保持下电状态；

当NMOS管导通时，下拉电阻R1被短路，CC引脚的对地阻抗变小，处理模块通过Type-C接口连接器发送唤醒信号至终端设备，以使得终端设备的PHY模块从下电状态变为上电状态。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，设备和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种基于Type-C耳机的省电电路，其特征在于，包括：

开关模块、处理模块和Type-C接口连接器；

所述开关模块分别与所述处理模块、所述Type-C接口连接器连接，所述Type-C接口连接器与所述处理模块连接；

所述开关模块用于改变CC引脚的对地阻抗，下拉电阻R1与所述Type-C接口连接器的CC引脚相连；

所述处理模块用于检测所述CC引脚的对地阻抗；

所述Type-C接口连接器用于连接终端设备；

当所述开关模块断开时，所述CC引脚的对地阻抗不变，以使得所述终端设备的物理层PHY模块保持下电状态；

当所述开关模块闭合时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。

2.根据权利要求1所述的省电电路，其特征在于，

所述开关模块包括：下拉开关S1和保护电阻R2；

所述下拉开关S1用于控制所述CC引脚的对地阻抗大小；

所述保护电阻R2用于减小所述下拉开关S1的电流，以使得所述下拉开关S1不被击穿。

3.根据权利要求2所述的省电电路，其特征在于，所述下拉开关S1为N型金属氧化物半导体NMOS管。

4.根据权利要求3所述的省电电路，其特征在于，包括：

所述NMOS管的栅极与所述处理模块的通用输入/输出接口相连；

所述NMOS管的源极与所述下拉电阻R1的第一端相连；

所述NMOS管的漏极与所述下拉电阻R1的第二端相连；

所述保护电阻R2的一端与所述NMOS管的栅极连接，所述保护电阻R2的另一端与所述NMOS管的源极相连。

5.根据权利要求1所述的省电电路，其特征在于，所述处理模块包括：PD/TypeC识别芯片；

所述PD/TypeC识别芯片用于识别所述CC引脚的对地阻抗变化。

6.一种基于Type-C耳机的省电方法，其特征在于，应用于基于Type-C耳机的省电电路，所述省电电路包括开关模块、处理模块和Type-C接口连接器，所述开关模块分别与所述处理模块、所述Type-C接口连接器连接，所述Type-C接口连接器与所述处理模块连接，所述开关模块用于改变CC引脚的对地阻抗，下拉电阻R1与所述Type-C接口连接器的CC引脚相连，所述省电方法包括：

所述处理模块判断耳机是否在预置时长内无音频业务运行；

若有音频业务运行，则所述处理模块继续保持物理层PHY模块为上电状态；

若无音频业务运行，则所述处理模块将所述PHY模块下电进入睡眠状态；

当所述PHY模块下电进入睡眠状态时，所述处理模块判断是否有耳机按键事件；

若无耳机按键事件发生，则所述处理模块保持开关模块为断开状态，继续保持所述PHY模块为下电状态；

若有耳机按键事件发生，则所述处理模块闭合所述开关模块，将所述PHY模块从睡眠状态唤醒。

7.根据权利要求6所述的省电方法，其特征在于，包括：

当所述开关模块断开时，所述CC引脚的对地阻抗不变，以使得所述终端设备的PHY模块保持下电状态；

当所述开关模块闭合时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。

8.根据权利要求7所述的省电方法，其特征在于，所述开关模块包括：下拉开关S1和保护电阻R2，所述下拉开关S1用于控制所述CC引脚的对地阻抗大小，所述保护电阻R2用于减小所述下拉开关S1的电流，所述省电方法包括：

当所述下拉开关S1不导通时，所述CC引脚的对地阻抗不变，以使得所述终端设备的PHY模块保持下电状态；

当所述下拉开关S1导通时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。

9.根据权利要求8所述的省电方法，其特征在于，所述下拉开关S1为N型金属氧化物半导体NMOS管。

10.根据权利要求9所述的省电方法，其特征在于，所述NMOS管的栅极与所述处理模块的通用输入/输出接口相连，所述NMOS管的源极与所述下拉电阻R1的第一端相连，所述NMOS管的漏极与所述下拉电阻R1的第二端相连，所述保护电阻R2的一端与所述NMOS管的栅极连接，所述保护电阻R2的另一端与所述NMOS管的源极相连，所述省电方法包括：

当所述NMOS管不导通时，所述CC引脚的对地阻抗不变，以使得所述终端设备的PHY模块保持下电状态；

当所述NMOS管导通时，所述下拉电阻R1被短路，所述CC引脚的对地阻抗变小，所述处理模块通过所述Type-C接口连接器发送唤醒信号至所述终端设备，以使得所述终端设备的PHY模块从下电状态变为上电状态。