CN109659120B - 包括变压器的含有多个组件的集成电路 - Google Patents
包括变压器的含有多个组件的集成电路 Download PDFInfo
- Publication number
- CN109659120B CN109659120B CN201811187058.6A CN201811187058A CN109659120B CN 109659120 B CN109659120 B CN 109659120B CN 201811187058 A CN201811187058 A CN 201811187058A CN 109659120 B CN109659120 B CN 109659120B
- Authority
- CN
- China
- Prior art keywords
- transformer
- coupled
- switch
- differential output
- receive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
集成电路包括收发器,该收发器包括变压器。该变压器包括耦合到一个或多个初级绕组的输入。该变压器还包括耦合到一个或多个次级绕组的第一集合的第一差分输出。该变压器另外包括耦合到一个或多个次级绕组的第二不同集合的第二差分输出。制造包括收发器的集成电路的方法。该方法包括在半导体衬底上和/或中形成多个组件。该组件中的至少一个包括变压器。该方法包括通过以下操作形成该变压器:形成耦合到输入的一个或多个初级绕组;形成耦合到第一差分输出的一个或多个次级绕组的第一集合;以及形成耦合到第二差分输出的一个或多个次级绕组的第二不同集合。
Description
技术领域
本说明书涉及一种包括收发器的集成电路,该收发器包括变压器。本说明书还涉及一种制造包括收发器的集成电路的方法。
背景技术
在现代集成收发器中,射频(Radio Frequency,RF)信号通常是差分信号。外部平衡-不平衡转换器通常用于在天线与具有差分输入的集成收发器之间执行单端到差分转换。集成变压器的使用可以避免外部平衡-不平衡转换器的使用并可以引起成本降低。
发明内容
在随附的独立权利要求和从属权利要求中阐述了本公开的各方面。来自从属权利要求的特征的组合可以按需要与独立权利要求的特征组合,并且不仅仅是按照权利要求书中所明确地陈述的那样组合。
根据本公开的方面,提供一种包括收发器的集成电路,该收发器包括变压器,该变压器包括:
输入,其耦合到变压器的一个或多个初级绕组;
第一差分输出,其耦合到变压器的一个或多个次级绕组的第一集合;
第二差分输出,其耦合到变压器的一个或多个次级绕组的第二不同集合。
根据本公开的另一方面,提供一种制造包括收发器的集成电路的方法,该方法包括:
提供半导体衬底;以及
在半导体衬底上和/或中形成多个组件,其中该组件中的至少一个包括变压器,并且其中该方法包括通过以下操作形成变压器:
形成耦合到变压器的输入的一个或多个初级绕组;
形成耦合到变压器的第一差分输出的一个或多个次级绕组的第一集合;以及
形成耦合到变压器的第二差分输出的一个或多个次级绕组的第二不同集合。
提供包括集成在集成电路中的变压器的收发器可以减少收发器的成本和大小。此外,由于变压器具有单独输出,每一个具有其自身的相关联绕组集合,因此这些输出可以根据不同应用独立地调适。
举例来说,在一个实施例中,第一差分输出可以耦合到收发器的接收路径,而第二差分输出可以耦合到收发器的发射路径。次级绕组和对应输出可以单独地调适用于其相应接收/发射路径。
在一些实施例中,接收路径可以包括开关,该开关在用于将接收路径耦合到第一差分输出的接通状态与用于将接收路径从第一差分输出解耦的断开状态之间可切换。当发射路径激活时,开关可以可操作以切换到断开状态,以将接收路径从第一差分输出解耦。这可以避免高压摆动进入接收路径,这样可以防止损坏接收路径的潜在敏感组件。
开关可以包括在接收路径的衰减器中。在一些例子中,具有上述功能的多于一个开关可以包括在衰减器中。因此,每个开关可以在当发射路径未激活时用于将接收路径耦合到第一差分输出的接通状态与当发射路径激活时用于将接收路径从第一差分输出解耦的断开状态之间可切换。在一些例子中,在多于一个此种开关包括在衰减器中的情况下,开关可以一起操作(例如,可操作以一起切换(例如,基本上同时))以耦合/解耦接收路径和第一差分输出。
集成电路可以包括中心抽头。中心抽头可以耦合到次级绕组的第一集合。这可以允许优化开关的操作。举例来说,当开关处于接通状态时,中心抽头可以可操作以接地。这可以减小开关的接通状态电阻。当开关处于断开状态时,中心抽头可以可操作以连接到集成电路的电源电压,或在电源电压与地中间的电压。这可以减小开关的断开状态电容。
输入可以耦合到天线。
次级绕组的第一集合可以具有与次级绕组的第二集合不同数目的绕组。以此方式,与次级绕组的第二集合相比,次级绕组的第一集合相对于初级绕组可以具有不同绕组比。这可以允许针对特定应用(例如,接收路径和/或发射路径的特定配置)调谐/优化变压器。
集成电路可以进一步包括电容器组,该电容器组耦合到变压器的绕组中的至少一些绕组以调谐变压器的工作频率。
变压器的初级和次级绕组可以基本上同心。变压器的初级和次级绕组可以由布置在集成电路的半导体衬底的表面上的导电轨道形成,从而允许方便地生成该初级和次级绕组(例如,作为BEOL处理的一部分)。初级绕组以及次级绕组的集合中的至少一个集合可以布置在共同平面中。当从半导体衬底的表面上方观察时,初级绕组可以布置在共同平面中的次级绕组中的一些次级绕组之间。次级绕组的集合中的至少一个集合的绕组可以布置在多于一个平面中。
变压器的绕组的这些布置可以允许变压器方便地且紧凑地集成在半导体裸片上。
输入可以是差分输入。
附图说明
在下文中将仅借助于例子参考附图描述本公开的实施例,在附图中类似附图标记指代类似元件,并且在附图中:
图1A、1B和1C示出根据本公开的实施例的变压器的初级和次级绕组;
图2示出图1的变压器的一部分的截面;
图3示出根据本公开的实施例的收发器;
图4示出根据本公开的实施例的电容器组;
图5A示出根据本公开的实施例的与衰减器串联的开关;
图5B示出根据本公开的实施例的衰减器;
图6示出根据本公开的实施例的电阻器组;
图7示出根据本公开的实施例的衰减器;以及
图8示出根据本公开的实施例的衰减器。
具体实施方式
下文参考附图来描述本公开的实施例。
图1A、1B和1C示出根据本公开的实施例的变压器10的初级和次级绕组。图2示出图1的变压器10的一部分的截面。
变压器10可以包括于提供于半导体衬底上或中的集成收发器。下文将更详细地论述此收发器的其它例子特征。变压器10的绕组可以形成于半导体衬底的主表面上或上方,在该半导体衬底中集成收发器。举例来说,变压器10的绕组可以由金属化堆栈20的图案化金属层(例如,金属轨道)形成。因此,变压器可以使用标准的后段制程(Back End of Line,BEOL)处理技术制造。从图2中可以清楚地理解在此实施例中的绕组的层压配置。如本领域中已知,堆栈26中的导电特征可以通过介入的介电层分离。一个或多个罩盖层(刮擦保护层)可以位于堆栈26的顶部处或附近。
变压器包括一个或多个初级绕组12。变压器还包括一个或多个次级绕组14的第一集合。变压器另外包括一个或多个次级绕组16的第二集合。在本例子中,变压器10的初级和次级绕组基本上是六边形,但是设想其它形状。变压器10的初级绕组12和次级绕组14、16可以基本上同心。
在本例子中,层压变压器10的绕组(例如,提供于金属化堆叠不同层中)。第一层(例如,最上层)可以包括图1A中所示的特征。第二层(例如,中间层)可以包括图1B中所示的特征。第三层(例如,最下层)可以包括图1C中所示的特征。
在本例子中,变压器10的一个或多个初级绕组12位于第一层(图1A)中。第一层还包括变压器的一个或多个次级绕组14的第一集合。在此例子中,次级绕组14包括最外部次级绕组14A以及一个或多个内部次级绕组14B、14C。初级绕组12可以位于次级绕组14之间。例如,如图1A中所示,初级绕组12可以位于最外部次级绕组14A与一个或多个内部次级绕组14B、14C之间。
在本例子中,一个或多个次级绕组16的第二集合位于第二层(参看标记为16A的次级绕组)和第三层(参看标记为16A的次级绕组)中。
变压器10还可以包括用于将不同绕组互连的特征。举例来说,金属填充的通孔20可以在层之间延伸以形成此种类的互连。在另一例子中,图1B中所示的第二层包括桥接部分22,该桥接部分22用于在第一层中的一个或多个初级绕组12上方穿过绕组14。类似地,位于第二层(图1B)中的桥接部分24用于在第一层中的其自身上方穿过绕组14。如可以在图2中看到,金属填充的通孔20还可以将位于第二和第三层中的一个或多个次级绕组16的第二集合的特征互连。
变压器还包括输入2和两个输出4、6。输出4、6均是差分输出。在此例子中,输入2是差分输入。
输入2耦合到变压器10的一个或多个初级绕组12。在此例子中,输入2包括位于第一层(图1A)中的第一端2A以及位于第二层(图1B)中的第二端2B。应注意,第二端2B通过金属填充的通孔20耦合到第一层中的一个或多个初级绕组12的一端。
输出4耦合到变压器10的一个或多个次级绕组14的第一集合的末端。输出6耦合到变压器10的一个或多个次级绕组16的第二集合的末端。
次级绕组14的第一集合可以具有与次级绕组16的第二集合不同数目的绕组。以此方式,与次级绕组16的第二集合相比,次级绕组14的第一集合相对于初级绕组12可以具有不同绕组比。这可以允许针对特定应用(例如,下文将更详细地描述的接收路径和/或发射路径的特定配置)调谐/优化变压器10。
图3示出根据本公开的实施例的收发器30。如先前所述,收发器30的组件可以集成在半导体衬底中。收发器30包括上述种类的变压器10。图3示意性地示出变压器10的初级绕组12以及次级绕组的第一集合14和第二集合16。
在此例子中,收发器30包括接收路径34和发射路径36。变压器10的第一差分输出4耦合到接收路径34。变压器10的第二差分输出6耦合到发射路径36。输入2可以耦合到天线38。在本例子中,输入2的第一端2A/2B耦合到天线,而另一端2B/2A耦合到地42。
在此例子中,收发器30包括多个电容器组32。这些电容器组32可以耦合到变压器10的绕组12、14、16以调谐变压器的工作频率。图4示出此电容器组32的例子。电容器组32包括并联布置的多个电容器60。每个电容器60可以与相应开关62串联连接。通过选择性地打开和关闭开关62中的一个或多个,通过电容器组32添加到电路的电容可以改变。开关62可以是可编程的。在一些例子中,开关可以可操作以打开/关闭,以补偿制造变化和/或环境因素(例如,温度)。
在一些实施例中,接收路径34可以包括开关40。开关可以在接通状态与断开状态之间可切换。开关40可以使用一个或多个MOS晶体管(例如,NMOS)实施。
在接通状态下,开关40将接收路径34耦合到变压器10的第一差分输出4。在断开状态下,开关40将接收路径34从第一差分输出4解耦。当发射路径36激活时,开关40可以可操作以切换到断开状态,以将接收路径34从第一差分输出4解耦。这可以避免高压摆动从发射路径36进入接收路径34,这样可以防止损坏接收路径34的潜在敏感组件。
在一些实施例中,变压器10可以包括多个中心抽头。在图3中所示的例子中,变压器10配备有第一中心抽头44和第二中心抽头46。第一中心抽头44耦合到次级绕组14的第一集合。第二中心抽头46耦合到次级绕组16的第二集合。中心抽头可以允许接收路径34和发射路径36的共模电压固定。
电压可以施加(例如,以可编程方式)到中心抽头44以优化开关40的性能。举例来说,当开关处于接通状态时,中心抽头44可以可操作以耦合到地。这可以减小形成开关40的MOS晶体管的接通状态电阻。而且,当输入电平高(例如(10dBm))时,这可以减少或防止由开关的漏极-体结形成的寄生二极管对信号的削波。当开关处于断开状态时,中心抽头44还可以可操作以耦合到集成电路的电源电压,或在电源电压与地中间的电压。这可以减小形成开关的MOS晶体管的断开状态电容。而且,当输出电平高(例如(10dBm))时,这可以类似地减少或防止信号的削波。
收发器30的接收路径34和发射路径36可以包括多个组件,用于处理通过变压器10由天线38发送/接收的信号。举例来说,接收路径34可以包括放大器(例如,低噪声放大器(low noise amplifier,LNA)44)、混频器46、中频(intermediate frequency,IF)滤波器和模数转换器50中的一个或多个。发射路径36可以包括功率放大器52、锁相环路(phaselocked loop,PLL)54和数模转换器56中的一个或多个。
接收路径34还可以包括衰减器(图3中未示出)。举例来说,衰减器可以位于开关40与低噪声放大器44之间。
图5A示出包括开关40和衰减器70的接收路径34的一部分。衰减器70包括电阻器74、76、78。电阻器74、76串联布置在接收路径34中。电阻器78连接在地与位于两个串联连接的电阻器74、76之间的节点之间。衰减器70包括与串联连接的电阻器74、76对并联布置的开关72。开关72可以关闭,以便绕过衰减器70的电阻器,或打开,使得衰减器70衰减接收路径34中的信号。在操作期间,衰减器70提供的衰减可以通过改变电阻器74、76、78和/或通过打开/关闭开关72来改变。
设想开关40的功能可以并入到衰减器70中。这可以允许省略开关40。图5B中示出这种情况的例子。
图5B中所示的衰减器70具有与图5A中的衰减器70类似的构造。然而,图5B中的衰减器70中的开关72可用于以类似于上文关于开关40描述的方式起作用。例如,当发射路径36激活时,开关72可以可操作以切换到断开状态,以将接收路径34从第一差分输出4解耦。如先前所描述,这可以避免高压摆动从发射路径36进入接收路径34。在此实施例中,74、76、78中的至少一些(以及通常至少电阻器74)可以包括如下文关于图6所描述的电阻器组,其中电阻器组的开关82还可以操作(即,打开)以当发射路径36激活时将接收路径34从第一差分输出4解耦。以此方式,当开关72处于断开状态时,可以避免从发射路径36沿着接收路径34穿过电阻器74、76、78的高压摆动。
图7示出可以包括在接收路径34中的衰减器70的另一例子。在此例子中,衰减器70包括开关72,该开关72以类似于上文关于图5B描述的方式操作。在图7中,衰减器70包括电阻器75、77、79。电阻器75串联布置在接收路径34中。电阻器77连接在地与电阻器75中最接近变压器10的端部之间。电阻器79连接在地与电阻器75中最远离变压器10的端部之间。在操作期间,衰减器70提供的衰减可以通过改变电阻器75、77、79和/或通过打开/关闭开关72来改变。如同图5B的例子,电阻器75、77、79中的至少一些(以及通常至少电阻器75)可以包括如下文关于图6描述的电阻器组,其中电阻器组的开关82还可以操作(即,打开)以当发射路径36激活时将接收路径34从第一差分输出4解耦。以此方式,当开关72处于断开状态时,可以避免从发射路径36沿着接收路径34穿过电阻器75、77、79的高压摆动。
图8示出可以包括在接收路径34中的衰减器70的另一例子。在此例子中,衰减器70包括开关72,该开关72以类似于上文关于图5B描述的方式操作。在图8中,衰减器70包括电阻器92、94、96。在此例子中,电阻器92、96是固定(不可变)电阻器。电阻器92、96串联布置在接收路径34中。电阻器94连接在地与位于两个串联连接的电阻器92、96之间的节点之间。与两个串联连接的电阻器92、96串联提供另一开关90。如上所述,此开关90可以类似于开关72操作。具体来说,在此实施例中,设想开关72、90可以一起操作,以当发射路径36激活时将接收路径34从第一差分输出4解耦。在操作期间,衰减器70提供的衰减可以通过打开/关闭开关72、90来改变。
在使用可变电阻器的每个例子衰减器中,设想电阻器74、76、78、75、77、79可以是可变电阻器。类似地,如先前所述,还设想每个电阻器74、76、78、75、77、79可以包括可编程电阻器组。图6中示出此电阻器组80的例子。图6中的电阻器组80包括并联布置的多个电阻器84。每个电阻器84可以与相应开关82串联连接。通过选择性地打开和关闭开关82中的一个或多个,电阻器组80提供的电阻器可以改变。开关82可以是可编程的。如先前所述,另外设想开关82本身还可以用于如上所述操作,以当发射路径36激活时将接收路径34从第一差分输出4解耦。
设想本文所描述的例子衰减器70的电阻器可以用电容器替换。如同上文描述的电阻器,设想电容器可以是可变电容器和/或可以使用电容器组实施。电容器组可以类似于图6中所示的电阻器组80,其中电阻器84用电容器替换。
本文描述的衰减器可以固定或可以通过软件或通过自动增益控制(AutomaticGain Control,AGC)算法可编程。
因此,已描述一种包括收发器的集成电路,该收发器包括变压器。变压器包括耦合到一个或多个初级绕组的输入。变压器还包括耦合到一个或多个次级绕组的第一集合的第一差分输出。变压器另外包括耦合到一个或多个次级绕组的第二不同集合的第二差分输出。制造包括收发器的集成电路的方法。该方法包括在半导体衬底上和/或中形成多个组件。组件中的至少一个包括变压器。该方法包括通过以下操作形成变压器:形成耦合到输入的一个或多个初级绕组;形成耦合到第一差分输出的一个或多个次级绕组的第一集合;以及形成耦合到第二差分输出的一个或多个次级绕组的第二不同集合。
尽管已经描述了本公开的具体实施例,但是应了解,可以在权利要求书的范围内作出许多修改/添加和/或替代。
Claims (7)
1.一种包括收发器的集成电路,其特征在于,所述收发器包括变压器,所述变压器包括:
输入,其耦合到所述变压器的一个或多个初级绕组;
第一差分输出,其耦合到所述变压器的一个或多个次级绕组的第一集合;
第二差分输出,其耦合到所述变压器的一个或多个次级绕组的第二不同集合;
所述第一差分输出耦合到所述收发器的接收路径;
所述第二差分输出耦合到所述收发器的发射路径;
所述接收路径包括开关,所述开关在以下状态之间可切换:
用于将所述接收路径耦合到所述第一差分输出的接通状态;以及
用于将所述接收路径从所述第一差分输出解耦的断开状态,
其中当所述发射路径激活时,所述开关可操作以切换到所述断开状态,以将所述接收路径从所述第一差分输出解耦;以及
所述集成电路包括耦合到次级绕组的所述第一集合的中心抽头,其中所述中心抽头可操作以:
当所述开关处于所述接通状态时接地;以及
当所述开关处于断开状态时,连接到所述集成电路的电源电压,或在所述电源电压与地中间的电压。
2.根据权利要求1所述的集成电路,其特征在于,所述开关包括在所述接收路径的衰减器中。
3.根据权利要求1所述的集成电路,其特征在于,所述输入耦合到天线。
4.根据权利要求1所述的集成电路,其特征在于,次级绕组的所述第一集合具有的绕组的数目与次级绕组的所述第二不同集合具有的绕组的数目不同,其中与次级绕组的所述第二不同集合相比,次级绕组的所述第一集合相对于所述初级绕组具有不同绕组比。
5.根据权利要求1所述的集成电路,其特征在于,进一步包括电容器组,所述电容器组耦合到所述变压器的所述初级绕组和所述次级绕组中的至少一些绕组,以调谐所述变压器的工作频率。
6.根据权利要求1所述的集成电路,其特征在于,所述变压器的所述初级绕组和所述次级绕组同心。
7.一种制造包括收发器的集成电路的方法,其特征在于,所述方法包括:
提供半导体衬底;以及
在所述半导体衬底上和/或中形成多个组件,其中所述组件中的至少一个包括变压器,并且其中所述方法包括通过以下操作形成所述变压器:
形成耦合到所述变压器的输入的一个或多个初级绕组;
形成耦合到所述变压器的第一差分输出的一个或多个次级绕组的第一集合;
形成耦合到所述变压器的第二差分输出的一个或多个次级绕组的第二不同集合;
形成所述收发器的接收路径,所述第一差分输出耦合到所述收发器的接收路径;
形成所述收发器的发射路径,所述第二差分输出耦合到所述收发器的发射路径;
所述接收路径包括开关,所述开关在以下状态之间可切换:
用于将所述接收路径耦合到所述第一差分输出的接通状态;以及
用于将所述接收路径从所述第一差分输出解耦的断开状态,
其中当所述发射路径激活时,所述开关可操作以切换到所述断开状态,以将所述接收路径从所述第一差分输出解耦;
形成耦合到次级绕组的所述第一集合的中心抽头,其中所述中心抽头可操作以:
当所述开关处于所述接通状态时接地;以及
当所述开关处于断开状态时,连接到所述集成电路的电源电压,或在所述电源电压与地中间的电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17306368.6A EP3471140B1 (en) | 2017-10-11 | 2017-10-11 | Integrated circuit including a plurality of components including a transformer |
EP17306368.6 | 2017-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109659120A CN109659120A (zh) | 2019-04-19 |
CN109659120B true CN109659120B (zh) | 2024-07-16 |
Family
ID=
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201342818A (zh) * | 2012-04-06 | 2013-10-16 | Realtek Semiconductor Corp | 共用多繞組變壓器的收發器 |
CN105245193A (zh) * | 2011-05-19 | 2016-01-13 | 联发科技股份有限公司 | 信号收发器 |
WO2017099578A1 (en) * | 2015-12-07 | 2017-06-15 | Greenpeak Technologies B.V. | On-chip balun circuit and multi-port antenna switch circuit |
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105245193A (zh) * | 2011-05-19 | 2016-01-13 | 联发科技股份有限公司 | 信号收发器 |
TW201342818A (zh) * | 2012-04-06 | 2013-10-16 | Realtek Semiconductor Corp | 共用多繞組變壓器的收發器 |
WO2017099578A1 (en) * | 2015-12-07 | 2017-06-15 | Greenpeak Technologies B.V. | On-chip balun circuit and multi-port antenna switch circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11923322B2 (en) | Integrated tunable filter architecture | |
US9166640B2 (en) | Adjustable impedance matching network | |
US10193521B2 (en) | Adjustable impedance matching network | |
Abdelhalem et al. | Hybrid transformer-based tunable differential duplexer in a 90-nm CMOS process | |
US7526256B2 (en) | Transformer-based multi-band RF front-end architecture | |
US20070115086A1 (en) | Multilayer circuit with variable inductor, and method of manufacturing it | |
US20150042412A1 (en) | Directional coupler circuit techniques | |
US9293797B2 (en) | RF switch with transformer and switching method thereof | |
KR20140047554A (ko) | 개선된 품질 계수를 가진 임피던스 매칭 네트워크, 및 임피던스 매칭 방법 | |
Hangai et al. | $ S $-and $ C $-band ultra-compact phase shifters based on all-pass networks | |
KR20060058735A (ko) | 집적 회로 및 인쇄 회로 기판을 위한 가변 인덕터 | |
US20220393650A1 (en) | Wideband Multi Gain LNA Architecture | |
US10367539B2 (en) | Integrated circuit including a plurality of components including a transformer | |
US10992286B2 (en) | Signal switching systems and modules and devices using same | |
JP2013526214A (ja) | Rf(無線周波数)スイッチ | |
CN109659120B (zh) | 包括变压器的含有多个组件的集成电路 | |
US20230022015A1 (en) | Compact Antenna Impedance Tuner | |
US20170093032A1 (en) | Radio-Frequency Apparatus With Integrated Antenna Control and Associated Methods | |
Elkholy et al. | A 1.6–2.2 GHz 23dBm low loss integrated CMOS duplexer | |
US20240063843A1 (en) | Broadband high power trx hybrid implementation | |
US20240063833A1 (en) | Broadband high power transmit/receive switch system | |
US20240113678A1 (en) | Balun With Improved Common Mode Rejection Ratio | |
Kang et al. | Design of a phase shifter with improved bandwidth using embedded series-shunt switches | |
GB2515770A (en) | Tuning network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |