CN109658473B - 主动降低数据链路负载方法、装置和计算机设备 - Google Patents

Abstract

本申请涉及一种主动降低数据链路负载方法、装置和计算机设备。所述方法包括：接收采集链路的快计数符合事件和慢计数符合事件；判断存储器的缓存状态，所述存储器用于缓存所述快计数符合事件和慢计数符合事件；若所述存储器的缓存量大于预设阈值，则基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理，所述预设比例中慢计数符合事件的丢包比例大于所述快计数符合事件的丢包比例。上述主动降低数据链路负载方法、装置和计算机设备，控制PET系统在高活度高计数率的情况下数据的丢包情况，保证数据的可用性、正确性以及重建图像的一致性。

Description

主动降低数据链路负载方法、装置和计算机设备

技术领域

本申请涉及医学图像技术领域，特别是涉及一种主动降低数据链路负载方法、装置和计算机设备。

背景技术

正电子发射计算机断层扫描(Positron Emission Tomography，PET)是一种利用向生物体内部注入正电子放射性同位素标记的化合物，而在体外测量它们的空间分布和时间特性的三维成像无损检测技术，具有灵敏度高、准确性好、定位准确的特点。

PET的工作原理为：将发射正电子的放射性核素标记到能够参与人体组织血流或代谢过程的化合物上，将标有带正电子化合物的放射性核素注射到受检者体内，让受检者在PET的有效视野范围内进行PET显像。在PET扫描过程中，放射核素发射出的正电子在体内移动大约1mm后与组织中的负电子结合发生湮灭辐射(即湮灭事件)，产生两个能量相等、方向相反的γ光子。由于两个γ光子在体内的路程不同，到达两个探测器的时间也有一定差别，如果在规定的时间窗内(例如0-15us)，位于响应线上的探头系统探测到两个互成180度(±0.25度)的光子时，构成一个符合事件，处理设备就会记录下响应的数据，原始数据通过图像重建技术，可获得所需要的图像。

目前的长轴向PET系统，由于系统灵敏度增加，导致数据量和计数率都会成倍增长，如果将数据全部接收用于图像重建，会导致各链路出现不同程度的丢包情况，影响数据的可用性、正确性以及重建图像的一致性。

发明内容

基于此，有必要针对目前的长轴向PET系统如果将数据全部接收用于图像重建，会导致各链路出现不同程度的丢包情况，影响数据的可用性、正确性以及重建图像的一致性的技术问题，提供一种主动降低数据链路负载方法、装置、计算机设备和存储介质。

一种主动降低数据链路负载方法，方法包括：

接收采集链路的快计数符合事件和慢计数符合事件；

判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件；

若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

在其中一个实施例中，还包括：接收采集链路的快计数符合事件和慢计数符合事件包括：

接收多条采集链路的快计数符合事件和慢计数符合事件。

在其中一个实施例中，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理还包括：

获取丢包统计数据，并将丢包统计数据进行存储。

在其中一个实施例中，丢包统计数据包括丢包数量、丢包类型以及丢包链路信息。

在其中一个实施例中，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理之后还包括：

基于慢计数符合事件的丢包数量对慢计数符合事件构成的弦图进行校正。

在其中一个实施例中，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理之后还包括：

基于快计数符合时间的丢包数量以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正。

在其中一个实施例中，在所述基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理之前还包括：

基于预设比例调整对所述快计数符合事件和所述慢计数符合事件的接收频率，对所述快计数符合事件的接收频率大于对所述慢计数符合事件的接收频率。

一种主动降低数据链路负载装置，装置包括：

接收模块，用于接收采集链路的快计数符合事件和慢计数符合事件；

判断模块，用于判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件；

丢包处理模块，用于若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现以下步骤：

接收采集链路的快计数符合事件和慢计数符合事件；

判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件；

若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：

接收采集链路的快计数符合事件和慢计数符合事件；

判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件；

若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

上述主动降低数据链路负载方法、装置、计算机设备和存储介质，通过接收采集链路的快计数符合事件和慢计数符合事件，判断存储器的缓存状态，在存储器的缓存量大于预设阈值时，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例的方法对PET系统采集得到的数据进行丢包处理，以控制PET系统在高活度高计数率的情况下数据的丢包情况，保证数据的可用性、正确性以及重建图像的一致性。

附图说明

图1为本发明一个实施例中的主动降低数据链路负载方法的流程示意图；

图2为本发明一个实施例中的主动降低数据链路负载方法的硬件拓扑图；

图3为本发明一个实施例中的前端数据转发模块与单事件符合模块之间的数据传输逻辑图；

图4为本发明一个实施例中的主动降低数据链路负载装置的结构框图；

图5为本发明一个实施例中计算机设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

正电子发射断层显像(Positron Emission Tomography，PET)探测器，通常设置在各种应用PET技术的大型医疗设备中，例如：设置在正电子发射断层显像-计算机断层成像(Positron Emission Tomography-Computed Tomography，PET-CT)设备或者正电子发射断层显像-磁共振成像(Positron Emission Tomography-Magnetic Resonance Imaging，PET-MRI)设备中，是目前最先进的医疗诊断装置。

PET探测器的工作原理是：把具有正电子发射功能的同位素标记药物(显像剂)注入生物体内，这些药物在参与生物体的生理代谢过程中发生湮灭效应，生成基本上沿180°方向发射的两个能量为0.511MeV的彼此运动相反的γ射线光量子；根据生物体不同部位吸收标记化合物能力的不同，同位素在生物体内各部位的浓聚程度也不同，湮灭反应产生光子的强度也不同；因此，用环绕生物体的PET探测器，可以检测到生物体释放出光子的时间、位置、数量和方向，并通过光电倍增管将光信号转变为时间脉冲信号，经过计算机系统对上述信息进行采集、存储、运算、数/模转换和影像重建，从而获得生物体相应器官的图像。凡代谢率高的组织或病变，在PET图像上呈现明亮的高代谢亮信号，凡代谢率低的组织或病变在PET图像上呈现出低代谢暗信号。

请参阅图1，图1为本发明一实施例的主动降低数据链路负载方法的流程示意图。

在本实施例中，主动降低数据链路负载方法包括：

步骤100，接收采集链路的快计数符合事件和慢计数符合事件。

示例性地，PET系统包括多条采集链路以采集PET数据，PET数据包括快计数符合事件和慢计数符合事件。

在本实施例中，接收采集链路的快计数符合事件和慢计数符合事件包括接收多条采集链路的快计数符合事件和慢计数符合事件。

步骤110，判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件。

示例性地，判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件包括获取存储器的缓存状态，并将缓存状态与预设阈值进行比较。

步骤120，若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

示例性地，预设阈值可以由用户进行设定。

示例性地，以预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例之前还包括基于预设比例调整对所述快计数符合事件和所述慢计数符合事件的接收频率，对快计数符合事件的接收频率大于对慢计数符合事件的接收频率。可以理解的，对快计数符合事件的接收频率与对慢计数符合事件的接收频率的比值可以为N：1，N可以为大于1的数值，可以根据PET系统的计数率进行动态调整。

可以理解的，若存储器的缓存量小于预设阈值，则以1:1的比值对快计数符合事件和慢计数符合事件进行接收。

在本实施例中，基于预设比例对快计数符合事件和慢计数符合事件进行接收包括采用轮询机制，依次对快计数符合事件和慢计数符合事件进行接收，当对快计数符合事件的接收频率大于对慢计数符合事件的接收频率时，轮询机制可以设置为如下的接收顺序：接收链路1快计数符合事件，接收链路1慢计数符合事件，接收链路1快计数符合事件，接收链路2快计数符合事件，......。在其它实施例中，轮询机制还可以设置为如下的接收顺序：接收链路1快计数符合事件，接收链路1快计数符合事件，接收链路1慢计数符合事件，接收链路2快计数符合事件，......。可以理解的，轮询机制的接收顺序只需达到对快计数符合事件的接收频率大于对慢计数符合事件的接收频率的效果即可，具体比例可以根据实际情况进行设定。

可以理解的，所述丢包即为基于各个符合模块的轮询机制，调整快计数符合事件及慢计数符合事件的轮询策略，提高快计数符合事件的检测频率，选择性接收符合事件(即丢弃一部分符合事件)。

可以理解的，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理还包括当存储器的缓存状态大于第二预设阈值时，在一轮轮询中不对慢计数符合事件进行接收。具体地，第二预设阈值大于预设阈值。示例性地，一轮轮询表示将各采集链路的快计数符合事件和慢计数符合事件都访问一遍。

在本实施例中，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理还包括获取丢包统计数据，并将丢包统计数据进行存储。示例性地，丢包统计数据包括丢包数量、丢包类型以及丢包链路信息。具体地，丢包数量表示未接收的符合事件的数量，丢包类型表示快计数符合事件或慢计数符合事件，丢包链路信息表示未接收的符合事件属于哪条采集链路。

步骤130，基于丢包处理结果进行图像重建。

示例性地，基于丢包处理结果进行图像重建包括基于丢包数量和丢包类型对慢计数符合事件构成的弦图进行校正。可以理解的，基于接收到的慢计数符合事件，可以生成弦图，然后根据接收到的慢计数符合事件的数量和慢计数符合事件的丢包数量计算权重，将权重应用到慢计数符合事件弦图(Delay Sinogram)上，以进行校正。

示例性地，基于丢包处理结果进行图像重建还包括基于丢包数量、丢包类型以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正。具体地，基于丢包数量、丢包类型以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正包括计算每个时间片内不同采集链路的快计数符合事件的丢包数量，根据接收到的快计数符合事件的数量和快计数符合事件的丢包数量计算权重，基于权重对死时间校正因子进行校正，以对死时间偏差进行校正。

可以理解的，若对每个时间片内的不同采集链路的快计数符合事件的丢包权重都进行计算，效率较低，因此通常以一个时间片为单位，示例性地，时间片可以为100ms，统计这个时间范围内各个采集链路接收到的快计数符合事件的数量和快计数符合事件的丢包数量，计算权重，统一应用到每一采集链路中所有时间片的快计数符合事件上。示例性地，若第一采集链路的快计数符合事件的接收数量和丢包数量的权重为1:1，则第一采集链路的每个时间片内的死时间校正因子都乘以2。可以理解的，由于每条采集链路的信噪比均存在差异，受活度分布、轴向倾斜角、衰减等因素影响，因此要对每条采集链路分别进行校正。

可以理解的，基于死时间校正因子和慢计数符合事件弦图的校正结果对图像进行重建得到重建图像。

请参阅图2，图2为本发明一个实施例中的主动降低数据链路负载方法的硬件拓扑图。具体地，控制台负责UI(界面)操作，重建任务触发，设备控制及重建结果管理等，网络转发器用于接收控制台的指令并转发给其它设备，前端数据转发模块用于接收网络转发器传送的指令并控制单事件符合模块工作，单事件符合模块用于根据所述前端数据转发模块传送的指令接收快计数符合事件和慢计数符合事件，并将接收到的数据传送给所述前端数据转发模块，所述重建模块用于根据所述单事件符合模块接收的快计数符合事件和慢计数符合事件进行图像校正及重建。示例性地，所述主动降低数据链路负载方法用于控制所述单事件符合模块接收快计数符合事件和慢计数符合事件。

请参阅图3，图3为本发明一个实施例中的前端数据转发模块与单事件符合模块之间的数据传输逻辑图。具体地，所述单事件符合模块对应多条采集链路，每条采集链路均采集快计数符合事件和慢计数符合事件，所述单事件符合模块接收多条所述采集链路的快计数符合事件和慢计数符合事件，并将接收到的符合事件信息和丢包统计数据传送给所述前端数据转发模块。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，如图4所示，提供了一种主动降低数据链路负载装置，包括：接收模块200、判断模块210、丢包处理模块220和图像重建模块230，其中：

接收模块200，用于接收采集链路的快计数符合事件和慢计数符合事件。

接收模块200，还用于接收多条采集链路的快计数符合事件和慢计数符合事件。

判断模块210，用于判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件。

丢包处理模块220，用于若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

丢包处理模块220，还用于基于预设比例调整对所述快计数符合事件和所述慢计数符合事件的接收频率，对快计数符合事件的接收频率大于对慢计数符合事件的接收频率。

丢包处理模块220，还用于获取丢包统计数据，并将丢包统计数据进行存储。

图像重建模块230，用于基于丢包处理结果进行图像重建。

图像重建模块230，还用于基于慢计数符合事件的丢包数量对慢计数符合事件构成的弦图进行校正。

图像重建模块230，还用于基于快计数符合时间的丢包数量以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正。

关于主动降低数据链路负载装置的具体限定可以参见上文中对于主动降低数据链路负载方法的限定，在此不再赘述。上述主动降低数据链路负载装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图5所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种主动降低数据链路负载方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：

接收采集链路的快计数符合事件和慢计数符合事件；

判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件；

若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

在一个实施例中，处理器执行计算机程序时还实现以下步骤：

接收多条采集链路的快计数符合事件和慢计数符合事件。

在一个实施例中，处理器执行计算机程序时还实现以下步骤：

基于预设比例调整对所述快计数符合事件和所述慢计数符合事件的接收频率，对快计数符合事件的接收频率大于对慢计数符合事件的接收频率。

在一个实施例中，处理器执行计算机程序时还实现以下步骤：

获取丢包统计数据，并将丢包统计数据进行存储。

在一个实施例中，处理器执行计算机程序时还实现以下步骤：

基于慢计数符合事件的丢包数量对慢计数符合事件构成的弦图进行校正。

在一个实施例中，处理器执行计算机程序时还实现以下步骤：

基于快计数符合时间的丢包数量以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：

接收采集链路的快计数符合事件和慢计数符合事件；

判断存储器的缓存状态，存储器用于缓存快计数符合事件和慢计数符合事件；

若存储器的缓存量大于预设阈值，则基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

接收多条采集链路的快计数符合事件和慢计数符合事件。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

基于预设比例调整对所述快计数符合事件和所述慢计数符合事件的接收频率，对快计数符合事件的接收频率大于对慢计数符合事件的接收频率。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

获取丢包统计数据，并将丢包统计数据进行存储。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

基于慢计数符合事件的丢包数量对慢计数符合事件构成的弦图进行校正。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

基于快计数符合时间的丢包数量以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正。

上述主动降低数据链路负载方法、装置、计算机设备和存储介质，通过接收采集链路的快计数符合事件和慢计数符合事件，判断存储器的缓存状态，在存储器的缓存量大于预设阈值时，基于预设比例对快计数符合事件和慢计数符合事件进行丢包处理，预设比例中慢计数符合事件的丢包比例大于快计数符合事件的丢包比例的方法对PET系统采集得到的数据进行丢包处理，以控制PET系统在高活度高计数率的情况下数据的丢包情况，保证数据的可用性、正确性以及重建图像的一致性。并且，上述主动降低数据链路负载方法、装置、计算机设备和存储介质可以同时接收多条采集链路的快计数符合事件和慢计数符合事件，既能用在短轴PET扫描上，也能适应长轴PET扫描的应用场景，适应性更强。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种主动降低数据链路负载方法，其特征在于，包括：

接收采集链路的快计数符合事件和慢计数符合事件；

判断存储器的缓存状态，所述存储器用于缓存所述快计数符合事件和慢计数符合事件；

若所述存储器的缓存量大于预设阈值，则基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理，所述预设比例中慢计数符合事件的丢包比例大于所述快计数符合事件的丢包比例。

2.根据权利要求1所述的主动降低数据链路负载方法，其特征在于，所述接收采集链路的快计数符合事件和慢计数符合事件包括：

接收多条采集链路的快计数符合事件和慢计数符合事件。

3.根据权利要求2所述的主动降低数据链路负载方法，其特征在于，所述基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理还包括：

获取丢包统计数据，并将丢包统计数据进行存储。

4.根据权利要求3所述的主动降低数据链路负载方法，其特征在于，所述丢包统计数据包括丢包数量、丢包类型以及丢包链路信息。

5.根据权利要求4所述的主动降低数据链路负载方法，其特征在于，所述基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理之后还包括：

基于所述慢计数符合事件的丢包数量对慢计数符合事件构成的弦图进行校正。

6.根据权利要求4所述的主动降低数据链路负载方法，其特征在于，所述基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理之后还包括：

基于所述快计数符合时间的丢包数量以及丢包链路信息对各链路的快计数符合事件的死时间偏差进行校正。

7.根据权利要求1所述的主动降低数据链路负载方法，其特征在于，在所述基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理之前还包括：

基于预设比例调整对所述快计数符合事件和所述慢计数符合事件的接收频率，对所述快计数符合事件的接收频率大于对所述慢计数符合事件的接收频率。

8.一种主动降低数据链路负载装置，其特征在于，所述装置包括：

接收模块，用于接收采集链路的快计数符合事件和慢计数符合事件；

判断模块，用于判断存储器的缓存状态，所述存储器用于缓存所述快计数符合事件和慢计数符合事件；

丢包处理模块，用于若所述存储器的缓存量大于预设阈值，则基于预设比例对所述快计数符合事件和慢计数符合事件进行丢包处理，所述预设比例中慢计数符合事件的丢包比例大于所述快计数符合事件的丢包比例。

9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。