CN109639457A - 一种jesd204b协议高速发送器单粒子错误率的测试系统及方法 - Google Patents

一种jesd204b协议高速发送器单粒子错误率的测试系统及方法 Download PDF

Info

Publication number
CN109639457A
CN109639457A CN201811368413.XA CN201811368413A CN109639457A CN 109639457 A CN109639457 A CN 109639457A CN 201811368413 A CN201811368413 A CN 201811368413A CN 109639457 A CN109639457 A CN 109639457A
Authority
CN
China
Prior art keywords
particle
high speed
parallel data
error
speed transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811368413.XA
Other languages
English (en)
Other versions
CN109639457B (zh
Inventor
李哲
郑宏超
边强
陈茂鑫
宋小敬
毕潇
杜守刚
于春青
赵旭
穆里隆
彭惠薪
徐雷霈
张栩燊
董方磊
武永俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201811368413.XA priority Critical patent/CN109639457B/zh
Publication of CN109639457A publication Critical patent/CN109639457A/zh
Application granted granted Critical
Publication of CN109639457B publication Critical patent/CN109639457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0847—Transmission error

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种JESD204B协议高速发送器单粒子错误率的测试系统及方法，将高速发送器和可编程逻辑器件搭建成测试系统，可编程逻辑器件产生并行数据给高速发送器的并行端，同时配置高速发送器；高速发送器产生的串行数据发送给可编程逻辑器件并进行串并转换，然后可编程逻辑器件对低速的数据进行解析，检测高速发送器的单粒子错误率。本发明有效的提高了单粒子机时利用率，且数据链路完整，利用可编程逻辑器件将高速串行数据解串为低速的并行数据进行处理，而不是利用误码仪和高速示波器等昂贵的仪器进行监测，提升高速信号测试稳定性，并且降低了试验成本；按照不同错误类型自动分类进行统计，提高了测试效率。

Description

一种JESD204B协议高速发送器单粒子错误率的测试系统及 方法
技术领域
本发明涉及一种JESD204B协议高速发送器单粒子错误率的测试方法，属于半导体集成电路抗空间单粒子效应能力验证技术领域。
背景技术
随着宇航技术的迅速发展，总线传输带宽已经成为了限制空间飞行器整体性能的关键因素，传统的数据总线已经不能满足日益增长的通讯数据量，因此研制出更新型的高速接口成为提高数据传输效率的关键，JESD204B系列发送器接口采用高速串行链路传输可以有效的解决数据总线面临的问题。当空间飞行器长期处于恶劣的空间辐射环境中，其中电子设备容易受到空间粒子辐射效应的影响从而发生错误甚至失效，从而影响整个系统的稳定性，因而需要对JESD204B系列发送器接口的单粒子敏感性进行评估。目前针对该系列接口的测试主要依赖于误码仪、高速示波器等昂贵的设备，但将这些仪器搬运至辐射试验现场是很困难的，而且试验现场具有电磁干扰噪声大，不便于安装的特点，因而需要开发便捷、高效的测试系统来评估接口电路的单粒子的敏感性，并降低试验成本。
发明内容
本发明的技术解决问题是：克服现有技术的不足之处，提供一种JESD204B协议高速发送器单粒子错误率的测试系统及方法，该方法利用可编程逻辑器件把高速串行数据转化为低速并行数据进行单粒子错误率的测试，从而克服了高速信号测试对测试环境要求高、稳定性差，需要利用误码仪等昂贵仪器搬运至试验现场进行测试的缺点。
本发明的技术解决方案是：JESD204B协议高速发送器单粒子错误率的测试系统，包括：并行数据产生模块、系统参数配置模块、单粒子翻转检测模块、单粒子功能中断检测模块；
并行数据产生模块产生并行数据作为待测试高速发送器的输入；
系统参数配置模块根据测试要求配置所述高速发送器的工作模式；
待测试高速发送器置于辐照范围内，单粒子功能中断检测模块，实时监控待测试高速发送器在当前工作模式下传输层、链路层、物理层各层是否出现单粒子中断错误，若出现单粒子中断错误，则发出自动复位指令至并行数据产生模块、系统参数配置模块，控制并行数据产生模块、系统参数配置模块自动复位并重新开始新的处理；记录发生单粒子中断的次数以及发生单粒子中断的位置；
单粒子翻转检测模块接收所述高速发送器返回的串行数据并转化为并行数据，将并行数据处理后与并行数据产生模块产生的并行数据进行比对检测，记录粒子注量达到预设总注量期间的单粒子翻转次数。
优选的，所述的并行数据产生模块、系统参数配置模块、单粒子翻转检测模块、单粒子功能中断检测模块通过在一片具有接收器的FPGA上实现。
优选的，所述的单粒子翻转检测模块通过具有JESD204B协议的IP核实现，或者通过FPGA中的SERDES硬核实现将所述高速发送器返回的串行数据并转化为并行数据，通过FPGA中重新设置模块实现将并行数据处理后与并行数据产生模块产生的并行数据进行比对检测，记录粒子注量达到预设总注量期间的单粒子翻转次数。
优选的，还包括人机操作界面，通过人机操作界面发出测试开始指令，以及根据测试需求发出指令控制并行数据产生模块产生对应的并行数据，控制系统参数配置模块进行对应的工作模式配置；接收单粒子翻转检测模块、单粒子功能中断检测模块返回的单粒子中断次数、单粒子中断位置以及单粒子翻转次数进行存储并显示。
优选的，所述的并行数据包括正弦码型、递增数码型、锯齿波码型、三角波码型、Prbs7伪随机码型；最优的为Prbs7伪随机码型。
优选的，所述的单粒子功能中断检测模块，包括单粒子中断监控子模块、错误指示检测模块；若出现单粒子中断错误，则通知错误指示检测模块进行检测；
错误指示检测模块通过SPI接口查询错误表示寄存器的方式确定当前单粒子中断发生的位置，发出自动复位指令至并行数据产生模块、系统参数配置模块，控制并行数据产生模块、系统参数配置模块自动复位并重新开始新的处理；记录发生单粒子中断的次数以及发生单粒子中断的位置。
JESD204B协议高速发送器单粒子错误率的测试方法，通过下述方式实现：
(1)将待测试高速发送器安装在粒子入射的有效范围内，并设置辐照条件，等待开始辐照；
(2)根据测试开始指令的控制，向待测试高速发送器输入并行数据并配置其工作模式，开始辐照，转步骤(3)；当接收到自动复位指令时，通过自动复位的方式重新向待测试高速发送器输入并行数据并配置其工作模式，转步骤(3)；
(3)待测试高速发送器的传输层接收并行数据，开始按照当前工作模式进行工作，判断是否出现单粒子中断错误，若出现，则发出自动复位指令，同时查询错误表示寄存器记录单粒子中断的位置；转步骤(2)，否则，转步骤(4)；
(4)待测试高速发送器的链路层对帧数据进行加扰、8B/10B编解码和后续链路操作，判断操作过程中是否出现单粒子中断错误，若出现，则发出自动复位指令，同时查询错误表示寄存器记录单粒子中断的位置；转步骤(2)，否则，转步骤(5)；
(5)待测试高速发送器的物理层对链路层传输的数据进行并串转换操作，使得数据以流的方式进行传输；判断是否出现单粒子中断错误，若出现，则发出自动复位指令，同时查询错误表示寄存器记录单粒子中断的位置；转步骤(2)，否则，转步骤(6)；
(6)对待测试高速发送器的物理层处理后的串行数据进行串并转换，并将当前得到的并行数据处理后与并行数据产生模块产生的并行数据进行比对检测，记录粒子注量达到预设总注量期间的单粒子翻转次数。
优选的，所述的辐照条件包括粒子能量、粒子射程、粒子注量率和粒子入射范围；
粒子能量以加速器方提供为准
注量率：5000ion/(cm2·s)至8000ion/(cm2·s)；
粒子入射范围为30mm×30mm至50mm×50mm，需要覆盖整个器件；
粒子的射程至少为30μm；
优选的，所述的工作模式覆盖待测试高速发送器的所有串行通道。
优选的，所述的单粒子中断错误包括测试过程中传输层、链路层、物理层检测出来的单粒子中断错误以及由于单粒子翻转导致的单粒子中断错误；所述的由于单粒子翻转导致的单粒子中断错误为步骤(6)中比对检测过程中单粒子翻转个数超过当前并行数据总位数60％时标记为一次单粒子中断错误。
本发明与现有技术相比的有益效果是：
(1)本发明有效的提高了单粒子机时利用率，且数据链路完整，利用可编程逻辑器件将高速串行数据解串为低速的并行数据进行处理，而不是利用误码仪和高速示波器等昂贵的仪器进行监测，提升高速信号测试稳定性，并且降低了试验成本，同时免去了仪器安装时间，从而节省了机时，按照不同错误类型自动分类进行统计，提高了测试效率。
(2)系统将高速信号转化为低速信号进行检测，提高了测试系统的稳定性，降低了外部环境对测试的干扰；
(3)在试验过程中同时监测单粒子功能中断和翻转，当中断时会自动复位，而不是手动复位浪费时间，因而提高了机时的利用率。
(4)自动统计单粒子功能中断和单粒子翻转，并可指明是电路被辐照时是哪一部分出现功能错误，便于分析各个部分对单粒子的敏感性。
(5)本发明当单粒子翻转错误数异常时，会判定为一次功能中断，并自动丢弃无效翻转数据，从而使得单粒子翻转错误数更能准确的描述高速接收器的误码率。
附图说明
图1是本发明系统的结构示意图。
图2是单粒子错误率检测实现的流程图。
具体实施方式
如图1所示，本发明由人机操作界面、可编程逻辑器件和高速发送器组成；人机操作界面利用C#编程实现，利用数据传输协议实现测试指令和数据的传输，传输协议可以是RS232串口协议、USB2.0协议或以太网IEEE802.3协议；其中并行数据产生模块、系统参数配置模块、单粒子翻转检测模块、单粒子功能中断检测模块利用硬件描述HDL语言在可编程逻辑器件内实现。特别注意的是由于单粒子翻转检测模块需要接收具有JESD204B协议的高速串行数据，因而测试系统采用的可编程逻辑器件需要具有JESD204B协议的高速接收器的IP核，或者具有高速SERDES硬核(SERializer串行器/DESerializer解串器)，测试者就需要利用硬件描述HDL语言实现协议的数字部分，如解帧模块等。高速发送器为被辐照电路，数据流在电路内部依次通过传输层、链路层，物理层进行数据的传输，当各层出现数据传输错误时会在通过错误表示信号(error_out)进行错误指示输出，例如当传输层中的LVDS接收端口出现信号丢失时，error_out会被置为逻辑零，指示电路出现错误，同时可利用SPI接口查询错误表示寄存器，记录错误类型为LVDS接收端口错误；
测试人员通过人机操作界面发送测试控制指令，同时接收单粒子翻转检测模块和单粒子功能中断检测模块返回的错误计数。其中错误类型包括单粒子翻转错误数、单粒子功能中断错误数等。可编程逻辑器件中的并行数据产生模块产生并行数据作为高速发送器的输入，
并行数据包括正弦码型、递增数码型、锯齿波码型、三角波码型、Prbs7伪随机码型。最优的为Prbs7伪随机码型，这种码型产生的二进制数据包括了所有可能出现的二进制组合，但是又有能重复产生的特点，便于全面的评估。
其中并行数据可以为32位的并行数据；系统参数配置模块对高速发送器进行工作模式配置，例如进行模式选择(例如工作模式配置为DDR同步时钟的双通道，每通道为16位、数据速率最高1.25Gbps)、产生复位信号及sysref信号使FPGA与高速发送器之间完成配对等。
复位信号：ARSTN实现物理层SerDes、传输层LVDS的复位；DRSTN实现链路层控制器复位；均为0：复位；1：正常工作；
sysref信号：主要通过产生周期性、单次脉冲、或缺口周期性的sysref脉冲来对齐内部多帧时钟和帧时钟相位，实现待测高速发送器和FPGA间的确定性延迟，从而完成配对。
在单粒子辐照测试时通常选择一个典型的应用程序，完全模拟空间应用下的单粒子特性；单粒子翻转检测模块利用可编程逻辑器件中的高速串并转换接口把高速的串行数据转化为低速的并行数据，经过解帧等处理后和发送端的数据进行比对检测；单粒子功能中断检测模块实时监控高速发送电路各个步骤的错误指示输出信号，当出现错误时对电路进行自动复位重启，并且可以通过查询错误表示寄存器统计出现功能错误的类型等操作。
其中sync信号为JESD204B控制器的指示信号，可用于K-code错误指示，K-code用于代码组同步和逗号检测；当sync为1时指示链路层发生单粒子功能中断错误，同时可利用SPI接口查询错误表示寄存器，记录错误类型为JESD204B控制器错误；
如图2所示说明了单粒子错误率检测实现的流程图
具体实施步骤：
1、在加速器上建立试验系统(直流电源分析仪、搭载待测芯片的电路板、连接线缆)，将待测芯片安装在粒子入射的有效范围内，设置粒子注量率等辐照条件，等待开始辐照；所述的辐照条件包括粒子能量、粒子射程、粒子注量率和粒子入射范围；粒子能量以加速器方提供为准
注量率：5000ion/(cm2·s)至8000ion/(cm2·s)；
粒子入射范围为30mm×30mm至50mm×50mm，需要覆盖整个器件；
粒子的射程至少为30μm。
2、通过人机操作界面向可编程逻辑器件发送测试控制指令，对该测试系统进行初始化，启动并行数据产生模块、系统参数配置模块、单粒子翻转检测模块，单粒子功能中断检测模块、错误指示检测模块；其中错误指示检测模块根据错误输出指示进行系统复位和错误表示寄存器查询，开始辐照；测试系统进行初始化就是指首先对待测电路板进行上电，然后通过系统参数配置模块对待测高速发送器配置工作模式并完成配对，同时启动其他模块使得待测发送器和FPGA正常工作(正常工作：芯片的各路电流正常，并且错误检测模块未检测到任何错误)；
3、高速发送器的传输层接收并行数据，开始配置数据格式并对数据进行重新打包，包括对并行数据添加相应的尾码和控制位等。例如：传输层将发送过来的4×32位的并行数据进行组帧，将数据分配为对应的四个高速通道；如果错误指示输出正常，则自动继续执行步骤4)，若错误指示输出不正常则跳转至步骤2)，同时查询错误表示寄存器记录错误类型；
4、链路层对帧数据进行加扰、8B/10B编解码和后续链路操作，主要完成同步字符的产生和编码、多帧同步、链路对齐等操作。例如：在链路层32位的并行数据被变换为分别对应四个串行高速通道的40位并行数据；如果错误指示输出正常，继续执行步骤5)，若错误指示输出不正常，跳转至步骤2)，则单粒子功能中断数加1，同时查询错误表示寄存器记录错误类型；
5、高速物理层对链路层传输的数据进行串并转换操作，使得数据以流的方式进行传输。例如：物理层利用锁相环将40位并行数据经过多级的串并转换，变为一条符合JESD204B电气特性指标的高速串行差分信号；如果错误指示输出正常，则继续执行步骤6)，若错误指示输出不正常，跳转至步骤2)，则单粒子功能中断数加1，同时查询错误表示寄存器记录错误类型；
6、可编程逻辑器件建立的基于JESD204B协议的高速接收器对串行数据进行串并转换、解帧及还原等数据处理操作，在忽略高速发生器固有误差范围外，对还原出来的数据和发送的数据进行比较，通过对比传输数据翻转的个数来统计单粒子翻转错误数；若翻转总数大于数据总位数的60％，则定义为一次单粒子功能中断，自动丢弃当前的翻转数(此种情况判断的单粒子功能中断不能确定中断位置)。判断当前辐照注量是否达到1E7 ions/cm2，如果是，跳转至7)；
7、可编程逻辑器件通过数据传输协议将统计的单粒子翻转数和单粒子功能中断数实时的发送给人机操作界面，然后输出打印；例如采用RS232串口协议打印试验数据并保存，实验结束。
本发明未详细说明部分属于本领域技术人员的公知常识。

Claims (10)

1.JESD204B协议高速发送器单粒子错误率的测试系统，其特征在于包括：并行数据产生模块、系统参数配置模块、单粒子翻转检测模块、单粒子功能中断检测模块；
并行数据产生模块产生并行数据作为待测试高速发送器的输入；
系统参数配置模块根据测试要求配置所述高速发送器的工作模式；
待测试高速发送器置于辐照范围内，单粒子功能中断检测模块，实时监控待测试高速发送器在当前工作模式下传输层、链路层、物理层各层是否出现单粒子中断错误，若出现单粒子中断错误，则发出自动复位指令至并行数据产生模块、系统参数配置模块，控制并行数据产生模块、系统参数配置模块自动复位并重新开始新的处理；记录发生单粒子中断的次数以及发生单粒子中断的位置；
单粒子翻转检测模块接收所述高速发送器返回的串行数据并转化为并行数据，将并行数据处理后与并行数据产生模块产生的并行数据进行比对检测，记录粒子注量达到预设总注量期间的单粒子翻转次数。
2.根据权利要求1所述的系统，其特征在于：所述的并行数据产生模块、系统参数配置模块、单粒子翻转检测模块、单粒子功能中断检测模块通过在一片具有接收器的FPGA上实现。
3.根据权利要求2所述的系统，其特征在于：所述的单粒子翻转检测模块通过具有JESD204B协议的IP核实现，或者通过FPGA中的SERDES硬核实现将所述高速发送器返回的串行数据并转化为并行数据，通过FPGA中重新设置模块实现将并行数据处理后与并行数据产生模块产生的并行数据进行比对检测，记录粒子注量达到预设总注量期间的单粒子翻转次数。
4.根据权利要求1或2所述的系统，其特征在于：还包括人机操作界面，通过人机操作界面发出测试开始指令，以及根据测试需求发出指令控制并行数据产生模块产生对应的并行数据，控制系统参数配置模块进行对应的工作模式配置；接收单粒子翻转检测模块、单粒子功能中断检测模块返回的单粒子中断次数、单粒子中断位置以及单粒子翻转次数进行存储并显示。
5.根据权利要求1或2所述的系统，其特征在于：所述的并行数据包括正弦码型、递增数码型、锯齿波码型、三角波码型、Prbs7伪随机码型；最优的为Prbs7伪随机码型。
6.根据权利要求1或2所述的系统，其特征在于：所述的单粒子功能中断检测模块，包括单粒子中断监控子模块、错误指示检测模块；若出现单粒子中断错误，则通知错误指示检测模块进行检测；
错误指示检测模块通过SPI接口查询错误表示寄存器的方式确定当前单粒子中断发生的位置，发出自动复位指令至并行数据产生模块、系统参数配置模块，控制并行数据产生模块、系统参数配置模块自动复位并重新开始新的处理；记录发生单粒子中断的次数以及发生单粒子中断的位置。
7.JESD204B协议高速发送器单粒子错误率的测试方法，其特征在于通过下述方式实现：
(1)将待测试高速发送器安装在粒子入射的有效范围内，并设置辐照条件，等待开始辐照；
(2)根据测试开始指令的控制，向待测试高速发送器输入并行数据并配置其工作模式，开始辐照，转步骤(3)；当接收到自动复位指令时，通过自动复位的方式重新向待测试高速发送器输入并行数据并配置其工作模式，转步骤(3)；
(3)待测试高速发送器的传输层接收并行数据，开始按照当前工作模式进行工作，判断是否出现单粒子中断错误，若出现，则发出自动复位指令，同时查询错误表示寄存器记录单粒子中断的位置；转步骤(2)，否则，转步骤(4)；
(4)待测试高速发送器的链路层对帧数据进行加扰、8B/10B编解码和后续链路操作，判断操作过程中是否出现单粒子中断错误，若出现，则发出自动复位指令，同时查询错误表示寄存器记录单粒子中断的位置；转步骤(2)，否则，转步骤(5)；
(5)待测试高速发送器的物理层对链路层传输的数据进行并串转换操作，使得数据以流的方式进行传输；判断是否出现单粒子中断错误，若出现，则发出自动复位指令，同时查询错误表示寄存器记录单粒子中断的位置；转步骤(2)，否则，转步骤(6)；
(6)对待测试高速发送器的物理层处理后的串行数据进行串并转换，并将当前得到的并行数据处理后与并行数据产生模块产生的并行数据进行比对检测，记录粒子注量达到预设总注量期间的单粒子翻转次数。
8.根据权利要求7所述的方法，其特征在于：所述的辐照条件包括粒子能量、粒子射程、粒子注量率和粒子入射范围；
粒子能量以加速器方提供为准
注量率：5000ion/(cm2·s)至8000ion/(cm2·s)；
粒子入射范围为30mm×30mm至50mm×50mm，需要覆盖整个器件；
粒子的射程至少为30μm。
9.根据权利要求7所述的方法，其特征在于：所述的工作模式覆盖待测试高速发送器的所有串行通道。
10.根据权利要求7所述的方法，其特征在于：所述的单粒子中断错误包括测试过程中传输层、链路层、物理层检测出来的单粒子中断错误以及由于单粒子翻转导致的单粒子中断错误；所述的由于单粒子翻转导致的单粒子中断错误为步骤(6)中比对检测过程中单粒子翻转个数超过当前并行数据总位数60％时标记为一次单粒子中断错误。
CN201811368413.XA 2018-11-16 2018-11-16 一种jesd204b协议高速发送器单粒子错误率的测试系统及方法 Active CN109639457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811368413.XA CN109639457B (zh) 2018-11-16 2018-11-16 一种jesd204b协议高速发送器单粒子错误率的测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811368413.XA CN109639457B (zh) 2018-11-16 2018-11-16 一种jesd204b协议高速发送器单粒子错误率的测试系统及方法

Publications (2)

Publication Number Publication Date
CN109639457A true CN109639457A (zh) 2019-04-16
CN109639457B CN109639457B (zh) 2021-08-13

Family

ID=66068207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811368413.XA Active CN109639457B (zh) 2018-11-16 2018-11-16 一种jesd204b协议高速发送器单粒子错误率的测试系统及方法

Country Status (1)

Country Link
CN (1) CN109639457B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110347630A (zh) * 2019-05-29 2019-10-18 深圳市紫光同创电子有限公司 一种接收电路、接收电路可重构方法及状态机系统
CN114974388A (zh) * 2022-04-29 2022-08-30 北京时代民芯科技有限公司 一种高速ddr存储器单粒子错误评估系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101360245A (zh) * 2008-09-19 2009-02-04 中国人民解放军国防科学技术大学 基于多dsp并行处理的大容量图像数据实时压缩设备及方法
CN103021469A (zh) * 2012-11-30 2013-04-03 北京时代民芯科技有限公司 一种存储器电路的通用单粒子效应检测方法
CN103744014A (zh) * 2013-12-24 2014-04-23 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法
US20160050010A1 (en) * 2014-08-15 2016-02-18 SEAKR Engineering, Inc. Integrated mixed-signal asic with adc, dac, and dsp
CN105675984A (zh) * 2016-01-19 2016-06-15 中国科学院上海微系统与信息技术研究所 一种脉冲波形测试电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101360245A (zh) * 2008-09-19 2009-02-04 中国人民解放军国防科学技术大学 基于多dsp并行处理的大容量图像数据实时压缩设备及方法
CN103021469A (zh) * 2012-11-30 2013-04-03 北京时代民芯科技有限公司 一种存储器电路的通用单粒子效应检测方法
CN103744014A (zh) * 2013-12-24 2014-04-23 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法
US20160050010A1 (en) * 2014-08-15 2016-02-18 SEAKR Engineering, Inc. Integrated mixed-signal asic with adc, dac, and dsp
CN105675984A (zh) * 2016-01-19 2016-06-15 中国科学院上海微系统与信息技术研究所 一种脉冲波形测试电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郑宏超: "微处理器高低速模式下的单粒子功能错误分析", 《微电子学与计算机》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110347630A (zh) * 2019-05-29 2019-10-18 深圳市紫光同创电子有限公司 一种接收电路、接收电路可重构方法及状态机系统
CN110347630B (zh) * 2019-05-29 2021-05-11 深圳市紫光同创电子有限公司 一种接收电路、接收电路可重构方法及状态机系统
CN114974388A (zh) * 2022-04-29 2022-08-30 北京时代民芯科技有限公司 一种高速ddr存储器单粒子错误评估系统及方法
CN114974388B (zh) * 2022-04-29 2024-05-07 北京时代民芯科技有限公司 一种高速ddr存储器单粒子错误评估系统及方法

Also Published As

Publication number Publication date
CN109639457B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
Fang et al. Design and simulation of UART serial communication module based on VHDL
Nanda et al. Universal asynchronous receiver and transmitter (uart)
CN103019141B (zh) 一种控制模块及方法、电力动态记录装置及其实现方法
CN109639457A (zh) 一种jesd204b协议高速发送器单粒子错误率的测试系统及方法
WO2014153764A1 (zh) 智能变电站继电保护功能自动测试的方法及装置
CN108958225A (zh) 核电厂安全级dcs平台集成测试装置
US8326364B2 (en) High resolution, low power design for CPRI/OBSAI latency measurement
CN111520191A (zh) 一种用于数字式煤矿安全监控系统的测试装置和测试方法
Laddha et al. A review on serial communication by UART
CN113032320B (zh) 一种异步串口通信波特率自适应方法
WO2019047398A1 (zh) 油气管道内检测器数据集线系统及时序控制方法
CN111257821A (zh) 一种报文离散性可控的标准数字功率源及其应用方法
CN109194391B (zh) 一种误码检测系统及其检测方法
CN104348468A (zh) 一种脉宽自适应单总线接收器
Romanov et al. A Novel Low-Jitter Interface for Synchronization with Low-Cost Integrated IEEE802. 11 Chips
CN207557713U (zh) 基于dsp处理器的数据信号采集系统
CN101753543B (zh) Ff总线帧类型识别器
CN212623045U (zh) 一种报文离散性可控的标准数字功率源
Bibin et al. Implementation of UART with BIST Technique in FPGA
CN110262989A (zh) 一种多功能通讯转换器及通讯方法
CN204836207U (zh) 一种1394b总线接口防护型综合记录器
CN203180894U (zh) 一种同步信号发生装置
Wang et al. Testing of Ethernet Function of Domestically-made FPGA Chip and Acquisition Board for the Application of Protective Relaying
CN114089907B (zh) 一种集中式直流采样值数据转换方法及装置
Zhou et al. Research on wireless MIL-STD-1553B bus based on infrared technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant