CN109639286B - 一种irig-b自适应解码电路及方法 - Google Patents

一种irig-b自适应解码电路及方法 Download PDF

Info

Publication number
CN109639286B
CN109639286B CN201811594280.8A CN201811594280A CN109639286B CN 109639286 B CN109639286 B CN 109639286B CN 201811594280 A CN201811594280 A CN 201811594280A CN 109639286 B CN109639286 B CN 109639286B
Authority
CN
China
Prior art keywords
signal
circuit
irig
irigbac
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811594280.8A
Other languages
English (en)
Other versions
CN109639286A (zh
Inventor
任艳兵
刘平
靳小飞
周超聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xdge Automation Co ltd
Original Assignee
Xdge Automation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xdge Automation Co ltd filed Critical Xdge Automation Co ltd
Priority to CN201811594280.8A priority Critical patent/CN109639286B/zh
Publication of CN109639286A publication Critical patent/CN109639286A/zh
Application granted granted Critical
Publication of CN109639286B publication Critical patent/CN109639286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开了一种IRIG‑B自适应解码电路及方法，包括：增益控制电路、差分信号转单端信号电路、直流IRIG‑B电平适配电路、调幅IRIG‑B信号数字化电路、IRIG‑B同步时钟提取电路、AM包络解调电路和基于FPGA的IRIG‑B(DC)解码算法电路；本发明利用放大电路和比较器的组合，把AC码模拟信号转化成DC码数字信号，提供给后级的数字信号处理。本发明的电路减少了传统的AD转换芯片，在FPGA前级利用模拟和数字低成本混合电路实现了AC码的解调，同时兼容DC码。对于FPGA来说，输入就是DC码，极大的简化了FPGA解码算法，降低了对FPGA内部逻辑单元资源的占用。

Description

一种IRIG-B自适应解码电路及方法
技术领域
本发明属于继电保护技术领域，尤其涉及一种IRIG-B自适应解码电路及方法。
背景技术
IRIG-B码是时间系统中的一种常用串行传输方式，较并行传输方式其物理连续简单、传输距离远，接口标准化，国际通用。IRIG-B码又包括两种方式：B(DC)码和B(AC)码，调制后的B码通常称IRIG-B(AC)码，未经幅度调制的通常称IRIG-B(DC)码，B(AC)码较B(DC)码可以使用标准语音带宽(0.3kHz～3.4kHz)信道传输，传输距离更远，可满足不同应用要求。因此，它被广泛运用于时间统一技术上，B(AC)码的标准正弦波载频频率为1KHz。同时，其正交过零点与所调制格式码元的前沿相符合，标准的调制比为10比3。
然而现有的解码方法电路结构复杂，AC码和DC码不能同时解调。
发明内容
为解决现有技术的问题，本发明的目的在于提供一种IRIG-B自适应解码电路及方法，本发明利用放大电路和比较器的组合，把AC码模拟信号转化成DC码数字信号，提供给后级的数字信号处理。本发明能够准确解调出IRIG-B(AC)和IRIG-B(DC)码的时间信息和准秒信息，同时节省了AD模数转换电路，简化了FPGA内部的逻辑工作，FPGA直接对DC码进行解码即可。
为实现上述目的，本发明采用以下技术手段：
一种IRIG-B自适应解码电路，包括：增益控制电路、差分信号转单端信号电路、直流IRIG-B电平适配电路、调幅IRIG-B信号数字化电路、IRIG-B同步时钟提取电路、AM包络解调电路和基于FPGA的IRIG-B(DC)解码算法电路；
所述的增益控制电路与差分信号转单端信号电路连接，用于将IRIG-B信号增益为差分信号；
所述的差分信号转单端信号电路与直流IRIG-B电平适配电路、调幅IRIG-B信号数字化电路及IRIG-B同步时钟提取电路均连接，用于将差分信号转化为单端信号；
所述的直流IRIG-B电平适配电路与基于FPGA的IRIG-B(DC)解码算法电路连接，用于调整IRIGB(DC)单端信号电平，使其符合后级电路要求的输入电平；
所述的调幅IRIG-B信号数字化电路与AM包络解调电路连接，用于将IRIGB(AC)信号数字化，生成AM_DI信号；
所述的IRIG-B同步时钟提取电路与AM包络解调电路连接，用于实现AM信号的过零点检测和时钟提取，生成AM_CLK信号；
所述的AM包络解调电路与基于FPGA的IRIG-B(DC)解码算法电路连接，用于从AM调制信号中恢复IRIGB(DC)信号；
所述的基于FPGA的IRIG-B(DC)解码算法电路，用于根据IRIGB(DC)信号信息恢复出时间信息和秒脉冲信号。
还包括防护滤波电路，防护滤波电路设置在增益控制电路前端，用于对IRIG-B信号进行滤波处理。
还包括光耦隔离电路，直流IRIG-B电平适配电路、调幅IRIG-B信号数字化电路、IRIG-B同步时钟提取电路的均通过光耦隔离电路进行信号输出，光耦隔离电路用于对IRIGB输入模拟运算部分和数字处理部分进行隔离。
所述的调幅IRIG-B信号数字化电路将IRIGB(AC)转化为AM_DI信号的过程为：
由于IRIGB(AC)信号调制比为10:3，即V2/V1＝0.3，其中，V1:IRIGB(AC)调幅信号的最大振幅；V2:IRIGB(AC)调幅信号的最小振幅；
比较器门限设置为：Vref＝0.5V1，
IRIGB(AC)信号为V1时，V1>Vref，比较输出高电平“1”；
IRIGB(AC)信号为V2时，V2<Vref，比较输出低电平“0”；
进而将IRIGB(AC)转化为AM_DI信号。
所述的AM包络解调电路，还用于使用AM_CLK时钟上升沿采样AM_DI信号，AM_DI为脉冲信号时，输出高电平1，AM_DI为低电平时输出低电平0。
一种IRIG-B自适应解码方法，包括以下步骤：
S1，将IRIG-B信号增益为差分信号；
S2，将差分信号转化为单端信号；
S3，调整IRIGB(DC)单端信号电平，使其符合后级电路要求的输入电平；
将IRIGB(AC)信号数字化，生成AM_DI信号；
对AM信号的过零点检测和时钟提取，生成AM_CLK信号；
S4，从AM_DI信号和AM_CLK信号中恢复IRIGB(DC)信号；
S5，根据IRIGB(DC)信号信息恢复出时间信息和秒脉冲信号。
步骤S1之前还包括对IRIG-B信号进行滤波处理的步骤。
步骤S3之后还包括对IRIGB输入模拟运算部分和数字处理部分进行隔离的步骤。
步骤S3中，将IRIGB(AC)转化为AM_DI信号的具体过程为：
由于IRIGB(AC)信号调制比为10:3，即V2/V1＝0.3，其中，V1:IRIGB(AC)调幅信号的最大振幅；V2:IRIGB(AC)调幅信号的最小振幅；
比较器门限设置为：Vref＝0.5V1，
IRIGB(AC)信号为V1时，V1>Vref，比较输出高电平“1”；
IRIGB(AC)信号为V2时，V2<Vref，比较输出低电平“0”；
进而将IRIGB(AC)转化为AM_DI信号。
步骤S4中具体步骤为：使用AM_CLK时钟上升沿采样AM_DI信号，AM_DI为脉冲信号时，输出高电平1，AM_DI为低电平时输出低电平0。
与现有技术相比，本发明具有以下优点：
IRIGB(DC/AC)码首先经过防护滤波电路，然后进行增益控制调整到适合后级电路输入的电平。在经过差分转单端之后分别输入后面的模块。如果输入的是IRIGB(DC)信号，经过隔离之后直接进入FPGA解码处理。如果输入是IRIGB(AC)信号,则需要通过IRIGB信号数字化，时钟提取电路，AM包络解调等电路，生成IRIGB(DC)信号再由FPGA解码之后得到时间信息和秒脉冲信号。本发明的电路减少了传统的AD转换芯片，在FPGA前级利用模拟和数字低成本混合电路实现了AC码的解调，同时兼容DC码。对于FPGA来说，输入就是DC码，极大的简化了FPGA解码算法，降低了对FPGA内部逻辑单元资源的占用。
附图说明
图1是IRIG-B(DC)和IRIG-B(AC)自适应解码方法及电路；
图2是电路关键节点波形示意图。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图和实施例对本发明的具体实施情况做进一步的说明，所述是对本发明的解释而不是限定。
本发明提供了一种IRIGB自适应解码电路，用于继电保护装置的对时系统，提高继电保护装置运行高效性、可靠性。
请参见图1；IRIG-B(DC)和IRIG-B(AC)自适应解码电路包括：
防护滤波电路：采用电阻、TVS、电感等原件组成的IRIGB输入接口电路。可有效防止浪涌，EFT等EMI信号的干扰，提高接口EMC能力。
增益控制电路：由仪表放大器及外围电阻组成的可调增益电路。
差分信号转单端信号电路：由运算放大器组成的固定增益的转换电路。用于调节信号增益并把差分信号转化为单端信号，电路如图2所示。R234和R235决定增益，U31把差分信号转化为单端信号。
直流IRIG-B电平适配电路：调整IRIGB(DC)信号电平，作用：使其符合后级隔离电路要求的输入电平。
调幅IRIG-B信号数字化电路：由放大器和比较器等组成的电路。比较器门限的选择：由于IRIGB(AC)信号调制比为10:3，即图6中，其中，V1:IRIGB(AC)调幅信号的最大振幅；V2:IRIGB(AC)调幅信号的最小振幅；
V2/V1＝0.3，把比较器门限设置为：Vref＝0.5V1，
IRIGB(AC)信号为V1时，V1>Vref，比较输出高电平“1”；
IRIGB(AC)信号为V2时，V2<Vref，比较输出低电平“0”；
通过以上原理把IRIGB(AC)转化为AM_DI信号。
作用：将IRIGB(AC)信号数字化，生成图6所示的AM_DI信号。电路如图3所示。运算放大器U34的PIN3设计为Vref，IRIGB(AC)信号经过比较放大之后，VI部分被电源电压限幅生成矩形波，V2部分被比较器处理后输出低电平。
IRIG-B同步时钟提取：由运算放大器等组成的电路。由于放大之后的信号幅值超过电源电压，因此被限幅在电源电压，从而实现正弦波转化为方波信号。作用：可以实现AM信号的过零点检测和时钟提取。生成图6所示的AM_CLK信号。电路如图4所示。放大器U34和R223,R263组成的放大电路把调幅信号V1和V2部分全部放大，被电源限幅之后生成和IRIG(AC)载波信号同相位的时钟信号。
光耦隔离电路：对IRIGB输入模拟运算部分和数字处理部分进行隔离的电路。
AM包络解调部分：由DQ触发器和门电路组成的AM包络解调电路，使用AM_CLK时钟上升沿采样AM_DI信号，AM_DI为脉冲信号时，输出高电平1，AM_DI为低电平时输出低电平0；作用：可以从AM调制信号中恢复IRIGB(DC)信号。电路如图5所示。AM_CLK作为DQ触发器的时钟，每次上升沿把AM_DI的值同步到Q输出端，实现了AM_DI到IRIGB(DC)的转化。
基于FPGA的IRIG-B(DC)解码算法：成熟的IRIGB(DC)解码算法，可以根据IRIGB码元的帧格式等信息恢复出时间信息和秒脉冲信号。
本发明还提供了一种IRIG-B自适应解码方法，包括以下步骤：
S1，将IRIG-B信号增益为差分信号；
S2，将差分信号转化为单端信号；
S3，调整IRIGB(DC)单端信号电平，使其符合后级电路要求的输入电平；
将IRIGB(AC)信号数字化，生成AM_DI信号；
对AM信号的过零点检测和时钟提取，生成AM_CLK信号；
S4，从AM_DI信号和AM_CLK信号中恢复IRIGB(DC)信号；
S5，根据IRIGB(DC)信号信息恢复出时间信息和秒脉冲信号。
步骤S1之前还包括对IRIG-B信号进行滤波处理的步骤。
步骤S3之后还包括对IRIGB输入模拟运算部分和数字处理部分进行隔离的步骤。
步骤S3中，将IRIGB(AC)转化为AM_DI信号的具体过程为：
由于IRIGB(AC)信号调制比为10:3，即V2/V1＝0.3，其中
V1:IRIGB(AC)调幅信号的最大振幅；
V2:IRIGB(AC)调幅信号的最小振幅；
比较器门限设置为：Vref＝0.5V1，
IRIGB(AC)信号为V1时，V1>Vref，比较输出高电平“1”；
IRIGB(AC)信号为V2时，V2<Vref，比较输出低电平“0”；
进而将IRIGB(AC)转化为AM_DI信号。
步骤S4中具体步骤为：使用AM_CLK时钟上升沿采样AM_DI信号，AM_DI为脉冲信号时，输出高电平1，AM_DI为低电平时输出低电平0。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不隔离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (10)

1.一种IRIG-B自适应解码电路，其特征在于，包括：增益控制电路、差分信号转单端信号电路、直流IRIG-B电平适配电路、调幅IRIG-B信号数字化电路、IRIG-B同步时钟提取电路、AM包络解调电路和基于FPGA的IRIG-BDC解码算法电路；
所述的增益控制电路与差分信号转单端信号电路连接，用于将IRIG-B信号增益为差分信号；
所述的差分信号转单端信号电路与直流IRIG-B电平适配电路、调幅IRIG-B信号数字化电路及IRIG-B同步时钟提取电路均连接，用于将差分信号转化为单端信号；
所述的直流IRIG-B电平适配电路与基于FPGA的IRIG-BDC解码算法电路连接，用于调整IRIGBDC单端信号电平，使其符合后级电路要求的输入电平；
所述的调幅IRIG-B信号数字化电路与AM包络解调电路连接，用于将IRIGBAC信号数字化，生成AM_DI信号；
所述的IRIG-B同步时钟提取电路与AM包络解调电路连接，用于实现AM信号的过零点检测和时钟提取，生成AM_CLK信号；
所述的AM包络解调电路与基于FPGA的IRIG-BDC解码算法电路连接，用于从AM调制信号中恢复IRIGBDC信号；
所述的基于FPGA的IRIG-BDC解码算法电路，用于根据IRIGBDC信号信息恢复出时间信息和秒脉冲信号。
2.根据权利要求1所述的一种IRIG-B自适应解码电路，其特征在于，还包括防护滤波电路，防护滤波电路设置在增益控制电路前端，用于对IRIG-B信号进行滤波处理。
3.根据权利要求1所述的一种IRIG-B自适应解码电路，其特征在于，还包括光耦隔离电路，直流IRIG-B电平适配电路、调幅IRIG-B信号数字化电路、IRIG-B同步时钟提取电路的均通过光耦隔离电路进行信号输出，光耦隔离电路用于对IRIGB输入模拟运算部分和数字处理部分进行隔离。
4.根据权利要求1所述的一种IRIG-B自适应解码电路，其特征在于，所述的调幅IRIG-B信号数字化电路将IRIGBAC转化为AM_DI信号的过程为：
由于IRIGBAC信号调制比为10:3，即V2/V1＝0.3，其中，V1:IRIGBAC调幅信号的最大振幅；V2:IRIGBAC调幅信号的最小振幅；
比较器门限设置为：Vref＝0.5V1，
IRIGBAC信号为V1时，V1>Vref，比较输出高电平“1”；
IRIGBAC信号为V2时，V2<Vref，比较输出低电平“0”；
进而将IRIGBAC转化为AM_DI信号。
5.根据权利要求1所述的一种IRIG-B自适应解码电路，其特征在于，所述的AM包络解调电路，还用于使用AM_CLK时钟上升沿采样AM_DI信号，AM_DI为脉冲信号时，输出高电平1，AM_DI为低电平时输出低电平0。
6.一种IRIG-B自适应解码方法，其特征在于，包括以下步骤：
S1，将IRIG-B信号增益为差分信号；
S2，将差分信号转化为单端信号；
S3，调整IRIGBDC单端信号电平，使其符合后级电路要求的输入电平；
将IRIGBAC信号数字化，生成AM_DI信号；
对AM信号的过零点检测和时钟提取，生成AM_CLK信号；
S4，从AM_DI信号和AM_CLK信号中恢复IRIGBDC信号；
S5，根据IRIGBDC信号信息恢复出时间信息和秒脉冲信号。
7.根据权利要求6所述的一种IRIG-B自适应解码方法，其特征在于，步骤S1之前还包括对IRIG-B信号进行滤波处理的步骤。
8.根据权利要求6所述的一种IRIG-B自适应解码方法，其特征在于，步骤S3之后还包括对IRIGB输入模拟运算部分和数字处理部分进行隔离的步骤。
9.根据权利要求6所述的一种IRIG-B自适应解码方法，其特征在于，步骤S3中，将IRIGBAC转化为AM_DI信号的具体过程为：
由于IRIGBAC信号调制比为10:3，即V2/V1＝0.3，其中，V1:IRIGBAC调幅信号的最大振幅；V2:IRIGBAC调幅信号的最小振幅；
比较器门限设置为：Vref＝0.5V1，
IRIGBAC信号为V1时，V1>Vref，比较输出高电平“1”；
IRIGBAC信号为V2时，V2<Vref，比较输出低电平“0”；
进而将IRIGBAC转化为AM_DI信号。
10.根据权利要求6所述的一种IRIG-B自适应解码方法，其特征在于，步骤S4中具体步骤为：使用AM_CLK时钟上升沿采样AM_DI信号，AM_DI为脉冲信号时，输出高电平1，AM_DI为低电平时输出低电平0。
CN201811594280.8A 2018-12-25 2018-12-25 一种irig-b自适应解码电路及方法 Active CN109639286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811594280.8A CN109639286B (zh) 2018-12-25 2018-12-25 一种irig-b自适应解码电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811594280.8A CN109639286B (zh) 2018-12-25 2018-12-25 一种irig-b自适应解码电路及方法

Publications (2)

Publication Number Publication Date
CN109639286A CN109639286A (zh) 2019-04-16
CN109639286B true CN109639286B (zh) 2023-03-31

Family

ID=66077414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811594280.8A Active CN109639286B (zh) 2018-12-25 2018-12-25 一种irig-b自适应解码电路及方法

Country Status (1)

Country Link
CN (1) CN109639286B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115567144B (zh) * 2022-11-30 2023-04-04 中国船舶集团有限公司第七〇七研究所 Irig-b码中基准时间1pps的解调方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078964B2 (en) * 2003-10-15 2006-07-18 Texas Instruments Incorporated Detection of DC output levels from a class D amplifier
JP4641815B2 (ja) * 2005-02-04 2011-03-02 パナソニック株式会社 光ディスク再生装置
CN102420609B (zh) * 2011-11-22 2014-05-28 北京遥测技术研究所 新型irig-b交流码智能解码方法
CN103138767A (zh) * 2013-01-14 2013-06-05 杭州亿恒科技有限公司 一种irig-b码解码器

Also Published As

Publication number Publication date
CN109639286A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
WO2019085091A1 (zh) 一种接收端信号占空比自适应调整的电路和方法
US10700903B2 (en) Circuit structure for efficiently demodulating FSK signal in wireless charging device
US9893771B2 (en) Wireless charger using frequency aliasing FSK demodulation
CN109639286B (zh) 一种irig-b自适应解码电路及方法
JPWO2011096024A1 (ja) 遅延検波回路および受信装置
CN101714851A (zh) Ask/ook调制模式检波电路
CN102694592A (zh) 可消除外界干扰的光子接收装置
CN212305335U (zh) 一种过零点载波通讯电路
US5706118A (en) Optical transmission method and optical transmission apparatus
CN214954057U (zh) 一种用于激光测距仪的光电信号放大装置
CN214591376U (zh) Pam3电平信号转nrz电平信号的电路
CN104811181A (zh) 一种带有输入偏置和有源滤波的电流电压转换电路及方法
CN102760315B (zh) 信号接收性能好的光控门锁
CN109728788A (zh) 移频式采样方法、功率放大方法及数字功放
CN216646628U (zh) 峰值电压采样系统以及电子设备
CN114866388B (zh) 数字隔离电路以及数字隔离传输方法
CN220234685U (zh) 一种基准模拟信号高速传输电路
CN216670719U (zh) 一种远程通信接收电路
CN211321322U (zh) 一种模拟量隔离电路
US20220329325A1 (en) Microcontroller and signal modulation method
CN219627704U (zh) 模拟信号同步及还原电路
CN216904871U (zh) 一种光电转换和信号调理系统
CN217087882U (zh) 一种信号接收处理电路
CN217522831U (zh) 一种红外信号接收解调集成电路
CN217240681U (zh) 一种高速差分信号解调电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant