CN219627704U - 模拟信号同步及还原电路 - Google Patents
模拟信号同步及还原电路 Download PDFInfo
- Publication number
- CN219627704U CN219627704U CN202320200649.2U CN202320200649U CN219627704U CN 219627704 U CN219627704 U CN 219627704U CN 202320200649 U CN202320200649 U CN 202320200649U CN 219627704 U CN219627704 U CN 219627704U
- Authority
- CN
- China
- Prior art keywords
- signal
- sampling
- transistor
- constant current
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
一种模拟信号同步及还原电路,包含有一第一取样电路、一第二取样电路及一放大器;该第一取样电路输出一第一取样信号,该第二取样电路输出一第二取样信号;该放大器的正输入端连接于该第一取样电路及该第二取样电路的连接接点,该放大器的负输入端连接该放大器的输出端;其中,该第一取样电路及该第二取样电路根据一脉冲宽度调变信号的准位变化交替执行定电流积分运算及取样保值,而该放大器根据逻辑运算交替选择该第一取样信号及该第二取样信号产生一还原信号。
Description
技术领域
一种模拟信号同步及还原电路,尤指能降低杂讯干扰,提升模拟信号传输效益的模拟信号同步及还原电路。
背景技术
模拟信号在不同系统间传输时难以避免杂讯的产生,差模杂讯、共模杂讯等会对模拟信号造成干扰,使模拟信号发生畸变,造成接收端的接收信号存在较大的误差,而当杂讯大于模拟信号本身时,甚至使得接收端无法辨识接收信号。
除此之外,不同系统间的地对地的电位差无法由滤波器滤除,会造成接收端其接收信号的误差,而接收端的负载效应(load effect),也会造成接收端其接收信号发生电压衰减的现象,当接收端其并联的电路数量越多,接收信号发生电压衰减的现象就越明显。
为解决模拟信号的传输问题,传统作法是将输出端的电压信号转换为电流信号传输至接收端,并于接收端设置一转换电阻,通过该转换电阻将电流信号还原回电压信号,借由电流信号较抗干扰的特性,减少传输时产生的杂讯,减少输出端与接收端间的信号误差,然而,这种作法只适用于一输出端与一接收端间的一对一传输,当接收端的数量较多时,需要进一步考量多个转换电阻造成的负载效应,且不同接收端间的地对地的电位差会造成电流信号的分流不均,使得每一接收端还原后的电压信号出现差异,而若将各接收端改为串级传输,则会造成愈后端的接收端其接收到信号有越多的信号延迟。
另一传统作法中,将输出端的电压信号通过模拟数字转换器(Analog-to-digitalconverter,ADC)取样,并进行编码后传输至接收端,再由接收端进行解码,并通过数字模拟转换器(Digital to Analog Converter,DAC)还原电压信号,但是模拟数字转换、编码、解码及数字模拟转换皆需耗费较长的时间,会造成严重的信号延迟。
另一传统作法中,将载波与欲传递的电压信号比较后产生脉冲宽度调变信号(Pulse Width Modulation,PWM),而接收端则通过低通滤波器过滤脉冲宽度调变信号的高频载波,以还原电压信号,然而,载波的信号频率需要至少高于电压信号的信号频率50倍以上,才能通过低通滤波器过滤高频载波还原电压信号,换句话说,当欲传递的电压信号的信号频率越高,就需要采用更高频率的载波去产生脉冲宽度调变信号,而高频信号在传输时会产生难以解决的驻波及电磁干扰问题,且滤波器本身亦会产生信号延迟的问题。
由此可见,现有模拟信号的传输手段需要更进一步的改良。
实用新型内容
有鉴于此,本实用新型提供一种模拟信号同步及还原电路,以期降低杂讯干扰,并减少输出端与接收端间的信号误差,提升模拟信号的传输效益。
为达成前述目的,本实用新型模拟信号同步及还原电路,接收一脉冲宽度调变信号,包含有:
一第一取样电路,输出一第一取样信号;
一第二取样电路,输出一第二取样信号;以及
一放大器,该放大器的正输入端连接于该第一取样电路及该第二取样电路的输出端,该放大器的负输入端连接该放大器的输出端;
其中,该第一取样电路及该第二取样电路根据该脉冲宽度调变信号的准位变化交替执行定电流积分运算及取样保值,而该放大器根据逻辑运算交替选择该第一取样信号及该第二取样信号产生一还原信号。
本实用新型模拟信号同步及还原电路分别通过该第一取样电路及该第二取样电路进行定电流积分运算,以产生该第一取样信号及该第二取样信号,再由该放大器根据该第一取样信号及该第二取样信号产生该还原信号。本实用新型一方面以脉冲宽度调变信号的形式避免模拟信号于发射端与接收端间传输产生的杂讯干扰,另一方面则通过该第一取样信号及该第二取样信号来产生该还原信号,而非经由滤波器过滤高频载波进行信号还原,能够避免高频载波所导致的驻波及电磁干扰等问题,有助于提升模拟信号传输的效益,避免信号传输造成的误差与失真。
附图说明
图1:本实用新型模拟信号同步及还原电路的电路图。
图2:本实用新型中输出端与接收端的电路方块示意图。
图3:脉冲宽度调变信号产生第一时脉信号及第二时脉信号的逻辑门结构图。
图4:本实用新型产生第一控制信号、第二控制信号、第一清除信号、第二清除信号的逻辑门结构图。
图5:本实用新型模拟信号同步电路的信号波形图。
具体实施方式
请参看图1所示,本实用新型模拟信号同步及还原电路包含有:一第一取样电路1、一第二取样电路2、一电容C及一放大器3。配合图2所示,该第一取样电路1、该第二取样电路2、该电容C及该放大器3设置于一接收端4,该接收端4通过该模拟信号同步及还原电路还原一发射端5的一原始信号。
该第一取样电路1包含有一第一定电流源11、一第一二极管12、一第一晶体管13、一第一取样电容CS1、一第二晶体管14及一第三晶体管15,该第一二极管12的阳极端连接该第一定电流源11的输出端,该第一二极管12的阴极端连接该第一晶体管13的漏极;该第一晶体管13的源极接地;该第一取样电容CS1的第一端连接该第一晶体管13的漏极,该第一取样电容CS1的第二端接地;该第二晶体管14的漏极连接该第一取样电容CS1及该第一晶体管13的连接接点;该第三晶体管15的漏极连接该第二晶体管14的源极,该第三晶体管15的源极连接该电容C的第一端及该放大器3的正输入端,其中,该第一取样电路1输出一第一取样信号A_S,该第一晶体管13、该第二晶体管14及该第三晶体管15为金属氧化物半导体场效晶体管。
该第一定电流源11由一第一控制信号A_EN控制电流输出,该第一晶体管13的栅极接收一第一清除信号A_C,该第二晶体管14的栅极及该第三晶体管15的栅极分别接收一第二时脉信号由第二时脉信号/>导通该第二晶体管14及该第三晶体管15,其中,该第一控制信号A_EN、第一清除信号A_C及该第二时脉信号/>皆由该原始信号经运算后产生。
该第二取样电路2包含有一第二定电流源21、一第二二极管22、一第四晶体管23、一第二取样电容CS2、一第五晶体管24及一第六晶体管25,该第二二极管22的阳极端连接该第二定电流源21的输出端,该第二二极管22的阴极端连接该第四晶体管23的漏极;该第四晶体管23的源极接地;该第二取样电容CS2的第一端连接该第四晶体管23的漏极,该第二取样电容CS2的第二端接地;该第五晶体管24的漏极连接该第二取样电容CS2及该第四晶体管23的连接接点;该第六晶体管25的漏极连接该第五晶体管24的源极,该第六晶体管25的源极连接该电容C的第一端及该放大器3的正输入端,其中,该第二取样电路2输出一第二取样信号B_S,该第四晶体管23、该第五晶体管24及第六晶体管25为金属氧化物半导体场效晶体管。
该第二定电流源21由一第二控制信号B_EN控制电流输出,该第四晶体管23的栅极接收一第二清除信号B_C,该第五晶体管24的栅极及该第六晶体管25的栅极分别接收一第一时脉信号Q,由第一时脉信号Q导通该第五晶体管24及该第六晶体管25,其中,该第二控制信号B_EN、第二清除信号B_C及该第一时脉信号Q皆由该原始信号经运算后产生。
该电容C的第一端连接该第一取样电路1的输出端及该第二取样电路2的输出端,该电容C的第二端接地,其中,该电容C的电容值小于该第一取样电容CS1及该第二取样电容CS2,于一较佳实施例中,该电容C的电容值远小于该第一取样电容CS1及该第二取样电容CS2,该第一取样电容CS1的电容值及该第二取样电容CS2的电容值为该电容C的电容值的百倍以上,即CS1>100C,且CS2>100C。
该放大器3的正输入端连接于该电容C、该第一取样电路1及该第二取样电路2的连接接点,该放大器3的负输入端连接该放大器3的输出端,且该放大器3的输出端输出该原始信号的一还原信号S_Out。
以下进一步说明本实用新型如何计算产生该第一时脉信号Q、该第二时脉信号该第一控制信号A_EN、该第二控制信号B_EN、该第一清除信号A_C及该第二清除信号B_C。
请参看图2所示,该发射端5设置有一比较器51,该比较器51的正输入端接收该原始信号,该比较器51的负输入端接收一载波信号,而该比较器51的输出端输出一脉冲宽度调变信号PWM,该发射端5通过该比较器51,由该原始信号及该载波信号比较电压后产生该脉冲宽度调变信号PWM,并将该脉冲宽度调变信号PWM传输至该接收端4。进一步参看图5所示,当该原始信号的电压大于该载波信号的电压时,该比较器51的脉冲宽度调变信号PWM为高准位,而当该原始信号的电压小于该载波信号的电压时,该比较器51的脉冲宽度调变信号PWM为低准位。于本实施例中,以该载波信号为一锯齿波为例,且以高准位=1,低准位=0为例。
请参看图3所示,本实用新型模拟信号同步及还原电路进一步包含有一触发器6及一正反器7,该脉冲宽度调变信号PWM自该触发器6的输入端输入,而该触发器6的输出端连接该正反器7的一CLK端。于本实施例中,以该正反器7为一JK正反器7,以及以该触发器6为一负沿触发器为例说明。
该触发器6由一第一反相器61(NOT门)、一第二反相器62及一与门63(AND门)构成,但该些逻辑门的种类及组合方式不以本实施例为限。该脉冲宽度调变信号PWM自该第一反相器61的输入端输入,而该第一反相器61的输出端连接该与门63的其中一输入端,该第二反相器62的输入端连接该第一反相器61的输出端,而该第二反相器62的输出端连接该与门63的另一输入端,该与门63的输出端则连接该正反器7的该CLK端。
该正反器7的一第一输入端J及一第一输入端K皆为高准位(即为1),该正反器7的一正相输出端输出该第一时脉信号Q,该正反器7的一反相输出端输出该第二时脉信号该第二时脉信号/>为该第一时脉信号Q的补数,且该第一时脉信号Q及该第二时脉信号/>皆由该脉冲宽度调变信号PWM经负沿触发产生。
配合图5所示,当该脉冲宽度调变信号PWM由高准位转变为低准位时(即由1转变为0时),该第一时脉信号Q经负沿触发产生时序变化,举例来说,当该脉冲宽度调变信号PWM由高准位转变为低准位时,该第一时脉信号Q经负沿触发转变为高准位,直到该脉冲宽度调变信号PWM再次由高准位转变为低准位时,该第一时脉信号Q经负沿触发转变为低准位,以此类推。
同样的,当该脉冲宽度调变信号PWM由高准位转变为低准位时(即由1转变为0时),该第二时脉信号经负沿触发产生时序变化,且该第一时脉信号Q与该第二时脉信号/>为补数关系,当该第一时脉信号Q为高准位时,该第二时脉信号/>为低准位,当该第一时脉信号Q为低准位时,该第二时脉信号/>为高准位。
换句话说,每当该脉冲宽度调变信号PWM由高准位转变为低准位时,也就是每当该脉冲宽度调变信号PWM的负沿产生时,该第一时脉信号Q及该第二时脉信号的输出准位即发生改变。举例来说,当该脉冲宽度调变信号PWM其第一次负沿产生时,该第一时脉信号Q为高准位且该第二时脉信号/>为低准位,则当该脉冲宽度调变信号PWM其第二次负沿产生时,该第二时脉信号/>为高准位且该第一时脉信号Q为低准位。
请参看图4所示,本实用新型模拟信号同步及还原电路进一步包含有一第一与门71(AND门)、一第三反相器72、一第二与门73、一第四反相器74、一第三与门75及一第四与门76。
该第一时脉信号Q自该第一与门71的其中一输入端输入,该脉冲宽度调变信号PWM经由该第三反相器72自该第一与门71的另一输入端输入,而该第一与门71的输出端输出该第一清除信号A_C。当该第一时脉信号Q为高准位且该脉冲宽度调变信号PWM为低准位时,该第一清除信号A_C为高准位,并控制该第一晶体管13导通。
该第二时脉信号自该第二与门73的其中一输入端输入,该脉冲宽度调变信号PWM经由该第四反相器74自该第二与门73的另一输入端输入,而该第二与门73的输出端输出该第二清除信号B_C。当该第二时脉信号/>为高准位且该脉冲宽度调变信号PWM为低准位时,该第二清除信号B_C为高准位,并控制该第四晶体管23导通。
该第一时脉信号Q自该第三与门75的其中一输入端输入,该脉冲宽度调变信号PWM自该第三与门75的另一输入端输入,而该第三与门75的输出端输出该第一控制信号A_EN,当该第一时脉信号Q为高准位且该脉冲宽度调变信号PWM为高准位时,经逻辑门作动后产生高准位的该第一控制信号A_EN,并由该第一控制信号A_EN控制该第一定电流源11输出定电流。
该第二时脉信号自该第四与门76的其中一输入端输入,该脉冲宽度调变信号PWM自该第四与门76的另一输入端输入,而该第四与门76的输出端输出该第二控制信号B_EN,当该第二时脉信号/>为高准位且该脉冲宽度调变信号PWM为高准位时,经逻辑门作动后产生高准位的该第二控制信号B_EN,并由该第二控制信号B_EN控制该第二定电流源21输出定电流。
请参看图1及图5所示,以下进一步说明本实用新型模拟信号同步及还原电路的电路运作。
第一时间T1至第二时间T2的时间区段中,该第一时脉信号Q为高准位且该脉冲宽度调变信号PWM为高准位,使得该第一控制信号A_EN为高准位,此时该第一控制信号A_EN控制该第一定电流源11导通,由该第一取样电路1执行定电流积分,由该第一定电流源11对该第一取样电容CS1执行定电流积分运算,产生该第一取样信号A_S,使得该第一取样信号A_S的电压值于第一时间T1至第二时间T2的时间区段中呈线性上升。
第二时间T2至第四时间T4的时间区段中,该第一时脉信号Q转变为低准位,使得该第一控制信号A_EN为低准位,此时该第一控制信号A_EN控制该第一定电流源11关闭,且此时该第一清除信号A_C为低准位,使得该第一晶体管13为开路状态,而该放大器3的正输入端为高阻抗,该第一取样电路1即通过该第一二极管12及该第一取样电容CS1执行取样保持,使得该第一取样信号A_S的电压值于第二时间T2至第四时间T4的时间区段中保持取样后的电压值。
同时,于第二时间T2至第四时间T4的时间区段中,该第二时脉信号为高准位,由该第二时脉信号/>自该第二晶体管14的栅极及该第三晶体管15的栅极控制该第二晶体管14及该第三晶体管15导通,以供该第一取样电路1将该第一取样信号A_S向该放大器3输出,该放大器3根据该第一取样信号A_S,于第二时间T2至第四时间T4输出对应该第一取样信号A_S的该还原信号S_Out。
第三时间T3至第四时间T4的时间区段中,该第二时脉信号为高准位且该脉冲宽度调变信号PWM为高准位,使得该第二控制信号B_EN为高准位,此时该第二控制信号B_EN控制该第二定电流源21导通,由该第二取样电路2执行定电流积分,由该第二定电流源21对该第二取样电容CS2执行定电流积分运算,产生该第二取样信号B_S,使得该第二取样信号B_S的电压值于第三时间T3至第四时间T4的时间区段中呈线性上升。
于第四时间T4时,该第一时脉信号Q转变为高准位且该脉冲宽度调变信号PWM转变为低准位,使得该第一清除信号A_C为高准位,该第一清除信号A_C自该第一晶体管13的栅极输入,控制该第一晶体管13导通,清除该第一取样电路1的取样电压,使该第一取样信号A_S的输出电压为0。
于第四时间T4至第六时间T6的时间区段中,该第二时脉信号转变为低准位,使得该第二控制信号B_EN为低准位,此时该第二控制信号B_EN控制该第二定电流源21关闭,且此时该第二清除信号B_C为低准位,使得该第四晶体管23为开路状态,而该放大器3的正输入端为高阻抗,该第二取样电路2即通过该第二二极管22及该第二取样电容CS2执行取样保持,使得该第二取样信号B_S的电压值于第四时间T4至第六时间T6的时间区段中保持取样后的电压值。
同时,于第四时间T4至第六时间T6的时间区段中,该第一时脉信号Q为高准位,由该第一时脉信号Q自该第五晶体管24的栅极及该第六晶体管25的栅极控制该第五晶体管24及该第六晶体管25导通,以供该第二取样电路2将该第二取样信号B_S向该放大器3输出,该放大器3根据该第二取样信号B_S,于第四时间T4至第六时间T6输出对应该第二取样信号B_S的该还原信号S_Out。
同样的,于第六时间T6时,该第二时脉信号转变为高准位且该脉冲宽度调变信号PWM转变为低准位,使得该第二清除信号B_C为高准位,该第二清除信号B_C自该第四晶体管23的栅极输入,控制该第四晶体管23导通,清除该第二取样电路2的取样电压,使该第二取样信号B_S的输出电压为0,以此类推。
由该第一取样电路1及该第二取样电路2,于该脉冲宽度调变信号PWM每次负沿产生时交替进行定电流积分运算及取样保值,并将该第一取样信号A_S及该第二取样信号B_S交替传输至该放大器3,由该放大器3根据逻辑运算交替选择该第一取样信号A_S及该第二取样信号B_S产生该原始信号的该还原信号S_Out。
除此之外,该第一取样电路1及该第二取样电路2的输出端设置有该电容C,该第一取样电容CS1的电容值远大于该电容C的电容值,因此该第一取样电路1向该放大器3输出该第一取样信号A_S时,能快速的传输该第一取样信号A_S,且不影响该第一取样信号A_S的电压值;同样的,该第二取样电容CS2的电容值远大于该电容C的电容值,因此该第二取样电路2向该放大器3输出该第二取样信号B_S时,能快速的传输该第二取样信号B_S,且不影响该第二取样信号B_S的电压值。
综上所述,本实用新型模拟信号同步及还原电路通过该第一取样电路1及该第二取样电路2,交替根据该脉冲宽度调变信号PWM进行定电流积分运算,并于取样后保持取样的电压值,再将该第一取样信号A_S及该第二取样信号B_S交替传输至该放大器3,由该放大器3根据交替传输的该第一取样信号A_S及该第二取样信号B_S产生对应该原始信号的该还原信号S_Out。与习知技术相比,本实用新型以脉冲宽度调变信号PWM的形式传输该原始信号,能避免模拟信号于发射端5与接收端4间传输产生的杂讯干扰,且本实用新型通过该第一取样电路1及该第二取样电路2交替的根据脉冲宽度调变信号PWM的变化进行定电流积分运算,再通过该第一取样信号A_S及该第二取样信号B_S产生该还原信号S_Out,而非通过滤波器滤除高频载波来还原信号S_Out,因此不须使用高频载波,能够减少高频载波造成的驻波及电磁干扰等问题。除此之外,本实用新型的第一取样电路1及第二取样电路2是根据脉冲宽度调变信号PWM其准位变化的时间去执行定电流积分运算,与脉冲宽度调变信号PWM的准位高度无关,因此本实用新型相较于习知技术能容许较高的负载效应,容许接收端4有较多的并联电路。
以上所述仅是本实用新型的较佳实施例而已,并非对本实用新型做任何形式上的限制,虽然本实用新型已以较佳实施例揭露如上,然而并非用以限定本实用新型,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案的范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (13)
1.一种模拟信号同步及还原电路,其特征在于,接收一脉冲宽度调变信号,包含有:
一第一取样电路,输出一第一取样信号;
一第二取样电路,输出一第二取样信号;以及
一放大器,该放大器的正输入端连接于该第一取样电路及该第二取样电路的输出端,该放大器的负输入端连接该放大器的输出端;
其中,该第一取样电路及该第二取样电路根据该脉冲宽度调变信号的准位变化交替执行定电流积分运算及取样保值,而该放大器根据逻辑运算交替选择该第一取样信号及该第二取样信号产生一还原信号。
2.如权利要求1所述的模拟信号同步及还原电路,其特征在于,进一步包含有:
一触发器,一脉冲宽度调变信号自该触发器的输入端输入;以及
一正反器,该正反器的其中一输入端连接该触发器的输出端,且该正反器的一正相输出端输出一第一时脉信号,该正反器的一反相输出端输出一第二时脉信号,该第二时脉信号与该第一时脉信号互为补数关系。
3.如权利要求2所述的模拟信号同步及还原电路,其特征在于,该第一取样电路包含有:
一第一定电流源;
一第一二极管,该第一二极管的阳极端连接该第一定电流源;
一第一晶体管,该第一晶体管的漏极连接该第一二极管的阴极端,该第一晶体管的源极接地;
一第一取样电容,该第一取样电容的一端连接该第一晶体管的漏极,另一端接地;
一第二晶体管,该第二晶体管的漏极连接该第一取样电容及该第一晶体管的连接接点;
一第三晶体管,该第三晶体管的漏极连接该第二晶体管的源极。
4.如权利要求2所述的模拟信号同步及还原电路,其特征在于,该第二取样电路包含有:
一第二定电流源;
一第二二极管,该第二二极管的阳极端连接该第二定电流源;
一第四晶体管,该第四晶体管的漏极连接该第二二极管的阴极端,该第四晶体管的源极接地;
一第二取样电容,该第二取样电容的一端连接该第四晶体管的漏极,另一端接地;
一第五晶体管,该第五晶体管的漏极连接该第二取样电容及该第四晶体管的连接接点;
一第六晶体管,该第六晶体管的漏极连接该第五晶体管的源极。
5.如权利要求3所述的模拟信号同步及还原电路,其特征在于,该第一定电流源根据一第一控制信号而动作;
当该第一时脉信号为高准位且该脉冲宽度调变信号为高准位时,该第一控制信号控制该第一定电流源导通,且该第一定电流源对该第一取样电容执行取样积分,产生该第一取样信号。
6.如权利要求4所述的模拟信号同步及还原电路,其特征在于,该第二定电流源根据一第一控制信号而动作;
当该第二时脉信号为高准位且该脉冲宽度调变信号为高准位时,一第二控制信号控制该第二定电流源导通,且该第二定电流源对该第二取样电容执行取样积分,产生该第二取样信号。
7.如权利要求3所述的模拟信号同步及还原电路,其特征在于,该第一晶体管接收一第一清除信号;
该第一时脉信号为低准位时,一第一控制信号控制该第一定电流源关闭,且该第一晶体管为开路状态。
8.如权利要求4所述的模拟信号同步及还原电路,其特征在于,该第四晶体管接收一第二清除信号;
该第二时脉信号为低准位时,一第二控制信号控制该第二定电流源关闭,且该第四晶体管为开路状态。
9.如权利要求3所述的模拟信号同步及还原电路,其特征在于,该第二晶体管及该第三晶体管接收该第二时脉信号;
当第二时脉信号为高准位时,该第二晶体管及该第三晶体管导通,该第一取样电路将该第一取样信号传输至该放大器。
10.如权利要求4所述的模拟信号同步及还原电路,其特征在于,该第五晶体管及该第六晶体管接收该第一时脉信号;
当该第一时脉信号为高准位时,该第五晶体管及第六晶体管导通,该第二取样电路将该第二取样信号传输至该放大器。
11.如权利要求3所述的模拟信号同步及还原电路,其特征在于,该第一时脉信号转变为高准位且该脉冲宽度调变信号转变为低准位时,该第一晶体管接收一第一清除信号而导通,并清除该第一取样电路的取样电压。
12.如权利要求4所述的模拟信号同步及还原电路,其特征在于,该第二时脉信号转变为高准位且该脉冲宽度调变信号转变为低准位时,该第四晶体管接收一第二清除信号而导通,并清除该第二取样电路的取样电压。
13.如权利要求1所述的模拟信号同步及还原电路,其特征在于,进一步包含有:
一电容,该电容的一端连接该第一取样电路的输出端、该第二取样电路的输出端及该放大器的正输入端,另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320200649.2U CN219627704U (zh) | 2023-02-13 | 2023-02-13 | 模拟信号同步及还原电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320200649.2U CN219627704U (zh) | 2023-02-13 | 2023-02-13 | 模拟信号同步及还原电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219627704U true CN219627704U (zh) | 2023-09-01 |
Family
ID=87795857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320200649.2U Active CN219627704U (zh) | 2023-02-13 | 2023-02-13 | 模拟信号同步及还原电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219627704U (zh) |
-
2023
- 2023-02-13 CN CN202320200649.2U patent/CN219627704U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6133523B1 (ja) | 高速シリアライザ/デシリアライザのために正確なクロック位相信号を生成するための回路 | |
US7750835B1 (en) | Analog to digital converter using asynchronous pulse technology | |
US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
US7528760B2 (en) | Class D analog-to-digital converter | |
US5379040A (en) | Digital-to-analog converter | |
US9184757B2 (en) | Systems, devices, and methods for continuous-time digital signal processing and signal representation | |
CN109412597B (zh) | 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法 | |
US20080258951A1 (en) | Hybrid Delta-Sigma/SAR Analog to Digital Converter and Methods for Using Such | |
KR101698632B1 (ko) | 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기 | |
US5610606A (en) | 1-bit D/A conversion circuit | |
US8907833B1 (en) | Low power high speed pipeline ADC | |
JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ | |
US7200187B2 (en) | Modulator for digital amplifier | |
US5544081A (en) | Output filter for oversampling digital-to-analog converter | |
US20020021238A1 (en) | Delta-sigma modulatator for power amplification of audio signals | |
KR20090101487A (ko) | 클록/데이터 재생회로 | |
US20220224347A1 (en) | Continuous-time pipelined adcs with event-driven sampling | |
CN219627704U (zh) | 模拟信号同步及还原电路 | |
TWI736223B (zh) | 數位斜率式類比數位轉換器裝置與訊號轉換方法 | |
US7719320B2 (en) | Method and circuit for filtering glitches | |
CN102545905B (zh) | 数模转换器 | |
TWI842380B (zh) | 類比信號同步及還原電路 | |
CN112600540B (zh) | 一种适用于无线充电中电流解调的高精度比较器 | |
CN214591376U (zh) | Pam3电平信号转nrz电平信号的电路 | |
CN108199700B (zh) | 一种高精度的比较器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |