CN109639119A - 应用于dc-dc变换器的驱动电路 - Google Patents

Abstract

一种应用于DC‑DC变换器的驱动电路，包括：内部电源产生单元；驱动单元；反馈单元；电压检测单元；所述内部电源产生单元的输出端连接所述驱动单元的电源输入端；所述反馈单元的输出端连接所述内部电源产生单元的反馈输入端；所述电压检测单元的输出端连接所述反馈单元的输入端；所述电压检测单元的比较输入端连接所述内部电源产生单元的输出端。所述应用于DC‑DC变换器的驱动电路减小效率上的损失。

Description

应用于DC-DC变换器的驱动电路

技术领域

本发明涉及电子技术领域，具体的说涉及一种应用于DC-DC变换器的驱动电路。

背景技术

随着半导体工艺以及微电子技术的快速发展，DC-DC变换器以其高效率、宽负载以及快速响应能力等特点，已广泛应用于消费电子、通信设备、工业应用和航空航天等领域。同时按照应用环境的不同，芯片的供电电源范围也越来越宽，典型值从最初的3.3V、5V和12V已扩展到现在的18V甚至24V。为了应用于广泛的供电电源，需要内部电源产生单元，隔离外部高压及提供内部低压电源，供内部控制芯片所使用。

DC-DC变换器通常使用多组内部电源产生单元，分别产生多组电源供内部逻辑控制芯片及模拟控制芯片所使用，以避免内部逻辑控制芯片由于供用一组内部电源产生单元，造成噪声(noise)透过内部电源传递给模拟控制芯片。但内部逻辑控制芯片，尤其是驱动功率型MOS管(POWER MOS)的驱动电路(driving circuit)，因逻辑信号切换瞬间，需大量的瞬间电流，将对提供电源给驱动电路的内部电源产生单元，造成很大的压降(voltagedrop)在该内部电源产生单元所提供的电源上。至于这压降回复的期间，由于不能提供充足的电源给驱动电路使用，间接造成对功率型MOS管(大功率MOS管)缓慢的切换，降低整体DC-DC变换器效率。

上述情况中，图1显示了高压DC-DC变换器的内部部分逻辑控制芯片系统架构图，这部分电路包括了内部电源产生单元11、驱动器12(driving circuit，驱动电路)和功率型MOS管10。这部分电路中，内部电源产生单元11所连接的输入电源Vin通常为12V-24V的高电压。电路通过内部电源产生单元11，隔离外部高压及提供内部低压电源，供内部驱动(driving)芯片所使用，由于当对驱动功率型MOS管10作逻辑切换时，会产生大量的瞬间切换电流于该内部电源产生单元所提供的电源上，造成电源上的压降，如图1中信号S12所示，相应的压降大小为D。在压降恢复的时间(恢复期间T)，内部电源产生单元11无法供足够的电源供驱动电路使用，造成对驱动功率型MOS管缓慢的切换，使得输入驱动器12的规整形状(矩形脉冲)信号S11转变为形状变形的信号S13，间接造成在效率上额外的损失(switchingloss切换损失)。

发明内容

本发明解决的问题是提供一种应用于DC-DC变换器的驱动电路，以减小额外的效率损失。

为解决上述问题，本发明提供了一种应用于DC-DC变换器的驱动电路，包括：内部电源产生单元；驱动单元；反馈单元；电压检测单元；所述内部电源产生单元的输出端连接所述驱动单元的电源输入端；所述反馈单元的输出端连接所述内部电源产生单元的反馈输入端；所述电压检测单元的输出端连接所述反馈单元的输入端；所述电压检测单元的比较输入端连接所述内部电源产生单元的输出端。

可选的，还包括参考电压提供单元，所述电压检测单元的参考输入端连接所述参考电压提供单元的输出端。

可选的，所述电压检测单元包括第一PMOS管、第一NMOS管和第二NMOS管；所述第一PMOS管的源极连接所述参考电压提供单元的输出端，所述第一PMOS管的栅极连接所述内部电源产生单元的输出端；所述第一PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的漏极连接自身的栅极；所述第一NMOS管和所述第二NMOS管连接为电流镜；所述第二NMOS管的漏极连接所述反馈单元的输入端。

可选的，所述反馈单元包括第一电阻、第二PMOS管、第三PMOS管、第三NMOS管、第四NMOS管和第五NMOS管；所述第二PMOS管和所述第三PMOS管连接为电流镜；所述第二PMOS管的漏极连接自身的栅极，同时连接所述电压检测单元的输出端；所述第三NMOS管的漏极连接所述第二PMOS管的漏极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地，第四NMOS管的栅极连接偏置电压；所述第三PMOS管的漏极连接所述第五NMOS管的漏极和栅极，第五NMOS管的漏极和输入电源之间串联有所述第一电阻；所述第五NMOS管的源极连接所述第三NMOS管的栅极；所述第五NMOS管的源极和所述第三NMOS管的栅极连接在钳位二极管一端，所述钳位二极管的另一端接地。

可选的，所述钳位二极管为齐纳二极管。

可选的，所述内部电源产生单元包括第六NMOS管和第二电阻；所述第六NMOS管的栅极连接所述反馈单元的输出端；所述第六NMOS管的源极连接所述第二电阻的一端，所述第二电阻的另一端接地。

可选的，所述驱动单元连接功率MOS管。

本发明技术方案的其中一个方面中，在具有内部电源产生单元和驱动单元的基础上，增加反馈单元和电压检测单元，通过各电路组成的连接结构，实现将内部电源产生单元的输出电压采用电压检测单元与参考电压进行比较，将内部电源产生单元的输出电压变化(压降)转变为电压检测单元的输出电流信号，输入反馈单元中，而反馈单元进一步将相应的电流信号，转变为电压变化信号，反馈给内部电源产生单元，使内部电源产生单元调整(抬高)相应的电压，即迅速调整输出电压(减小相应的压降)，从而实现了对信号的良好驱动作用，减小了效率上的额外损失。并且，整个方案在实现减小效率损失时，不需要调整(增大)内部电源产生单元的面积。

附图说明

图1是现有应用于DC-DC变换器的驱动电路示意图；

图2是本发明实施例提供的应用于DC-DC变换器的驱动电路示意图；

图3是图2中其中一部分结构的电路图；

图4是图2中另一部分结构的进一步具体电路图。

具体实施方式

目前市场上，对于背景技术提到的效率损失的改善方式是，加大DC-DC变换器电路中，内部电源产生单元的面积(相应晶体管的面积)，以在内部电源产生单元中取得较小的内阻，进而可以在驱动器对功率型MOS管作逻辑切换而产生大量的瞬间切换电流时，利用较小的内阻，以便在所供应的电源上产生较小的压降，来减小额外的效率损失(切换损失)。但是上述方法导致需要额外增大内部电源产生单元的面积。

为此，本发明提供一种应用于DC-DC变换器的驱动电路，在不必增大内部电源产生单元面积的情况下，减小压降等(内部电源噪声引起的压降等)原因带来的额外效率上的损失。

为更加清楚的表示，下面结合附图对本发明做详细的说明。

本发明实施例提供一种应用于DC-DC变换器的驱动电路，请参考图2至图4。

如图2所示，应用于DC-DC变换器的驱动电路包括内部电源产生单元21、驱动单元22、反馈单元23和电压检测单元24。内部电源产生单元21的输出端连接驱动单元22的电源输入端。反馈单元23的输出端连接内部电源产生单元21的反馈输入端。电压检测单元24的输出端连接反馈单元23的输入端。电压检测单元24的比较输入端连接内部电源产生单元21的输出端。

内部电源产生单元21的电源输入端连接外部电压Vin(输入电源)，外部电压Vin通常为高压(对于芯片内部电路而言的高压，通常为在12V-40V)，将该高压电源转换成低压电源后，低压电源作为相应的输出电压，从内部电源产生单元21的输出端连接电压检测单元24和驱动单元22的输入电源，分别起到驱动以及供电作用。

驱动单元22主要用于驱动相应的功率器件使用，所述功率器件可以为功率型MOS管20，即本实施例中，驱动单元22连接功率MOS管。

本实施例中，内部电源产生单元21和反馈单元23的电源可以由外部电压Vin提供。

电压检测单元24的另一个输入端连接参考电压，所述参考电压可以由后续提到的参考电压提供单元25提供。电压检测单元24检测由内部电源产生单元21接入的电压与参考电压之间的电压差，并将电压差转换成电流信号，此电流信号通过电压检测单元24的输出端传送到反馈单元23，并通过反馈单元23再传递给内部电源产生单元21，这样的过程，实现了将检测到的电压差与结果快速重新传递到内部电源产生单元21，从而实现反馈作用。

根据后续内容可知，电压检测单元24通过比较内部电源产生单元21的输出电压与参考电压提供单元25的参考电压，并通过反馈单元通知内部电源产生单元21根据反馈信号增加对驱动单元的供电能力，实现了检校(减小和调整)内部电源噪声所引起的效率上的损失。

上述内容表明，本实施例以电流形式输出检测结果至反馈单元23。

反馈单元23实现将电压检测单元24输出的电流信号快速转换成电压信号，这个电压信号传递到内部电源产生单元21，从而能够主动加强内部电源产生单元21的驱动以及供电作用。

本实施例中，应用于DC-DC变换器的驱动电路还可以包括参考电压提供单元25，电压检测单元24的参考输入端连接参考电压提供单元25的输出端。参考电压提供单元25的电源也可以由外部电压Vin提供。外部电压Vin通常为高压，参考电压提供单元25将该高压电源转换成低压电源后，相应的低压电源输出端输出参考电压(VREF)，此参考电压连接至电压检测单元24的比较输入端，供与相应另一输入电压(驱动单元22的输出电压)进行比较。

请参考图3，电压检测单元24包括第一PMOS管P1、第一NMOS管N1和第二NMOS管N2。第一PMOS管P1的源极连接参考电压提供单元25的输出端(第一PMOS管P1的源极作为参考电压的输入端)，第一PMOS管P1的栅极连接内部电源产生单元21的输出端(第一PMOS管P1的栅极作为另一电压的输入端)。第一PMOS管P1的漏极连接第一NMOS管N1的漏极，第一NMOS管N1的漏极连接自身的栅极。第一NMOS管N1和第二NMOS管N2连接为电流镜。第二NMOS管N2的漏极连接反馈单元23的输入端。

电压检测单元24的工作原理如下：

第一PMOS管P1的栅极连接内部电源产生单元21的输出端受驱动单元22影响，在第一PMOS管P1的栅极产生压降(voltage drop)时，这个压降后电压与第一PMOS管P1的源极输入的参考电压相比较，得到相对应于第一PMOS管P1的栅源电压差(Vgs)，这个压差等于压降，即Vgs＝voltage drop，将该第一PMOS管P1的Vgs，在第一PMOS管P1的漏极转换成输出电流，透过第一NMOS管N1和第二NMOS管N2组成的电流镜，输出至反馈单元23。

请参考图4，反馈单元23包括第一电阻R1、第二PMOS管P2、第三PMOS管P3、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5。第二PMOS管P2和第三PMOS管P3连接为电流镜。第二PMOS管P2的漏极连接自身的栅极，同时连接电压检测单元24的输出端。第三NMOS管N3的漏极连接第二PMOS管P2的漏极，第三NMOS管N3的源极连接第四NMOS管N4的漏极，第四NMOS管N4的源极接地，第四NMOS管N4的栅极连接偏置电压BIAS。第三PMOS管P3的漏极连接第五NMOS管N5的漏极和栅极，第五NMOS管N5的漏极和输入电源之间串联有第一电阻R1。第五NMOS管N5的源极连接第三NMOS管N3的栅极。第五NMOS管N5的源极和第三NMOS管N3的栅极连接在钳位二极管D1一端，钳位二极管D1的另一端接地。

反馈单元23的工作原理如下：

第四NMOS管N4通过偏置电压BIAS，维持第四NMOS管N4流存在一微电流，保持反馈单元23基本工作偏压，当电压检测单元24的输出电流(图4中Iout所示)变化时，通过第二PMOS管P2和第三PMOS管P3组成的电流镜，将电流变化复制到镜像电路中，并且，通过第五NMOS管N5将电流变化转换成电压变化，这是因为，第五NMOS管N5的源极端已被钳位二极管D1钳(clamp)住电位，所以第五NMOS管N5的栅极电压将由于额外的电流变化而导致栅极电压的变化(电流增加，电压上升，而电流减小，则电压下降)；通过上述内容可知，反馈单元23能够将电流变化(电压检测单元24的输出电流变化)转换成第五NMOS管N5的Vgs变化，从而能够实现将电压检测单元24所侦测到的压降，经由电压检测单元24的输出电流快速传递，通过反馈单元23内部电路结构转变为电压变化。

需要说明的是，钳位二极管D1可以为齐纳二极管(Zener diode)，以更好地实现电位的钳位。钳位二极管D1为齐纳二极管时，在电路图中，二极管的图示可以相应变化。

请继续参考图4，内部电源产生单元21包括第六NMOS管N6和第二电阻R2。第六NMOS管N6的栅极连接反馈单元23的输出端。第六NMOS管N6的源极连接第二电阻R2的一端，第二电阻R2的另一端接地。

反馈单元23的工作原理如下：

通过内部电源产生单元21隔离外部高压Vin及提供内部低压电源(内部电源产生单元21的输出电源)，供内部驱动芯片所使用；由于当驱动单元22对功率型MOS管这类功率器件作逻辑切换时，会产生大量的瞬间切换电流于该内部电源产生单元21所提供的电源上(即内部电源产生单元21的输出电压上)，会造成电源上的压降(可参考图1相应内容)，而本实施例中，前述反馈单元23的第五NMOS管N5的栅极电压会根据压降的反馈信号而实现上升，这个上升电压信号用来抵消因驱动单元22输出端上所产生的压降，增加第六NMOS管N6的Vgs，提高对驱动单元22的驱动能力。

本实施例所提供的应用于DC-DC变换器的驱动电路中，在具有内部电源产生单元21和驱动单元22的基础上，增加反馈单元23和电压检测单元24，通过各电路组成的连接结构，实现将内部电源产生单元21的输出电压采用电压检测单元24与参考电压进行比较，将内部电源产生单元21的输出电压变化(压降)转变为电压检测单元24的输出电流信号，输入反馈单元23中，而反馈单元23进一步将相应的电流信号，转变为电压变化信号，反馈给内部电源产生单元21，使内部电源产生单元21调整(抬高)相应的电压，即迅速调整输出电压(减小相应的压降)，从而实现了对信号的良好驱动作用，减小了效率上的损失。并且，整个方案在实现减小效率上的损失时，不需要调整(增大)内部电源产生单元21的面积。

如图2中所示，经过本实施例所提供的驱动电路结构，面对与图1中S11相似的规整形状(矩形脉冲)信号S21，本实施例所提供的驱动电路能够保证内部电源产生单元21的输出电压信号S22具有较小的压降(可结合对比图1中的信号S12)，从而保证经过驱动单元22之后的信号S23具有较快的恢复时间和较为理解的信号形状(可结合对比图1中相应信号S13)。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种应用于DC-DC变换器的驱动电路，其特征在于，包括：

内部电源产生单元；

驱动单元；

反馈单元；

电压检测单元；

所述内部电源产生单元的输出端连接所述驱动单元的电源输入端；

所述反馈单元的输出端连接所述内部电源产生单元的反馈输入端；

所述电压检测单元的输出端连接所述反馈单元的输入端；

所述电压检测单元的比较输入端连接所述内部电源产生单元的输出端。

2.如权利要求1所述的应用于DC-DC变换器的驱动电路，其特征在于，还包括参考电压提供单元，所述电压检测单元的参考输入端连接所述参考电压提供单元的输出端。

3.如权利要求1或2所述的应用于DC-DC变换器的驱动电路，其特征在于，所述电压检测单元包括第一PMOS管、第一NMOS管和第二NMOS管；

所述第一PMOS管的源极连接所述参考电压提供单元的输出端，所述第一PMOS管的栅极连接所述内部电源产生单元的输出端；

所述第一PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的漏极连接自身的栅极；

所述第一NMOS管和所述第二NMOS管连接为电流镜；

所述第二NMOS管的漏极连接所述反馈单元的输入端。

4.如权利要求3所述的应用于DC-DC变换器的驱动电路，其特征在于，所述反馈单元包括第一电阻、第二PMOS管、第三PMOS管、第三NMOS管、第四NMOS管和第五NMOS管；

所述第二PMOS管和所述第三PMOS管连接为电流镜；

所述第二PMOS管的漏极连接自身的栅极，同时连接所述电压检测单元的输出端；

所述第三NMOS管的漏极连接所述第二PMOS管的漏极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地，第四NMOS管的栅极连接偏置电压；

所述第三PMOS管的漏极连接所述第五NMOS管的漏极和栅极，第五NMOS管的漏极和输入电源之间串联有所述第一电阻；

所述第五NMOS管的源极连接所述第三NMOS管的栅极；

所述第五NMOS管的源极和所述第三NMOS管的栅极连接在钳位二极管一端，所述钳位二极管的另一端接地。

5.如权利要求4所述的应用于DC-DC变换器的驱动电路，其特征在于，所述钳位二极管为齐纳二极管。

6.如权利要求5所述的应用于DC-DC变换器的驱动电路，其特征在于，所述内部电源产生单元包括第六NMOS管和第二电阻；

所述第六NMOS管的栅极连接所述反馈单元的输出端；

所述第六NMOS管的源极连接所述第二电阻的一端，所述第二电阻的另一端接地。

7.如权利要求1或2所述的应用于DC-DC变换器的驱动电路，其特征在于，所述驱动单元连接功率MOS管。