CN109638124A - 倒装式发光二极管芯片及其制备方法 - Google Patents

倒装式发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN109638124A
CN109638124A CN201811512151.XA CN201811512151A CN109638124A CN 109638124 A CN109638124 A CN 109638124A CN 201811512151 A CN201811512151 A CN 201811512151A CN 109638124 A CN109638124 A CN 109638124A
Authority
CN
China
Prior art keywords
layer
electrode
metal layer
flip
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811512151.XA
Other languages
English (en)
Inventor
唐驰
刘亚柱
吕振兴
吴化胜
操娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Irico Epilight Technology Co Ltd
Original Assignee
Hefei Irico Epilight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Irico Epilight Technology Co Ltd filed Critical Hefei Irico Epilight Technology Co Ltd
Priority to CN201811512151.XA priority Critical patent/CN109638124A/zh
Publication of CN109638124A publication Critical patent/CN109638124A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

本发明提供一种倒装式发光二极管芯片制备方法，包括，提供一衬底，于所述衬底上依次形成第一半导体层、发光层、第二半导体层、透明导电层；移除部分的所述透明导电层、第二半导体层、发光层及第一半导体层，形成凹部，所述凹部底部暴露出所述第一半导体层；在所述凹部的底部所暴露出的所述第一半导体层以及所述透明导电层上，形成第一金属层，以定义第一金属层第一、二电极；形成反射层于所述第一金属层、凹部侧壁及透明导电层上；形成第二金属层于所述第一金属层及反射层上，定义所述第二金属层第一、二电极；在所述第二金属层上沉积绝缘层；沉积第三金属层于所述绝缘层上，以定义第三金属层第一、二电极。该方法制备的芯片产品良率高。

Description

倒装式发光二极管芯片及其制备方法
技术领域
本发明涉及一种半导体技术领域，特别是一种倒装式发光二极管芯片制备方法。
背景技术
近年来，随着上游产业的不断扩产，发光二极管封装行业已经步入微利时代，激烈的价格竞争和无序的业内生态链促使行业开始需求新的封装工艺，于是倒装式发光二极管芯片顺势而出。与正装发光二极管芯片相比，倒装式芯片(Flip-chip)由于避免了正装芯片中因电极挤占发光面积而提高了发光效率，提升了散热性能，同时，还具有低电压、高亮度、高可靠性、高饱和电流密度等优点；加上能在倒装式焊的衬底上集成保护电路，对芯片可靠性及性能有明显帮助；此外，与正装和垂直结构相比，使用倒装式焊方式，更易于实现超大功率芯片级模组、多种功能集成的芯片光源技术，在发光二极管芯片模组良率及性能方面有较大的优势。光效方面，倒装式结构避开P电极上导电层光吸收和电极遮光，还可以通过在p-GaN设反光层，而提高光效。
目前市场上常见的发光二极管外延材料为GaN，通过光刻、刻蚀等手段在外延层上制备电极，从而完成芯片性能优化。但是不可忽视的是，倒装式发光二极管芯片的电极结构极为复杂，由于正负电极几乎覆盖整个芯片，因此倒装式发光二极管芯片发生漏电的几率大大增加。而经过国内外的调研显示，电极结构缺陷主要有以下原因导致：
反射层与外延片剥离。在外延层上，芯片需要沉积一层反射层以提高发光二极管的出光效率，由于银对于波长为460nm的光的反射率达到95％以上，因此这一层的材料使用最多的为银。但是银反射层极易出现分层现象，边缘鼓起甚至翘曲剥离，不仅容易造成银本身金属颗粒掉落在MESA侧壁上，形成漏电通道，同时也会银镜上方绝缘层的鼓起与开裂，使芯片在后续封装过程中因绝缘层破坏而导致芯片漏电失效。银反射层之所以容易出现剥离现象，是因为其粘附性相对较差，因此极易出现剥离现象。
钝化绝缘层不完整。在倒装式发光二极管芯片的制作中，钝化绝缘层将芯片的p、n型完全隔绝开，继而避免短路。现如今制作倒装式发光二极管芯片钝化绝缘层的时候，多采用PECVD薄膜沉积制作钝化绝缘层。在制作钝化绝缘层的过程中，由于通入气体源成分、绝缘层生长速度的不同，都会影响钝化绝缘层的性能。除却钝化绝缘层本身的制作工艺容易引起表面凹陷与凸起缺陷，倒装式发光二极管芯片的结构设计也影响着钝化绝缘层的性能，由于倒装式发光二极管的特殊结构，使得钝化绝缘层在覆盖电路层时容易形成一个台阶，台阶的角度取决于电路层边缘的斜度。若底部电路层的斜壁坡率过大，则在台阶处绝缘层会有一定的断裂概率，继而产生漏电情况。
电极、焊料界面互溶。倒装式发光二极管的焊接锡膏与表面电极随着时间的推移容易产生互溶现象。芯片的电路层材料与电极材料相似，随着老化时间的增长，锡膏与下层的电路层充分反应，产生的金属间化合物逐渐膨胀，将覆盖在电路层上的钝化绝缘层完全顶起，导致钝化绝缘层失效，进而导致芯片漏电失效。
除上述几个现象外，导致倒装式发光二极管芯片漏电的原因还有很多，而发光二极管一旦漏电其出光效率就会大大降低，因此改善倒装式发光二极管漏点问题就成为了整个行业亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种倒装式发光二极管芯片制备方法，用于解决现有技术中倒装式发光二极管芯片漏电的技术问题。
为实现上述目的及其他相关目的，本发明提供一种半导体异质结构制备方法，所述制备方法包括以下步骤：
提供一衬底，于所述衬底上形成第一半导体层；
于所述第一半导体层上形成发光层；
于所述发光层上形成第二半导体层；
于所述第二半导体层上形成透明导电层；
移除部分的所述透明导电层、部分所述第二半导体层、部分所述发光层及部分所述第一半导体层，以形成凹部，所述凹部的底部暴露出所述第一半导体层；
在所述凹部的底部所暴露出的所述第一半导体层以及所述透明导电层上，形成第一金属层，以定义所述第一金属层上的第一电极和第二电极。
形成反射层于所述第一金属层、所述凹部的侧壁及所述透明导电层上；
形成第二金属层于所述第一金属层及所述反射层上，以定义所述第二金属层上的第一电极和第二电极；
在所述第二金属层上沉积绝缘层；
沉积第三金属层于所述绝缘层上，以定义所述第三金属层上的第一电极和第二电极。
可选地，所述制备方法还包括，于所述第二半导体层上沉积二氧化硅形成第二电极电流阻隔层。
可选地，所述凹部的深度在1.1-2.2um，所述凹部的上开口直径为9-16um，所述凹部的下开口直径在7-14um。可选地，所述第一金属层的材料包括铬、铝、镍、铬、镍、铬、镍金属及其合金。
可选地，所述反射层是分布式布拉格反射层。
可选地，所述制备方法还包括，在所述第一金属层的第一电极和所述第二电极正上方刻蚀所述反射层，以暴露所述第一金属层的第一电极和第二电极。
可选地，所述第二金属层的材料包括铬、铝、钛、镍、钛、镍、铜、金、钛金属及其合金，所述第二金属层分别连接所述第一金属层上的第一电极及第二电极。
可选地，刻蚀所述绝缘层形成第一电极互联孔和第二电极互联孔。
可选地，所述第三金属层的材料包括钛、镍、钛、镍、铜、镍、铬、镍、金金属及其合金。
为实现上述目的及其他相关目的，本发明还提供一种倒装式发光二级管芯片结构，所述倒装式发光二极管芯片结构通过上述倒装式发光二极管芯片制备方法制备形成。
如上所述，本发明的倒装式发光二级管芯片制备方法及其结构，具有以下有益效果：
利用本发明，在倒装式发光二极管芯片内部形成通孔式三层金属电极，实现了第一电极在整个芯片范围内的均匀分布，并且利用透明导电层的纵向电流扩展性能，提高了芯片的电流扩展能力。
附图说明
图1显示为本发明的倒装式发光二极管芯片制备方法流程图。
图2-10B显示为本发明的倒装式发光二极管制备过程流程图。
图10A显示为本发明的倒装式发光二极管结构第三金属层第一电极横截面示意图。
图10B显示为本发明的倒装式发光二极管结构第三金属层第二电极横截面示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-10B。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，为了解决现有技术中倒装式发光二极管芯片漏电的技术问题，本发明提供一种上述倒装式发光二极管芯片的制备方法及其结构，所述制造方法包括以下步骤：
执行步骤S10，如图2所示，提供一衬底1，所述衬底1的材料例如蓝宝石衬底、硅衬底或碳化硅衬底。
执行步骤S20，如图2所示，于所述衬底1上形成一第一半导体层2，所述第一半导体层2的材料例如为氮化镓。
执行步骤S30，如图2所示，于所述第一半导体层2上形成发光层3，所述发光层3的材料例如氮化铝镓铟材质形成的结构。
执行步骤S40，如图2所示，于所述发光层3上形成第二半导体层4，所述第二半导体层4的材料例如氮化镓。
执行步骤S50，如图2所示，于所述第二半导体层4上形成透明导电层5，透明导电层5的材料例如为ITO、金属银或者其他透明导电材料。
需要说明的是，在一些实施例中，如图3所示，所述第二半导体层4上形成第二电极电流阻隔层14，所述第二电极电流阻隔层14的材料例如SiO2。
在一实施例中，所述透明导电层5在所述第二半导体层4和第二电极电流阻隔层14上利用磁控溅射沉积工艺形成。
执行步骤S60，如图4所示，移除部分的所述透明导电层5、部分所述第二半导体层4、部分所述发光层3及部分所述第一半导体层2，以形成凹部6，所述凹部6的底部暴露出所述第一半导体层2。
需要说明的是，所述凹部6的深度例如在1.1-2.2um，所述凹部6上开口直径例如为9-16um，所述凹部6的下开口直径例如为7-14um，且所述凹部6上开口直径大于凹部6的下开口直径,，使得形成的凹部6具有斜角，在后续形成反射层时，使得反射层具有一斜角，从而增强光的反射能力，提高发光二极管芯片的光电能力。
在一实施例中，所述凹部6的形成步骤包括在透明导电层5上均匀镀上光刻胶，随后根据第一电极11的设计对光刻胶曝光显影，之后将光刻后的芯片沉积在蚀刻液中，蚀刻面积大于第一电极11的设计面积，再例如采用ICP刻蚀机刻蚀所述第二半导体层4、所述发光层3，形成直达第一半导体层2的凹部6，其中凹部的深度为1.5um，凹部上开口的直径为12um，凹部下开口的直径为10um。
在另一实施例中，凹部的深度为1.7um，凹部上开口的直径为13um，凹部下开口的直径为12um。
在又一实施例中，凹部的深度为2.0um，凹部上开口的直径为14um，凹部下开口的直径为11um。
执行步骤S70，如图5A、图5B所示，于所述凹部6的底部所暴露出的所述第一半导体层2以及所述透明导电层5上，形成第一金属层7，以定义第一金属层7上的第一电极和第二电极，所述第一金属层7上的每个第一电极和每个第二电极都是独立的。
在一实施例中，所述第一金属层7的材料包括铬、铝、镍、铬、镍、铬、镍金属及其合金。
执行步骤S80，如图6A、图6B所示，形成反射层8于所述第一金属层7、所述凹部6的侧壁及所述透明导电层5上。
需要说明的是，所述反射层8的材料可为由两种不同折射率的材料相互间隔形成的分布式布拉格反射镜(DBR)，该结构形成的反射层具有高反射率，可以显著提升发光二极管的亮度。
需要说明的是，执行步骤S80与执行步骤S90之间还包括：在第一金属层上的第一电极和第二金属层上的第二电极正上方采用ICP刻蚀机刻蚀DBR以暴露每个独立的所述第一金属层上的第一电极和第二电极。
在一实施例中，所述反射层8的材料例如SiO2和TiO2相互间隔形成的分布式布拉格反射镜(DBR)。
执行步骤S90，如图7A、图7B所示，形成第二金属层9于所述第一金属层7及所述反射层8上，第二金属层9分别连接所述第一金属层上7的第一电极及第二电极。
在一实施例中，所述第二金属层的材料包括铬、铝、钛、镍、钛、镍、铜、金、钛金属及其合金。
执行步骤S100，如图8A、图8B所示，在所述第二金属层9上形成绝缘层10。
执行步骤S101，如图10A、图10B所示，沉积第三金属层13于所述绝缘层上，以形成第三金属层13上的第一电极和第二电极。
在一实施例中，所述第三金属层13的材料包括钛、镍、钛、镍、铜、镍、铬、镍、金金属及其合金。
在一实施例中，如图9A、9B所示，所述绝缘层10可例如利用等离子体增强化学气相沉积设备(PECVD)在所述第二金属层上沉积SiO2形成，通过形成该绝缘层10，从而充分隔绝第二金属层9和第三金属层13，并通过ICP刻蚀机刻蚀Si02绝缘层10形成第一电极互联孔11和第二电极互联孔12，以便连接不同层面的电极，形成互连结构。
需要说明的是，所述第一半导体层2、发光层3、第二半导体层4、电流阻隔层14、透明导电层5、第一金属层7、第二金属层9、第三金属层13的生长方法可采用诸如金属有机化合物气相外延(MOCVD)，分子束外延(MBE)，氢化物气相外延(HVPE)和气相外延(CVD)，磁控溅射(sputter)，电子束蒸镀(E-Gun)中的一种，当然也可采用诸如原子层沉积(ALD)等其它方法来生长，不以此为限。
通过本发明的一种倒装式发光二极管芯片制备方法，可获得漏电良率高的倒装式发光二极管芯片。
如图10A、图10B所示，本发明还提供一种利用上述倒装式发光二极管芯片制备方法制备的倒装式发光二极管芯片结构，所述结构包括，一衬底1，第一半导体层2形成于所述衬底1上，发光层3形成于所述第一半导体层2上，第二半导体层4形成于所述发光层3上，透明导电层5形成于所述第二半导体层4上，凹部6形成于部分所述透明导电层5，部分所述第二半导体层4，部分所述发光层3，以及部分所述第一半导体层2上，其中所述凹部6的底部暴露出所述第一半导体层2，第一金属层7形成在所述凹部6的底部所暴露出的所述第一半导体层2及透明导电层5上，以定义所述第一金属层上的第一电极和第二电极，反射层8形成于所述第一金属层7、所述凹部6的侧壁及所述透明导电层5上，第二金属层9形成于所述第一金属层7及所述反射层8上，以定义所述第二金属层9上的第一电极和第二电极；绝缘层10形成在所述第二金属层9上；第三金属层13形成于所述绝缘层10上，以定义所述第三金属层13上的第一电极和第二电极。
作为示例，所述衬底1的材料包括但不限于氮化铝，蓝宝石，氮化镓，硅，碳化硅；所述衬底可为平面衬底或图案化衬底；所述第一半导体层2的材料包括氮化镓；所述发光层3例如氮化铝镓铟材质形成的结构；所述第二半导体层4的材料包括氮化镓。
作为示例，形成第一金属层7的方式为沉积金属，沉积顺序为Cr、Al、Ni、Cr、Ni、Cr、Ni金属。
作为示例，所述第二金属层9的材料包括铬、铝、钛、镍、钛、镍、铜、金、钛金属及其合金，形成的所述第二金属层9分别连接所有第一电极和所有第二电极。
本实施例中所述的发光二极管芯片可应用于诸如Mini LED装置、Mirco LED装置或小间距LED装置中，当然也可应用于更大或更小尺度LED装置中；也即本实施例中所述的装置尺度可处于微米尺度，亦可大于或者小于微米尺度。
综上所述，本发明提供一种倒装式发光二极管芯片制备方法，利用本发明，在倒装式芯片结构中形成通孔式的三层金属电极，实现了第一电极在整个芯片范围内的均匀分布，以及利用透明导电层的纵向电流扩展性能，进一步提高了芯片的电流扩展能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种倒装式发光二极管芯片制备方法，其特征在于，包括
提供一衬底，于所述衬底上形成第一半导体层；
于所述第一半导体层上形成发光层；
于所述发光层上形成第二半导体层；
于所述第二半导体层上形成透明导电层；
移除部分的所述透明导电层、部分所述第二半导体层、部分所述发光层及部分所述第一半导体层，以形成凹部，所述凹部的底部暴露出所述第一半导体层；
在所述凹部的底部所暴露出的所述第一半导体层以及所述透明导电层上，形成第一金属层，以定义所述第一金属层上的第一电极和第二电极；
形成反射层于所述第一金属层、所述凹部的侧壁及所述透明导电层上；
形成第二金属层于所述第一金属层及所述反射层上，以定义所述第一金属层上的第一电极和第二电极；
在所述第二金属层上沉积绝缘层；
沉积第三金属层于所述绝缘层上，以定义所述第三金属层上的第一电极和第二电极。
2.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，还包括，于所述第二半导体层上沉积二氧化硅层，以形成第二电极电流阻隔层。
3.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，所述凹部的上开口直径为9-16um，所述凹部的下开口直径在7-14um。
4.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，所述第一金属层的材料包括铬、铝、镍、铬、镍、铬、镍金属及其合金。
5.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，所述反射层是分布式布拉格反射层。
6.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，刻蚀在所述第一金属层上的第一电极和第二电极上的所述反射层，以暴露所述第一金属层上的第一电极和第二电极。
7.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，所述第二金属层的材料包括铬、铝、钛、镍、钛、镍、铜、金、钛金属及其合金，所述第二金属层分别连接所述第一金属层上的第一电极及第二电极。
8.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，刻蚀所述绝缘层，以形成第一电极互联孔和第二电极互联孔。
9.根据权利要求1所述的一种倒装式发光二极管芯片制备方法，其特征在于，所述第三金属层的材料包括钛、镍、钛、镍、铜、镍、铬、镍、金金属及其合金。
10.一种倒装式发光二极管芯片，其特征在于，包括：
衬底；
第一半导体层，形成于所述衬底上；
发光层，形成于所述第一半导体层上；
第二半导体层，形成于所述发光层上；
透明导电层，形成于所第二半导体层上；
凹部，形成于部分的所述透明导电层、部分所述第二半导体层、部分所述发光层及部分所述第一半导体层上，其中凹部的底部暴露出所述第一半导体层；
第一金属层，形成在所述凹部的底部所暴露出的所述第一半导体层以及所述透明导电层上，以定义所述第一金属层上的第一电极和第二电极；
反射层，形成于所述第一金属层，所述凹部的侧壁及所述透明导电层上；
第二金属层，形成于所述第一金属层及所述反射层上，以定义所述第二金属层上的第一电极和第二电极；
绝缘层，形成在所述第二金属层上；
第三金属层，形成于所述绝缘层上，以定义所述第三金属层上的第一电极和第二电极。
CN201811512151.XA 2018-12-11 2018-12-11 倒装式发光二极管芯片及其制备方法 Pending CN109638124A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811512151.XA CN109638124A (zh) 2018-12-11 2018-12-11 倒装式发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811512151.XA CN109638124A (zh) 2018-12-11 2018-12-11 倒装式发光二极管芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN109638124A true CN109638124A (zh) 2019-04-16

Family

ID=66072955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811512151.XA Pending CN109638124A (zh) 2018-12-11 2018-12-11 倒装式发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN109638124A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811631A (zh) * 2012-11-05 2014-05-21 铼钻科技股份有限公司 芯片倒装式发光二极管封装模块及其制法
CN105789236A (zh) * 2010-09-24 2016-07-20 首尔半导体株式会社 晶片级发光二极管封装件及其制造方法
CN106159043A (zh) * 2015-04-01 2016-11-23 映瑞光电科技(上海)有限公司 倒装led芯片及其形成方法
WO2017121701A1 (de) * 2016-01-11 2017-07-20 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
CN107768496A (zh) * 2017-09-28 2018-03-06 厦门乾照光电股份有限公司 一种led倒装芯片、制备方法及led晶片
CN108400214A (zh) * 2013-10-11 2018-08-14 世迈克琉明有限公司 半导体发光元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789236A (zh) * 2010-09-24 2016-07-20 首尔半导体株式会社 晶片级发光二极管封装件及其制造方法
CN103811631A (zh) * 2012-11-05 2014-05-21 铼钻科技股份有限公司 芯片倒装式发光二极管封装模块及其制法
CN108400214A (zh) * 2013-10-11 2018-08-14 世迈克琉明有限公司 半导体发光元件
CN106159043A (zh) * 2015-04-01 2016-11-23 映瑞光电科技(上海)有限公司 倒装led芯片及其形成方法
WO2017121701A1 (de) * 2016-01-11 2017-07-20 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
CN107768496A (zh) * 2017-09-28 2018-03-06 厦门乾照光电股份有限公司 一种led倒装芯片、制备方法及led晶片

Similar Documents

Publication Publication Date Title
CN106340576B (zh) 发光元件及发光装置
CN103378240B (zh) 发光器件和发光器件封装件
CN103682004B (zh) 一种改善出光率的发光二极管倒装芯片及其制备方法
CN102217104A (zh) 半导体发光器件
CN107210341A (zh) 高效led以及制造方法
CN103515504A (zh) 一种led芯片及其加工工艺
WO2015184774A1 (zh) 一种倒装发光二极管结构及其制作方法
CN104505446A (zh) 出光效率高散热性能好的倒装led芯片及其制备方法
CN105489721A (zh) 一种含有反射层的led倒装芯片及其制备方法
CN109004076A (zh) 一种倒装led芯片及其制作方法
CN104638069A (zh) 垂直型led芯片结构及其制作方法
CN105514230B (zh) GaN基LED垂直芯片结构及其制备方法
KR20170023522A (ko) 발광소자 및 이를 구비한 발광 소자 패키지
TWI398967B (zh) 發光二極體晶片及其製法
CN105098018B (zh) 倒装led芯片的制造方法
CN104795481B (zh) 发光二极管及其制作方法
CN106848006A (zh) 倒装led芯片及其制备方法
CN106848027B (zh) 高可靠性垂直倒装led芯片的制备方法
CN205355082U (zh) 一种led倒装芯片
KR20150119604A (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
CN109638124A (zh) 倒装式发光二极管芯片及其制备方法
CN112002789B (zh) 一种大功率发光芯片及其制作方法
CN106449922B (zh) 一种发光二极管的制作方法
CN212750918U (zh) 倒装led芯片
TWI499083B (zh) 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416