CN109600075B - 一种基于多处理器片上系统的多轴伺服驱动控制器 - Google Patents

Abstract

本发明公开了一种基于多处理器片上系统的多轴伺服驱动控制器。在单个FPGA芯片内，集成了网络通讯模块、至少一路电机驱动控制模块、至少一路片上共享RAM、EPCS控制器、片上RAM、主处理器等，实现多轴交流伺服电机的独立、同步驱动控制；每一路电机驱动控制模块包括电流环伺服控制IP核、从处理器、MUTEX核和片上RAM，软硬件协同完成单轴交流伺服电机的位置、速度和电流闭环控制。整个系统具有结构简单、实时性强、响应快速、扩展方便等特点，在电动汽车、工业自动化、国防等行业的多轴伺服场合均有广阔的应用空间。

Description

一种基于多处理器片上系统的多轴伺服驱动控制器

技术领域

本发明涉及一种伺服驱动控制器，具体涉及一种基于多处理器片上系统的多轴伺服驱动控制器，属于电机驱动控制技术领域。

背景技术

在电动汽车、工业自动化、国防等领域，永磁交流伺服系统占据着举足轻重的地位；很多应用场合通常需要在非常有限的空间内同时驱动控制多轴伺服机构，例如多关节机械手和机器人、多轴联动数控机床、外骨骼系统、导弹舵机、机械相控阵天线等设备都需要很多伺服轴同时进行精密的驱动控制；多轴伺服驱动控制器的实现方式主要包括基于DSP的软件实现方案和基于FPGA的硬件实现方案。由于软件代码的串行执行、以及硬件资源的固化限制等不足，单个DSP难以实现高性能的多轴伺服驱动控制；当采用多个DSP时，又使得系统的成本和体积增加，同时容易出现多轴无法同步的问题。基于FPGA的硬件实现方案从原理上实现了多轴的同步控制，提高了多轴伺服驱动系统的集成度，减小了系统成本、体积和功耗，增强了系统的抗干扰能力和伺服控制性能；目前，基于FPGA的多轴伺服驱动控制器主要有以下两种技术方案：第一、伺服驱动的位置、速度和电流闭环控制算法，位置、速度和电流信号检测以及处理算法等采用纯硬件逻辑实现，并通过在FPGA内部嵌入MCU处理器、通讯模块、片内存储器等，实现了一种利用FPGA实现全数字化多轴伺服控制的片上系统。通常情况下，位置和速度控制比较灵活，纯硬件的实现方式很难做到通用性；同时还需要根据外部输入和状态变化实时配置闭环参数，这也是纯硬件方案难以实现的。第二、具有高实时性和控制算法相对单一的电流矢量控制算法采用FPGA以纯硬件方式实现，而伺服控制的其他功能，包括位置和速度闭环控制算法、闭环参数配置、各种对外接口、故障和保护处理等，都具有很强的灵活性或随机性，都由内嵌的单处理器MCU完成。当应用于多轴伺服控制时，单处理器MCU执行时间较长和无法并行处理多轴伺服控制，控制的实时性和算法精确度无法得到保证。综上所述，上述两种技术方案均存在软硬件划分不合理的问题，难以满足多轴伺服电机驱动系统的应用需求。

发明内容

为解决上述问题，本发明提出了一种基于多处理器片上系统的多轴伺服驱动控制器，提高软硬件协同控制能力，而且具有结构简单、实时性强、响应快速、可扩展性强的优点。

本发明的一种基于多处理器片上系统的多轴伺服驱动控制器，用于实现对多轴交流伺服电机独立、同步的驱动控制，包括：网络通讯模块，连接上位机，用于接收所述上位机的控制指令、以及将所述控制器的处理数据发送给所述上位机；至少一路电机驱动控制模块，连接对应轴的电机功率驱动与信号采集电路，用于完成对应轴交流伺服电机的位置、速度和电流伺服控制；至少一路片上共享RAM模块，用于实现主处理器和所述电机驱动控制模块中的从处理器之间的数据交互；EPCS控制器，连接外部的EPCS串行配置器件，用于实现FPGA 配置文件、以及主处理器和所述电机驱动控制模块中的从处理器的软件代码存储；片上RAM 模块，用于实现主处理器的程序和数据运行空间；主处理器，用于提供所述控制器的框架，并集成上述各模块，调用执行各模块的任务。

作为优选的实施方案，所述电机驱动控制模块，包括：电流环伺服控制IP核模块，用于实现对应轴的电机电流矢量控制算法、以及位置、速度、电流信号检测和处理算法；从处理器，用于实现对应轴的电机位置和速度闭环控制算法、闭环参数配置、多种对外接口、故障和保护处理等功能；MUTEX核模块，用于实现所述主处理器与所述从处理器对所述片上共享RAM模块的互斥操作；片上RAM模块，用于实现所述从处理器的程序和数据运行空间。

作为优选的实施方案，所述电流环伺服控制IP核模块，包括：总线接口模块，用于实现与所述从处理器之间的通讯，接收所述从处理器发送的配置信息、电流指令(i_d ^*、i_q ^*)，并回传给所述从处理器相关的状态变量(θ_m、ω)和状态信息；编码器反馈处理模块，用于接收外部的位置反馈元件的反馈信号，并将所述反馈信号进行处理后输出电角度信息(θ_e)和机械角度信息(θ_m)；AD采样控制模块，用于控制外部多通道AD转换器的启动/停止，从所述AD转换器获取电压和电流采样值；电压电流调理模块，接收所述AD采样控制模块输出的电压和电流采样值，对所述电压和电流采样值进行调理运算后输出直流母线电压调理值(u_dc)和绕组电流调理值(i_a、i_b)；CORDIC模块，接收所述编码器反馈处理模块输出的电角度信息(θ_e)，对所述电角度信息进行正余弦计算后输出电角度的正余弦值(sinθ_e、cosθ_e)；Clark变换模块，将所述电流调理模块输出的电流调理值(i_a、i_b)进行Clark变换，输出两相α-β静止坐标系下的电流值(i_α、i_β)；Park变换模块，将来自所述CORDIC模块输出的电角度正余弦值(sinθ_e、cosθ_e)以及所述Clark变换模块输出的两相α-β静止坐标系下电流值(i_α、i_β) 进行Park变换，输出两相d-q同步旋转坐标系下的电流反馈信号(i_d、i_q)；PI调节器，将来自所述总线接口模块的给定电流指令(i_d ^*、i_q ^*)以及所述Park变换模块输出的两相d-q同步旋转坐标系下电流反馈信号(i_d、i_q)分别进行PI调节，输出两相d-q同步旋转坐标系下的参考电压矢量(u_d、u_q)；iPark变换模块，将来自所述CORDIC模块输出的电角度正余弦值(sinθ_e、cosθ_e)以及所述PI调节器输出的两相d-q同步旋转坐标系下参考电压矢量(u_d、u_q)进行Park逆变换，输出两相α-β静止坐标系下的参考电压矢量(u_α、u_β)；直流母线电压补偿模块，将所述iPark变换模块输出的两相α-β静止坐标系下参考电压矢量(u_α、u_β)按所述直流母线电压调理值(u_dc)和额定电压的比值进行补偿计算，输出补偿后的两相α-β静止坐标系下的参考电压矢量(u_{α_comp}、u_{β_comp})；SVPWM产生模块，接收所述补偿后的两相α-β静止坐标系下参考电压矢量(u_{α_comp}、u_{β_comp})，进行计算后输出六路PWM信号给对应轴的功率逆变器的功率开关；M/T测速模块，用于将所述机械角度信息(θ_m)转换为速度反馈值(ω)；时序调度模块，调度所述AD采样控制模块、所述电压电流调理模块、所述CORDIC模块、所述Clark 变换模块、所述Park变换模块、所述PI调节器、所述iPark变换模块、所述直流母线电压补偿模块、所述SVPWM产生模块的时序，按照一定的顺序完成伺服电机电流环控制；上述所有模块均用硬件语言Verilog HDL进行描述。

作为优选的实施方案，所述从处理器的软件功能包括：首先以固定频率读取所述片上共享RAM模块的交互数据、以及所述电流环伺服控制IP核模块输出的相关状态变量(θ_m、ω) 和状态信息，然后执行对应轴的电机位置和速度闭环控制算法，并根据计算结果设置所述总线接口模块的配置信息、电流指令(i_d ^*、i_q ^*)；此外所述从处理器还具有自动增益整定、电机及负载参数辨识、闭环参数配置、多种对外接口、故障和保护处理等软件功能。

作为优选的实施方案，所述位置反馈元件为增量式光电码盘及开关霍尔元件。

作为优选的实施方案，所述主处理器和从处理器均为Nios II软核处理器。

本发明的有益技术效果在于：

(1)采用多处理器片上系统(MPSoC)的设计方法，在单片FPGA内，集成了主处理器、多路电机驱动控制模块、网络通讯等功能模块，构建了多轴伺服电机驱动控制片上系统，实现了多轴交流伺服电机的相对独立、并行同步驱动控制。本发明将多路电机驱动控制、运动控制、逻辑控制、网络通讯等要素集成，可有效提高多轴伺服控制系统的集成度，减小电路板尺寸，增强伺服控制性能。

(2)具有高实时性、控制算法相对单一的电流矢量控制算法、以及传感器信号采集和处理算法采用纯硬件逻辑方式实现，而具有很强灵活性或随机性的位置和速度闭环控制算法、闭环参数配置等采用内嵌的从处理器软件方式实现，软硬件协同完成了单轴交流伺服电机的位置、速度和电流闭环控制。本发明从系统级角度进行软硬件功能划分，实现各功能模块在硬件和软件两方面的较佳分配，在获得较高伺服控制性能的同时，提高了系统灵活性，也有利于硬件模块化、软件平台化设计。

(3)本发明采用FPGA可编程硬件逻辑实现了交流伺服电机的电流矢量控制，只需实时接收从处理器发送的电流指令便可通过内部硬件逻辑独立完成电流闭环控制，使得交流电机的电流环控制与从处理器独立。本发明大幅缩短了电流环的调节时间，减小电流控制滞后，提高电流环带宽，使电流内环控制性能得到很大提高。

(4)本发明采用片上共享内存与核间互斥相结合的方法在主处理器和电机驱动控制模块中的从处理器之间交互数据，数据传输响应快，保证了整个系统通讯的稳定与可靠。

附图说明

图1是本发明提供的基于多处理器片上系统的多轴伺服驱动控制器的示意图；

图2是本发明提供的电流环伺服控制IP核结构框图；

图3是本发明提供的EPCS串行配置器件内配置程序分布图(标记偏移地址！)。

具体实施方式

下面结合附图和具体的实施例对本发明的技术方案作进一步的详细描述，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。

如附图1所示，本发明所提供的一种基于多处理器片上系统的多轴伺服驱动控制器，用于实现对多轴交流伺服电机独立、同步的驱动控制，包括：网络通讯模块，连接上位机，用于接收所述上位机的控制指令、以及将所述控制器的处理数据发送给所述上位机；至少一路电机驱动控制模块，连接对应轴的电机功率驱动与信号采集电路，用于完成对应轴交流伺服电机的位置、速度和电流伺服控制；至少一路片上共享RAM模块，用于实现主处理器和所述电机驱动控制模块中的从处理器之间的数据交互；EPCS控制器，连接外部的EPCS串行配置器件，用于实现FPGA配置文件、以及主处理器和所述电机驱动控制模块中的从处理器的软件代码存储；片上RAM模块，用于实现主处理器的程序和数据运行空间；主处理器，用于提供所述控制器的框架，并集成上述各模块，调用执行各模块的任务。

所述一种基于多处理器片上系统的多轴伺服驱动控制器，通常还包括：JTAG UART核、 System ID核、Timer核、PLL核等功能模块。

所述一种基于多处理器片上系统的多轴伺服驱动控制器，至少包括：一路电机驱动控制模块、一路片上共享RAM模块和一路功能驱动与信号采集电路，并且各路交流伺服电机的驱动控制是相互独立、并行同步运行的。

在本发明所述的一种基于多处理器片上系统的多轴伺服驱动控制器中，所述电机驱动控制模块，包括：电流环伺服控制IP核模块，用于实现对应轴的电机电流矢量控制算法、以及位置、速度、电流信号检测和处理算法；从处理器，用于实现对应轴的电机位置和速度闭环控制算法、闭环参数配置、多种对外接口、故障和保护处理等功能；MUTEX核模块，用于实现所述主处理器与所述从处理器对所述片上共享RAM模块的互斥操作；片上RAM模块，用于实现所述从处理器的程序和数据运行空间。

所述电机驱动控制模块，通常还包括：Timer核等功能模块。

如附图2所示，在本发明所述的一种基于多处理器片上系统的多轴伺服驱动控制器中，所述的电流环伺服控制IP核模块，包括：总线接口模块，用于实现与所述从处理器之间的通讯，接收所述从处理器发送的配置信息、电流指令(i_d ^*、i_q ^*)，并回传给所述从处理器相关的状态变量(θ_m、ω)和状态信息；编码器反馈处理模块，用于接收外部的位置反馈元件的反馈信号，并将所述反馈信号进行处理后输出电角度信息(θ_e)和机械角度信息(θ_m)；AD采样控制模块，用于控制外部多通道AD转换器的启动/停止，从所述AD转换器获取电压和电流采样值；电压电流调理模块，接收所述AD采样控制模块输出的电压和电流采样值，对所述电压和电流采样值进行调理运算后输出直流母线电压调理值(u_dc)和绕组电流调理值(i_a、i_b)；CORDIC模块，接收所述编码器反馈处理模块输出的电角度信息(θ_e)，对所述电角度信息进行正余弦计算后输出电角度的正余弦值(sinθ_e、cosθ_e)；Clark变换模块，将所述电流调理模块输出的电流调理值(i_a、i_b)进行Clark变换，输出两相α-β静止坐标系下的电流值(i_α、i_β)；Park变换模块，将来自所述CORDIC模块输出的电角度正余弦值(sinθ_e、cosθ_e)以及所述Clark变换模块输出的两相α-β静止坐标系下电流值(i_α、i_β)进行Park变换，输出两相d-q 同步旋转坐标系下的电流反馈信号(i_d、i_q)；PI调节器，将来自所述总线接口模块的给定电流指令(i_d ^*、i_q ^*)以及所述Park变换模块输出的两相d-q同步旋转坐标系下电流反馈信号(i_d、i_q)分别进行PI调节，输出两相d-q同步旋转坐标系下的参考电压矢量(u_d、u_q)；iPark变换模块，将来自所述CORDIC模块输出的电角度正余弦值(sinθ_e、cosθ_e)以及所述PI调节器输出的两相d-q同步旋转坐标系下参考电压矢量(u_d、u_q)进行Park逆变换，输出两相α-β静止坐标系下的参考电压矢量(u_α、u_β)；直流母线电压补偿模块，将所述iPark变换模块输出的两相α-β静止坐标系下参考电压矢量(u_α、u_β)按所述直流母线电压调理值(u_dc)和额定电压的比值进行补偿计算，输出补偿后的两相α-β静止坐标系下的参考电压矢量(u_{α_comp}、 u_{β_comp})；SVPWM产生模块，接收所述补偿后的两相α-β静止坐标系下参考电压矢量(u_{α_comp}、 u_{β_comp})，进行计算后输出六路PWM信号给对应轴的功率逆变器的功率开关；M/T测速模块，用于将所述机械角度信息(θ_m)转换为速度反馈值(ω)；时序调度模块，调度所述AD采样控制模块、所述电压电流调理模块、所述CORDIC模块、所述Clark变换模块、所述Park变换模块、所述PI调节器、所述iPark变换模块、所述直流母线电压补偿模块、所述SVPWM 产生模块的时序，按照一定的顺序完成伺服电机电流环控制；上述所有模块均用硬件语言 Verilog HDL进行描述。

在本发明所述的一种基于多处理器片上系统的多轴伺服驱动控制器中，所述从处理器的软件功能包括：首先以固定频率读取所述片上共享RAM模块的交互数据、以及所述电流环伺服控制IP核模块输出的相关状态变量(θ_m、ω)和状态信息，然后执行对应轴的电机位置和速度闭环控制算法，并根据计算结果设置所述总线接口模块的配置信息、电流指令(i_d ^*、i_q ^*)；此外所述从处理器还具有自动增益整定、电机及负载参数辨识、闭环参数配置、多种对外接口、故障和保护处理等软件功能。

在本发明所述的一种基于多处理器片上系统的多轴伺服驱动控制器中，所述位置反馈元件为增量式光电码盘及开关霍尔元件。

在本发明所述的一种基于多处理器片上系统的多轴伺服驱动控制器中，所述主处理器和从处理器均为Nios II软核处理器。

在本实施例中，提供了一种基于多处理器片上系统的多轴伺服驱动控制器的整体架构，下面对多处理器之间的数据交互、以及多处理器片上系统FPGA配置文件、以及软件代码存储和自动加载等关键问题作进一步的详细描述。

针对多处理器之间的数据交互问题，共享内存是一种简单的交互方式，主处理器和电机驱动控制模块中的从处理器通过对所述片上共享RAM模块内存空间的读写操作，完成对共享数据的交互。不同处理器对同一地址进行访问时，必须确保两个处理器的访问不发生冲突，即保证两个处理器的同步。为了解决两个处理器同时访问共享RAM内存的问题，需要处理器完成协同工作，即实现它们之间的同步运行。Altera专门设计的MUTEX核提供了一种对所述片上RAM模块的互斥访问机制，在同一时刻只有一个处理器获得访问共用资源的权利，而其他处理器处于等待状态，将其应用到多处理器片上系统中，可以有效对共享资源访问冲突问题的解决。

为了保证各路伺服控制的独立、同步运行，在主处理器和每一路电机驱动控制模块中的从处理器之间都设置有独立的MUTEX核、片上共享RAM模块。

在实际应用中，多处理器片上系统需要具备上电自动加载功能。首先，多处理器片上系统中的FLASH配置文件、以及(N+1)份处理器的软件执行代码存储在EPCS串行配置器件中。如附图3所示，EPCS串行配置器件内部的存储区域包括：多处理器片上系统的FLASH配置文件、主处理器软件执行代码、从处理器1#软件执行代码、……、从处理器N#软件执行代码、Boot Loader引导程序。其次，待系统上电或复位后，根据FLASH配置文件对FPGA进行配置，同时Boot Loader引导程序负责将存储在EPCS中的主处理器软件执行代码搬运到片上RAM中，将从处理器软件执行代码搬运到电机驱动控制模块中相应的片上RAM中，直至搬运过程结束。最后，多处理器片上系统开始运行实际的应用程序。至此，整个多处理器片上系统配置文件的存储、以及软件执行代码上电加载功能得以完成。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于多处理器片上系统的多轴伺服驱动控制器，用于实现对多轴交流伺服电机独立、同步的驱动控制，其特征在于，包括：

网络通讯模块，连接上位机，用于接收所述上位机的控制指令、以及将所述控制器的处理数据发送给所述上位机；

至少一路电机驱动控制模块，连接对应轴的电机功率驱动与信号采集电路，用于完成对应轴交流伺服电机的位置、速度和电流伺服控制；

至少一路片上共享RAM模块，用于实现主处理器和所述电机驱动控制模块中的从处理器之间的数据交互；

EPCS控制器，连接外部的EPCS串行配置器件，用于实现FPGA配置文件、以及主处理器和所述电机驱动控制模块中的从处理器的软件代码存储；

片上RAM模块，用于实现主处理器的程序和数据运行空间；

主处理器，用于提供所述控制器的框架，并集成上述各模块，调用执行各模块的任务；

所述电机驱动控制模块，包括：

电流环伺服控制IP核模块，用于实现对应轴的电机电流矢量控制算法，以及位置、速度、电流信号检测和处理算法；

从处理器，用于实现对应轴的电机位置和速度闭环控制算法、闭环参数配置、多种对外接口、故障和保护处理等功能；

MUTEX核模块，用于实现所述主处理器与所述从处理器对所述片上共享RAM模块的互斥操作；

片上RAM模块，用于实现所述从处理器的程序和数据运行空间；

所述电流环伺服控制IP核模块，包括：

总线接口模块，用于实现与所述从处理器之间的通讯，接收所述从处理器发送的配置信息、电流指令(i_d*、i_q*)，并回传给所述从处理器相关的状态变量(θ_m、ω)和状态信息；

编码器反馈处理模块，用于接收外部的位置反馈元件的反馈信号，并将所述反馈信号进行处理后输出电角度信息(θ_e)和机械角度信息(θ_m)；

AD采样控制模块，用于控制外部多通道AD转换器的启动/停止，从所述AD转换器获取电压和电流采样值；

电压电流调理模块，接收所述AD采样控制模块输出的电压和电流采样值，对所述电压和电流采样值进行调理运算，输出直流母线电压调理值(u_dc)和绕组电流调理值(i_a、i_b)；

CORDIC模块，接收所述编码器反馈处理模块输出的电角度信息(θ_e)，对所述电角度信息进行正余弦计算，输出电角度的正余弦值(sinθ_e、cosθ_e)；

Clark变换模块，将所述电流调理模块输出的电流调理值(i_a、i_b)进行Clark变换，输出两相α-β静止坐标系下的电流值(i_α、i_β)；

Park变换模块，将来自所述CORDIC模块输出的电角度正余弦值(sinθ_e、cosθ_e)以及所述Clark变换模块输出的两相α-β静止坐标系下电流值(i_α、i_β)进行Park变换，输出两相d-q同步旋转坐标系下电流反馈信号(i_d、i_q)；

PI调节器，将来自所述总线接口模块的给定电流指令(i_d*、i_q*)以及所述Park变换模块输出的两相d-q同步旋转坐标系下电流反馈信号(i_d、i_q)分别进行PI调节，输出两相d-q同步旋转坐标系下参考电压矢量(u_d、u_q)；

iPark变换模块，将来自所述CORDIC模块输出的电角度正余弦值(sinθ_e、cosθ_e)以及所述PI调节器输出的两相d-q同步旋转坐标系下参考电压矢量(u_d、u_q)进行Park逆变换，输出两相α-β静止坐标系下参考电压矢量(u_α、u_β)；

直流母线电压补偿模块，将所述iPark变换模块输出的两相α-β静止坐标系下参考电压矢量(u_α、u_β)按实际直流母线电压调理值(u_dc)和额定电压的比值进行补偿计算，输出补偿后的两相α-β静止坐标系下参考电压矢量(u_α__comp、u_{β_comp})；

SVPWM产生模块，接收所述直流母线电压补偿模块输出的补偿后两相α-β静止坐标系下参考电压矢量(u_α__comp、u_{β_comp})，进行计算后输出六路PWM信号给对应轴的功率逆变器的功率开关；

M/T测速模块，用于将所述机械角度信息(θ_m)转换为速度反馈值(ω)；

时序调度模块，调度所述AD采样控制模块、所述电压电流调理模块、所述CORDIC模块、所述Clark变换模块、所述Park变换模块、所述PI调节器、所述iPark变换模块、所述直流母线电压补偿模块、所述SVPWM产生模块的时序，按照一定的顺序完成伺服电机电流环控制；

IP核模块所包含的上述各个模块均用硬件语言Verilog HDL进行描述；

所述的从处理器，其软件功能包括：首先以固定频率读取所述片上共享RAM模块的交互数据、以及所述电流环伺服控制IP核模块输出的相关状态变量(θ_m、ω)和状态信息，然后执行对应轴的电机位置和速度闭环控制算法，并根据计算结果设置所述总线接口模块的配置信息、电流指令(i_d*、i_q*)；此外所述从处理器还具有自动增益整定、电机及负载参数辨识、闭环参数配置、多种对外接口、故障和保护处理等软件功能。

2.如权利要求1所述的一种基于多处理器片上系统的多轴伺服驱动控制器，其特征在于，所述的电流环伺服控制IP核模块，位置反馈元件为增量式光电编码器及开关霍尔元件。

3.如权利要求1所述的一种基于多处理器片上系统的多轴伺服驱动控制器，其特征在于，所述主处理器和从处理器均为Nios II软核处理器。

Images