CN217606354U - 一种可重构边缘计算模块 - Google Patents

Abstract

本实用新型公开了一种可重构边缘计算模块，包括应用处理器、高实时处理器、数字信号处理器和可编程逻辑单元，应用处理器、数字信号处理器通过并行总线连接至各自独立内存，应用处理器、高实时处理器、数字信号处理器分别通过并行总线连接至可编程逻辑单元，应用处理器与数字信号处理器通过PCIe总线连接，应用处理器与高实时处理器通过并行总线或高速串行总线连接；应用处理器、高实时处理器、数字信号处理器通过通用总线与硬件外设连接。本实用新型可根据不同工业场景需要，重构逻辑单元，实现不同功能硬件电路；同一硬件平台可满足不同工业场景下对边缘计算模块的需求，便于软硬件标准化管理，模块软硬件可裁剪，实现功能与功耗的最优组合。

Description

一种可重构边缘计算模块

技术领域

本实用新型涉及智能制造的边缘计算技术，具体涉及一种可重构边缘计算模块。

背景技术

随着制传统造业向工业4.0过渡，智能制造相关技术越来越受到重视。边缘计算作为智能制造的关键环节，需要完成如数据采集、高实时控制、图像处理、AI运算、高速网络通信等多种任务。

在目前的工厂环境下，由于生产场景复杂，不同场景往往采用不同的专用处理器架构的边缘计算模块。由于专用处理器架构的边缘计算模块只能针对特定领域使用，模块间无法互用，模块的管理和维护成本较高。

此外，由于模块间缺乏通用性，各种模块的性能无法得到充分利用，造成计算资源的浪费。

实用新型内容

为了克服上述现有技术中存在的缺陷和不足，本实用新型基于异构多核架构设计的一种可重构边缘计算模块，可根据不同的工业场景需要，利用硬件描述语言重构逻辑单元内实现不同的专用功能硬件电路；同一硬件平台实现多种专用功能，可满足不同工业场景下对边缘计算模块的需求，便于软硬件的标准化管理；同时，本实用新型可通过高速数据通信接口连接不同的专用芯片灵活进行功能扩展，具有较强的适应性。

本实用新型的技术方案如下：

一种可重构边缘计算模块，包括应用处理器、高实时处理器、数字信号处理器和可编程逻辑单元；其中：所述应用处理器、数字信号处理器分别通过各自的并行总线连接至对应的用于存储代码和数据的独立的内存，所述应用处理器、高实时处理器、数字信号处理器分别通过各自的并行总线连接至所述可编程逻辑单元，所述应用处理器与数字信号处理器通过PCIe总线连接，所述应用处理器与高实时处理器通过并行总线或高速串行总线连接；所述应用处理器、高实时处理器、数字信号处理器通过通用总线与硬件外设连接。

进一步的，所述应用处理器选用64位intel/AMD X86、64位RISC-V或ARM Cortex-A架构处理器，运行Linux或Windows操作系统，可运行应用程序进行大数据量复杂数学运算和逻辑判断，如TCP/IP协议栈、通信协议（如Modbus）、矩阵运算等。在多处理器同时存在的应用场景下，所述应用处理器为整个边缘计算模块的核心，负责整体计算任务调度，将相应的运算调配给最合适的处理器计算，提升模块整体效率与能耗比。此外，各处理器均可通过通用总线连接网络接口、USB接口和大容量存储器等外设，完成与外界的数据交互和存储。

进一步的，所述高实时处理器选用32位ARM Cortex-R、32位RISC-V或32位Cortex-M架构处理器，可运行实时操作系统（Real-time operating system, RTOS），如WinCE、VxWorks、μC/OS-Ⅱ、FreeRTOS、UCOS、RT-Thread等系统，完成满足工厂对高实时高可靠控制需要。与通用操作系统相比，实时操作系统可保证任务执行的“实时性”，如果有一个任务需要执行，实时操作系统会马上（在较短时间内）执行该任务，不会有较长的延时，并且任务执行周期可确定。

进一步的，所述数字信号处理器用于完成数字信号处理，包括对图像处理、数字信号处理、电机控制等。

进一步的，所述可编程逻辑单元选用FPGA或CPLD，所述应用处理器、高实时处理器、数字信号处理器均通过可编程逻辑单元连接通用扩展接口。

进一步的，所述内存为DDR或SDRAM。

进一步的，所述可重构边缘计算模块配置有电源，用于给应用处理器、高实时处理器、数字信号处理器、可编程逻辑单元和硬件外设稳定供电。

进一步的，所述高实时处理器、数字信号处理器与可编程逻辑单元连接的并行总线采用EMIF/并口总线。

所述应用处理器、高实时处理器、数字信号处理器要完成相应功能，需要特定的硬件电路支持，以获得硬件加速性能。利用硬件编程语言（如Verilog、VHDL等）重构其内部硬件电路，可重构出用于数据采集、实时控制、图像处理、AI运算、高速网络通信等任务的多种不同专用硬件电路，实现同一硬件平台适用于多种应用需求。此外，在对计算能力要求特别高的场景下，通用扩展接口可连接高性能专用处理器，进一步提升模块的适用性。

进一步的，所述应用处理器、高实时处理器、数字信号处理器之间功能充分解耦，可针对应用场景裁剪硬件资源，使模块的成本和计算能力取得最佳平衡。

本实用新型的模块属于异构多类型处理器系统架构，采用异构系统多核间数据通信方案。其中，处理器选型包括多个类型处理器，处理器数量不仅限于1个。采用了“软件定义硬件”的可重构设计方式，即通过硬件描述语言设计专用于特定应用的硬件电路，重构内部逻辑，实现不同功能，满足单一平台覆盖多种任务需求。

本实用新型具有以下有益效果：

（1）本实用新型的单一可重构边缘计算模块适应多种不同的应用场景，便于软硬件的统一管理；

（2）专核专用，充分利用各种处理器的特性，在性能与功耗间取得平衡；针对特定的场景，选用最适合该场景的处理器，不仅可以充分完成计算任务，又可以将整体功耗控制在最低；

（3）各处理器单元间功能充分解耦，硬件可裁剪，节约成本。

附图说明

图1为本实用新型的框架示意图。

其中，附图标记为：1-应用处理器、2-高实时处理器、3-数字信号处理器、4-可编程逻辑单元、5-内存、6-并行总线、7-PCIe总线、8-通用总线、9-通用扩展接口，10-网络接口、11-USB接口，12-大容量存储器，13-电源。

具体实施方式

下面结合说明书附图，对本实用新型的技术方案作进一步详细地阐述。

实施例1

如图1所示，本实施例设计的一种可重构边缘计算模块，包括应用处理器1、高实时处理器2、数字信号处理器3和可编程逻辑单元4。

其中：所述应用处理器1、高实时处理器2、数字信号处理器3分别通过各自的并行总线6连接至对应的用于存储代码和数据的独立的内存，所述应用处理器1、高实时处理器2、数字信号处理器3分别通过各自的并行总线6均连接至所述的可编程逻辑单元4，所述应用处理器1与数字信号处理器3通过PCIe总线7连接，所述应用处理器1与高实时处理器2通过并行总线6或高速串行总线连接；所述应用处理器1、高实时处理器2、数字信号处理器3通过通用总线8与硬件外设连接。

所述应用处理器1选用64位intel/AMD X86、64位RISC-V或ARM Cortex-A架构处理器，运行Linux或Windows操作系统，作为整个边缘计算模块的核心，负责整体计算任务调度，将相应的运算调配给最合适的处理器计算，提升模块整体效率与能耗比。

所述高实时处理器2选用32位ARM Cortex-R、32位RISC-V或32位Cortex-M，运行WinCE、VxWorks、μC/OS-Ⅱ、FreeRTOS、UCOS、RT-Thread等实时操作系统。

所述数字信号处理器3用于完成数字信号处理，包括对图像处理、数字信号处理、电机控制等。

所述可编程逻辑单元4选用FPGA或CPLD，所述应用处理器1、高实时处理器2、数字信号处理器3均通过可编程逻辑单元4连接通用扩展接口9。

所述存储器为DDR5或SDRAM6。

此外，所述应用处理器1、高实时处理器2、数字信号处理器3均可通过通用总线8连接网络接口10、USB接口11和大容量存储器12等外设，完成与外界的数据交互和存储。

实施例2

所述应用处理器1、高实时处理器2、数字信号处理器3要完成相应功能，需要特定的硬件电路支持，以获得硬件加速性能。

本实施例在实施例1的基础上，利用硬件编程语言（如Verilog、VHDL等）重构其内部硬件电路，可重构出用于数据采集、实时控制、图像处理、AI运算、高速网络通信等任务的多种不同专用硬件电路，实现同一硬件平台适用于多种应用需求。此外，在对计算能力要求特别高的场景下，通用扩展接口9可连接高性能专用处理器，进一步提升模块的适用性。

所述应用处理器1、高实时处理器2、数字信号处理器3之间功能达到充分解耦。针对应用场景裁剪硬件资源，各处理器均可独立运行，相互之间不存在依赖性，可使模块的成本和计算能力取得最佳平衡。即在实际现场环境中，可能只需要某单一功能（如进行高实时运动控制，只需要高实时处理器2即可，其他处理器可去掉），整体模块的功耗就可降低到最优。

本实用新型用于工业场景下的边缘计算时，主要包括：运动控制、数据采集、图像处理、网络通信协议转换、复杂数学运算等。在需要进行网络通信协议转换、复杂数学运算等场景，一般选用能运行操作系统等应用处理器1。在运动控制场景下，一般选用适用于高实时运动控制的基于高实时处理器2核的模块。在数据采集、图像处理等场景下，一般选用适用于并行计算的基于FPGA/CPLD、DSP的模块。目前大多采用单独的模块，模块间在功能上缺乏通用性，使得同时需要维护多个硬件模块。

本实用新型设计的模块，在硬件架构设计上，利用通用总线8使得各处理器均能访问和控制通用外设。除通用外设，其余处理器在硬件上解耦，各处理器均可独立运行，在特定场景下仅需保留特定的处理器即可完成相应任务。基于前述硬件设计，在软件设计上可搭建统一的软件开发工具包（Software development kit，SDK），将边缘计算模块上的硬件处理器和外设运行所需的软件驱动和操作系统进行软件封装，在实际使用过程中可灵活搭配，以适用于各种场景，实现同一套软件系统适用于多种应用场景。

实施例3

在实施例1或2的基础上，本实用新型属于异构多类型处理器系统架构，采用异构系统多核间数据通信方案。其中，处理器选型包括多个类型处理器，处理器数量不仅限于1个。采用了“软件定义硬件”的可重构设计方式，即通过硬件描述语言设计专用于特定应用的硬件电路，重构内部逻辑，实现不同功能，满足单一平台覆盖多种任务需求。

其中，所述高实时处理器2、数字信号处理器3与可编程逻辑单元4连接的并行总线6采用EMIF/并口总线。同时配置了高速串行总线PCIe等，还配置有SSD、SD卡、FLASH等存储器，还配置有PCIe、USB、SPI、Ethernet、I2C、RS232/485等通用扩展接口9。

实施例4

在实施例1或2的基础上，所述可重构边缘计算模块配置有外部电源13，用于给应用处理器1、高实时处理器2、数字信号处理器3、可编程逻辑单元4和硬件外设稳定供电。

Claims (10)

1.一种可重构边缘计算模块，包括应用处理器（1）、高实时处理器（2）、数字信号处理器（3）和可编程逻辑单元（4），所述应用处理器（1）、数字信号处理器（3）分别通过各自的并行总线（6）连接至对应的用于存储代码和数据的独立的内存，所述应用处理器（1）、高实时处理器（2）、数字信号处理器（3）分别通过各自的并行总线（6）均连接至所述可编程逻辑单元（4），所述应用处理器（1）与数字信号处理器（3）通过PCIe总线（7）连接，所述应用处理器（1）与高实时处理器（2）通过并行总线（6）或高速串行总线连接；所述应用处理器（1）、高实时处理器（2）、数字信号处理器（3）通过通用总线（8）与硬件外设连接；

所述应用处理器（1）选用64位intel/AMD X86、64位RISC-V或ARM Cortex-A架构处理器；

所述高实时处理器（2）选用32位ARM Cortex-R、32位RISC-V或32位Cortex-M架构处理器。

2.如权利要求1所述的可重构边缘计算模块，其特征在于：所述应用处理器（1）运行Linux或Windows操作系统。

3.如权利要求1所述的可重构边缘计算模块，其特征在于：所述高实时处理器（2）运行WinCE、VxWorks、μC/OS-Ⅱ、FreeRTOS、UCOS或者RT-Thread实时操作系统。

4.如权利要求1所述的可重构边缘计算模块，其特征在于：所述可编程逻辑单元（4）选用FPGA或CPLD。

5.如权利要求1所述的可重构边缘计算模块，其特征在于：所述内存（5）为DDR或SDRAM。

6.如权利要求1所述的可重构边缘计算模块，其特征在于：所述可重构边缘计算模块配置有给应用处理器（1）、高实时处理器（2）、数字信号处理器（3）、可编程逻辑单元（4）和硬件外设供电的电源（14）。

7.如权利要求1所述的可重构边缘计算模块，其特征在于：所述高实时处理器（2）、数字信号处理器（3）与可编程逻辑单元（4）连接的并行总线（6）采用EMIF/并口总线。

8.如权利要求1所述的可重构边缘计算模块，其特征在于：所述可重构边缘计算模块配置的外设包括USB、SSD、SD卡、FLASH和通用扩展接口（9），所述通用扩展接口（9）至少包括PCIe、USB、SPI、I2C、Ethernet、RS232/485接口。

9.如权利要求1所述的可重构边缘计算模块，其特征在于：所述应用处理器（1）、高实时处理器（2）、数字信号处理器（3）均通过可编程逻辑单元（4）连接通用扩展接口（9）。

10.如权利要求1所述的可重构边缘计算模块，其特征在于：所述应用处理器（1）、高实时处理器（2）、数字信号处理器（3）配置有Verilog、VHDL硬件编程语言重构硬件电路。

Images