CN109582281A - 用于复数与复数之间共轭乘法的设备和方法 - Google Patents
用于复数与复数之间共轭乘法的设备和方法 Download PDFInfo
- Publication number
- CN109582281A CN109582281A CN201811130761.3A CN201811130761A CN109582281A CN 109582281 A CN109582281 A CN 109582281A CN 201811130761 A CN201811130761 A CN 201811130761A CN 109582281 A CN109582281 A CN 109582281A
- Authority
- CN
- China
- Prior art keywords
- register
- data element
- imaginary
- data
- interim findings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000001186 cumulative effect Effects 0.000 claims description 41
- 230000000295 complement effect Effects 0.000 claims description 13
- 239000011800 void material Substances 0.000 claims description 7
- 235000013399 edible fruits Nutrition 0.000 claims description 5
- 230000008901 benefit Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000007792 addition Methods 0.000 abstract description 24
- 238000012856 packing Methods 0.000 abstract description 17
- 239000013598 vector Substances 0.000 description 78
- 101000974356 Homo sapiens Nuclear receptor coactivator 3 Proteins 0.000 description 28
- 102100022883 Nuclear receptor coactivator 3 Human genes 0.000 description 28
- 238000010586 diagram Methods 0.000 description 28
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 27
- 102100037226 Nuclear receptor coactivator 2 Human genes 0.000 description 27
- 238000006073 displacement reaction Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 229920006395 saturated elastomer Polymers 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 210000004027 cell Anatomy 0.000 description 9
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 210000004940 nucleus Anatomy 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000013501 data transformation Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000021615 conjugation Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 1
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 1
- 206010038743 Restlessness Diseases 0.000 description 1
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013506 data mapping Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 201000006549 dyspepsia Diseases 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/4806—Computations with complex numbers
- G06F7/4812—Complex multiplication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
一种对复数的打包的实数和虚数分量做乘法的设备和方法。处理器包括:解码器;第一源寄存器;第二源寄存器;以及执行电路,执行电路包括:乘法器电路,选择第一源寄存器和第二源寄存器中的实数和虚数数据元素做乘法,以生成多个虚数乘积;加法器电路,将第一子集的多个虚数乘积相加并将第二子集的多个虚数乘积相减,以生成第一临时结果,并将第三子集的多个虚数乘积相加并且将第四子集的多个虚数乘积相减,以生成第二临时结果;累加电路,将第一临时结果与来自目的地寄存器的第一数据进行组合以生成第一最终结果,并将第二临时结果与来自目的地寄存器的第二数据进行组合以生成第二最终结果,并将第一最终结果和第二最终结果存储回目的地寄存器中。
Description
发明领域
本发明的实施例一般涉及计算机处理器领域。更具体地说,实施例涉及用于通过复数与复数之间共轭乘法的设备和方法。
背景技术
指令集或指令集架构(ISA)是与编程有关的计算机架构的一部分,包括原生数据类型、指令、寄存器架结构、寻址模式、存储器架构、中断和异常处置及外部输入和输出(I/O)。应注意的是,术语“指令”在本文中通常指宏指令-其是被提供到处理器以便执行的指令-- 与微指令或微操作相反-其是处理器的解码器解码宏指令的结果。微指令或微操作能够配置成指示处理器上的执行单元执行操作以实现与宏指令关联的逻辑。
ISA不同于作为用于实现指令集的一组处理器设计技术的微架构。带有不同微架构的处理器能够共享共用指令集。例如,Intel®®Pentium 4处理器、Intel® CoreTM™处理器和来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(Advanced MicroDevices, Inc.)的处理器实现几乎相同版本的x86指令集(其中已采用较新版本来加入了一些扩展),但具有不同内部设计。例如,ISA的相同寄存器架构可使用公知的技术在不同微架构中以不同方式来实现,包括专用物理寄存器、使用寄存器重命名机制(例如,使用寄存器别名表(RAT)、重新排序缓冲器(ROB)和引退寄存器堆)的一个或多个动态分配的物理寄存器。除非另有指定,否则短语寄存器架构(phrases register architecture)、寄存器堆和寄存器在本文中用于指对软件/编程器可见的事物以及其中指令指定寄存器的方式。在要求区分的情况下,形容词“逻辑的”、“架构的”、或“软件可见的”将用于指示在寄存器架构中的寄存器/文件,而不同的形容词将用于指定给定微架构中的寄存器(例如,物理寄存器、重新排序缓冲器、隐退寄存器、寄存器池)。
乘法累加(Multiply-accumulate)是常见的数字信号处理操作,其计算两个数字的乘积,并将该乘积与累加值相加。现存单指令多数据(SIMD)微架构通过执行指令的序列来实现乘法累加操作。例如,可以采用乘法指令执行乘法累加,接着是4路加法,并且然后与目的地四字(quadword)数据做累加,以生成两个64位饱和结果。
附图说明
结合附图,从下面的详细描述中能够获得本发明的更好理解,其中:
图1A和1B是图示了根据本发明的实施例的一般矢量友好指令格式及其指令模板的框图;
图2A-C是图示了根据本发明的实施例的示范性VEX指令格式的框图;
图3是根据本发明的一个实施例的寄存器架构的框图;以及
图4A是图示了根据本发明的实施例的示范性有序取(fetch)、解码、引退流水线和示范性寄存器重命名、乱序发布/执行流水线两者的框图;
图4B是图示了根据本发明的实施例,要包括在处理器中的有序取、解码、引退核的示范性实施例和示范性寄存器重命名、乱序发出/执行架构核两者的框图;
图5A是单个处理器核及其到管芯上互连网络的连接的框图;
图5B图示了根据本发明的实施例的图5A中处理器核的一部分的扩展图;
图6是根据本发明的实施例的单核处理器和带有集成存储器控制器和图形的多核处理器的框图;
图7图示了根据本发明的一个实施例的系统的框图;
图8图示了根据本发明的实施例的第二系统的框图;
图9图示了根据本发明的实施例的第三系统的框图;
图10图示了根据本发明的实施例的芯片上系统(SoC)的框图;
图11图示了根据本发明的实施例,与软件指令转换器的使用进行对照来将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图;
图12图示了本发明实施例可在其上被实现的处理器架构;
图13图示了根据一个实施例的含有实数和复数值的多个打包数据元素;
图14A-B图示了本发明实施例可在其上被实现的不同架构;
图15图示了根据本发明的一个实施例的方法;
图16图示了根据本发明的另一实施例的方法。
具体实施方式
在下面的描述中,出于解释的目的,陈述了许多特定的细节以便提供下面描述的本发明的实施例的详尽理解。然而,本领域的技术人员将明白,可在没有某些这些特定细节的情况下实践本发明的实施例。在其它实例中,以框图形式示出已知的结构和装置,以免混淆本发明的实施例的基础原理。
示范性处理器架构、指令格式和数据类型
指令集包括一个或多个指令格式。给定的指令格式定义各种字段(比特数量、比特地点)以在其它事物中指定要被执行的操作(操作码)和操作数(在其上要执行操作)。一些指令格式通过指令模板(或子格式)的定义被进一步分解。例如,给定的指令格式的指令模板可被定义以具有指令格式的字段的不同子集(包括的字段典型地采用相同顺序,但至少一些具有不同比特地点,因为包括有较少字段)和/或被定义以具有不同地解译的给定字段。因此,ISA的每个指令使用给定的指令格式来表示(并且如果被定义,则采用该指令格式的指令模板中的给定一个)并且包括用于指定操作和操作数的字段。例如,示范性ADD指令具有特定操作码和指令格式,其包括用于指定那个操作码的操作码字段和用于选择操作数的操作数字段(源1/目的地和源2));以及指令流中的该ADD指令的出现将具有选择特定操作数的操作数字段中的特定内容。
本文描述的指令的实施例可以采用不同格式实施。此外,示范性系统、架构和流水线在下文被详述。指令的实施例可在这样的系统、架构和流水线上执行,但不限于详述的那些。
一般矢量友好指令格式
矢量友好指令格式是适合用于矢量指令的指令格式(例如特定于矢量操作存在某些字段)。虽然描述了实施例,其中通过矢量友好指令格式支持矢量和标量两者操作,但备选实施例仅使用矢量友好格式的矢量操作。
图1A-1B是框图,其示出根据本发明的实施例的一般矢量友好指令格式和其指令模板。图1A是框图,其示出根据本发明的实施例的一般矢量友好指令格式和其类别A指令模板;而图1B是框图,其示出根据本发明的实施例的一般矢量友好指令格式和其类别B指令模板。具体地,对于一般矢量友好指令格式100,定义了类别A和类别B指令模板,它们两者包括无存储器访问105指令模板和存储器访问120指令模板。矢量友好指令格式的上下文中的术语“一般”指的是指令格式不被束缚于任何特定指令集。
虽然本发明的实施例将被描述,其中矢量友好指令格式支持以下项:带有32比特(4字节)或64比特(8字节)数据元素宽度(或大小)的64字节矢量操作数长度(或大小)(并且因此,64字节矢量由16个双字大小元素或备选地8个四字大小元素组成);带有16比特(2字节)或8比特(1字节)数据元素宽度(或大小)的64字节矢量操作数长度(或大小);带有32比特(4字节)、64比特(8字节)、16比特(2字节)、或8比特(1字节)数据元素宽度(或大小)的32字节矢量操作数长度(或大小);以及带有32比特(4字节)、64比特(8字节)、16比特(2字节)、或8比特(1字节)数据元素宽度(或大小)的16字节矢量操作数长度(或大小);但备选实施例可支持带有更多、更少、或不同数据元素宽度(例如,128比特(16字节)数据元素宽度)的更多、更少和/或不同矢量操作数大小(例如,256字节矢量操作数)。
图1A中的类别A指令模板包括:1)在无存储器访问105指令模板内,示出了无存储器访问、完整舍入(full round)控制类型操作110指令模板,和无存储器访问、数据变换类型操作115指令模板;以及2)在存储器访问120指令模板内,示出了存储器访问、暂时125指令模板,和存储器访问、非暂时130指令模板。图1B中的类别B指令模板包括:1)在无存储器访问105指令模板内,示出了无存储器访问、写掩码控制、部分舍入控制类型操作112指令模板,和无存储器访问、写掩码控制、vsize类型操作117指令模板;以及2)在存储器访问120指令模板内,示出了存储器访问、写掩码控制127指令模板。
一般矢量友好指令格式100包括图1A-1B中所示出的以下按顺序列出的以下字段。
格式字段140—此字段中的特定值(指令格式标识符值)唯一地标识矢量友好指令格式,并因此标识指令流中矢量友好指令格式中的指令的出现。因而,此字段在它对于仅具有一般矢量友好指令格式的指令集不被需要的意义中是可选的。
基础操作字段142—它的内容分辨出不同的基础操作。
寄存器索引字段144—它的内容直接或通过地址生成来指定源和目的地操作数的地点(它们在寄存器中或在存储器中)。这些包括用于从PxQ(例如32x512、16x128、32x1024、64x1024)寄存器堆选择N个寄存器的比特的足够数量。虽然在一个实施例中N可多至三个源和一个目的地寄存器,但备选实施例可支持更多或更少的源和目的地寄存器(例如,可支持多至两个源,其中这些源之一还充当目的地;可支持多至三个源,其中这些源之一还充当目的地;可支持多至两个源和一个目的地)。
修改符(Modifier)字段146—它的内容分辨出一般矢量指令格式中指定存储器访问的指令与不指定存储器访问的那些指令的出现;那就是说,在无存储器访问105指令模板和存储器访问120指令模板之间进行分辨。存储器访问操作对存储器层级进行读和/或写(在使用寄存器中的值来指定源和/或目的地地址的一些情况中),而非存储器访问操作不进行(例如,源和目的地是寄存器)。虽然在一个实施例中此字段还在三个不同方式之间选择以执行存储器地址运算,但备选实施例可支持用于执行存储器地址运算的更多、更少、或不同方式。
扩增(augmentation)操作字段150—它的内容分辨出除了基础操作之外还要被执行的多种不同操作的哪一个。此字段是上下文特定的。在本发明的一个实施例中,此字段被划分成类别字段168、α字段152、和β字段154。扩增操作字段150允许操作的通用组在单个指令而不是2、3、或4个指令中被执行。
缩放(scale)字段160—它的内容允许用于存储器地址生成(例如,用于使用2缩放*索引+基址的地址生成)的索引字段的内容的缩放。
位移(displacement)字段162A—它的内容作为存储器地址生成(例如,用于使用2缩放*索引+基址+位移的地址生成)的部分被使用。
位移因子字段162B(注意,直接在位移因子字段162B上的位移字段162A的并置指示一个或另一个被使用)—它的内容作为地址生成的部分被使用;它指定要通过存储器访问的大小(N)来缩放的位移因子—其中N是存储器访问中的字节的数量(例如,用于使用2缩放*索引+基址+缩放的位移的地址生成)。冗余低顺序比特被忽略,并且因此,位移因子字段的内容被乘以存储器操作数总大小(N)以便生成要在运算有效地址中被使用的最终位移。N的值由处理器硬件在运行时间基于完整操作码字段174(本文中较后所描述)和数据操纵字段154C来确定。位移字段162A和位移因子字段162B在它们不被用于无存储器访问105指令模板和/或不同实施例可实现所述两个的仅一个或没有一个的意义中是可选的。
数据元素宽度字段164—它的内容分辨出多个数据元素宽度的哪一个要被使用(在对于所有指令的一些实施例中;在对于指令的仅一些指令的其它实施例中)。此字段在以下意义上是可选的:如果仅一个数据元素宽度被支持和/或使用操作码的一些方面来支持数据元素宽度,则不需要此字段。
写掩码字段170—它的内容在按数据元素地点的基础上控制目的地矢量操作数中的那个数据元素地点是否反映基础操作和扩增操作的结果。类别A指令模板支持合并写掩蔽,而类别B指令模板支持合并和归零写掩蔽两者。在合并时,矢量掩码允许目的地中的元素的任何集合被保护免于在任何操作(由基础操作和扩增操作所指定的)的执行期间更新;在另外一个实施例中,保存其中对应掩码比特具有0的目的地的每个元素的旧值。相比之下,在归零时,矢量掩码允许目的地中的元素的任何集合在任何操作(由基础操作和扩增操作所指定的)的执行期间被归零;在一个实施例中,在对应掩码比特具有0值时,目的地的元素被设置成0。此功能性的子集是用于控制正被执行的操作的矢量长度(那就是说,正被修改的元素的跨度,从第一个到最后一个)的能力;然而,被修改的元素不必要是连续的。因此,写掩码字段170允许部分矢量操作,包括加载、存储、算术、逻辑、等等。虽然本发明的实施例被描述,其中写掩码字段170的内容选择含有要被使用的写掩码的多个写掩码寄存器之一(并且因此写掩码字段170的内容间接标识要被执行的掩蔽),但备选实施例转而或附加允许掩码写字段170的内容直接指定要被执行的掩蔽。
立即数字段172—它的内容允许立即数的规格。此字段在它在不支持立即数的一般矢量友好格式的实现中不存在和它在不使用立即数的指令中不存在的意义中是可选的。
类别字段168—它的内容在指令的不同类别之间进行分辨。参考图1A-B,此字段的内容在类别A和类别B指令之间选择。在图1A-B中,圆角方形被用于指示在字段中呈现的特定值(例如,在图1A-B中相应对于类别字段168的类别A 168A和类别B 168B)。
类别A的指令模板
在类别A的非存储器访问105指令模板的情况中,α字段152被解译为RS字段152A,其内容分辨出不同扩增操作类型的哪一个要被执行(例如,舍入152A.1和数据变换152A.2对于无存储器访问、舍入类型操作110,和无存储器访问、数据变换类型操作115指令模板被相应指定),而β字段154分辨出所指定的类型的操作的哪个要被执行。在无存储器访问105指令模板中,缩放字段160、位移字段162A、和位移缩放字段162B不存在。
无存储器访问指令模板—完整舍入控制类型操作
在无存储器访问完整舍入控制类型操作110指令模板中,β字段154被解译为舍入控制字段154A,其内容提供静态舍入。虽然在本发明的所描述的实施例中,舍入控制字段154A包括所有浮点异常(SAE)字段156和舍入操作控制字段158的抑制,但备选实施例可支持可将这些概念两者编码成相同字段,或仅具有这些概念/字段的一个或另一个(例如,可具有仅舍入操作控制字段158)。
SAE字段156—它的内容分辨出是否禁用异常事件报告;在SAE字段156的内容指示抑制被启用时,给定的指令不报告任何种类的浮点异常标记且不唤起(raise)任何浮点异常处置器。
舍入操作控制字段158—它的内容分辨出一组舍入操作的哪一个要执行(例如,上舍入、下舍入、朝零舍入和往最近舍入)。因此,舍入操作控制字段158允许按指令的基础上的舍入模式的改变。在本发明的一个实施例中,其中处理器包括用于指定舍入模式的控制寄存器,舍入操作控制字段150的内容覆盖那个寄存器值。
无存储器访问指令模板—数据变换类型操作
在无存储器访问数据变换类型操作115指令模板中,β字段154被解译为数据变换字段154B,其内容分辨出多个数据变换的哪一个要被执行(例如,无数据变换、打乱(swizzle)、广播)。
在类别A的存储器访问120指令模板的情况中,α字段152被解译为驱逐提示字段152B,其内容分辨出驱逐提示的哪一个要被使用(在图1A中,暂时152B.1和非暂时152B.2对于存储器访问、暂时125指令模板,和存储器访问、非暂时130指令模板被相应指定),而β字段154被解译为数据操纵字段154C,其内容分辨出多个数据操纵操作(还已知为原语(primitive))的哪一个要被执行(例如,无操纵;广播;源的上转换;以及目的地的下转换)。存储器访问120指令模板包括缩放字段160、并可选地包括位移字段162A或位移缩放字段162B。
矢量存储器指令通过转换支持来执行自存储器的矢量加载和往存储器的矢量存储。如通过常规矢量指令,矢量存储器指令以数据元素式的方式将数据转移自/往存储器,实际上被转移的元素由作为写掩码被选择的矢量掩码的内容来指示。
存储器访问指令模板—暂时
暂时数据是这样的数据,其有可能被足够快地再使用以受益于进行高速缓存。然而,这是提示,并且不同处理器可以采用不同方式来实现它,包括完全忽略该提示。
存储器访问指令模板—非暂时
非暂时数据是这样的数据,其不太可能被足够快地再使用以受益于在第1级高速缓存中进行高速缓存并应被给定用于驱逐的优先权。然而,这是提示,并且不同处理器可以采用不同方式来实现它,包括完全忽略该提示。
类别B的指令模板
在类别B的指令模板的情况中,α字段152被解译为写掩码控制(Z)字段152C,其内容分辨出由写掩码字段170所控制的写掩蔽应是合并还是归零。
在类别B的非存储器访问105指令模板的情况中,β字段154的部分被解译为RL字段157A,其内容分辨出不同扩增操作类型的哪一个要被执行(例如,舍入157A.1和矢量长度(VSIZE)157A.2对于无存储器访问、写掩码控制、部分舍入控制类型操作112指令模板,和无存储器访问、写掩码控制、VSIZE类型操作117指令模板被相应指定),而β字段154的剩余部分分辨出指定类型的操作的哪个要被执行。在无存储器访问105指令模板中,缩放字段160、位移字段162A、和位移缩放字段162B不存在。
在无存储器访问、写掩码控制、部分舍入控制类型操作110指令模板中,β字段154的剩余部分被解译为舍入操作字段159A,并且异常事件报告被禁用(给定的指令不报告任何种类的浮点异常标记且不唤起任何浮点异常处置器)。
舍入操作控制字段159A—正如舍入操作控制字段158,它的内容分辨出一组舍入操作的哪一个要执行(例如,上舍入、下舍入、朝零舍入和往最近舍入)。因此,舍入操作控制字段159A允许在按指令的基础上的舍入模式的改变。在本发明的一个实施例中,其中处理器包括用于指定舍入模式的控制寄存器,舍入操作控制字段150的内容覆盖那个寄存器值。
在无存储器访问、写掩码控制、VSIZE类型操作117指令模板中,β字段的剩余部分154被解译为矢量长度字段159B,其内容分辨出多个数据矢量长度的哪一个要被执行(例如,128、256、或512字节)。
在类别B的存储器访问120指令模板的情况中,β字段154的部分被解译为广播字段157B,其内容分辨出广播类型数据操纵操作是否要被执行,而β字段154的剩余部分被解译为矢量长度字段159B。存储器访问120指令模板包括缩放字段160、并可选地包括位移字段162A或位移缩放字段162B。
关于一般矢量友好指令格式100,完整操作码字段174被示出,包括格式字段140、基础操作字段142、和数据元素宽度字段164。虽然一个实施例被示出,其中完整操作码字段174包括所有这些字段,但在不支持所有这些字段的实施例中,完整操作码字段174包括少于所有这些字段。完整操作码字段174提供操作代码(操作码)。
扩增操作字段150、数据元素宽度字段164、和写掩码字段170允许这些特征在一般矢量友好指令格式中在按指令的基础上被指定。
写掩码字段和数据元素宽度字段的组合创建分类的(typed)指令,因为它们允许掩码基于不同数据元素宽度而被应用。
在类别A和类别B内建立的各种指令模板在不同情境中是有益的。在本发明的一些实施例中,不同处理器或处理器内的不同核可支持仅类别A、仅类别B、或两个类别。例如,打算用于通用计算的高性能通用乱序核可支持仅类别B,打算主要用于图形和/或科学(吞吐量)计算的核可支持仅类别A,以及打算用于两者的核可支持两个类别(当然,具有来自两个类别的模板和指令但不是来自两个类别的所有模板和指令的某些混合的核在本发明的界限之内)。同样,单个处理器可包括多个核,其的所有支持相同类别或其中不同核支持不同类别。例如,在带有单独的图形和通用核的处理器中,打算主要用于图形和/或科学计算的图形核之一可支持仅类别A,而通用核的一个或多个通用核可以是支持仅类别B的打算用于通用计算的带有乱序运行和寄存器重命名的高性能通用核。不具有单独的图形核的另一个处理器可包括支持类别A和类别B两者的更多一个通用有序或乱序核。当然,来自一个类别的特征可还被实现于本发明的不同实施例中的另一类别中。以高等级语言所写的程序将被转化(例如,准时编译或静态编译)成多种不同可运行的形式,包括:1)具有用于运行的由目标处理器所支持的类别的仅指令的形式;或2)具有使用所有类别的指令的不同组合所写的备选例程并具有选择例程以基于由处理器(其当前正运行代码)所支持的指令来运行的控制流程代码(control flow code)的形式。
VEX指令格式
VEX编码允许指令具有两个以上的操作数,并且允许SIMD矢量寄存器长于28比特。VEX前缀的使用提供了三操作数(或更多)语法。例如,先前的二操作数指令执行诸如A=A+B的操作,这将覆写源操作数。VEX前缀的使用使操作数能够执行无损操作,诸如A=B+C。
图2A图示示范性AVX指令格式,包括VEX前缀202、真操作码字段230、Mod R/M字节240、SIB字节250、位移字段262和IMM8 272。图2B图示来自图2A的哪些字段构成完整操作码字段274和基础操作字段241。图2C图示来自图2A的哪些字段构成寄存器索引字段244。
VEX前缀(字节0-2)202以三字节形式进行编码。第一字节是格式字段290 (VEX字节0,比特[7:0]),其含有显式C4字节值(用于区分C4指令格式的独特值)。第二-第三字节(VEX字节1-2)包括提供特定能力的多个比特字段。具体地说,REX字段205(VEX字节1,比特[7-5])由VEX.R比特字段(VEX字节1,比特[7]-R)、VEX.X比特字段(VEX字节1,比特[6]-X)以及VEX.B比特字段(VEX字节1,比特[5]-B)组成。指令的其它字段编码如本领域中已知的寄存器索引的较低三个比特(rrr、xxx、和bbb),使得Rrrr、Xxxx、和Bbbb可通过添加VEX.R、VEX.X以及VEX.B来形成。操作码映射字段215(VEX字节1,比特[4:0]-mmmmm)包括编码意指的前导操作码字节的内容。W字段264(VEX字节2,比特[7]–W)由记号VEX.X表示,并根据指令提供不同的功能。VEX.vvvv220(VEX字节2,比特[6:3]-vvvv)的功能可以包括以下项: 1)VEX.vvvv编码以倒置(1s补码)的形式所指定的第一源寄存器操作数,并且对具有2个或更多个源操作数的指令有效;2) VEX.vvvv编码针对某些矢量移位以1s补码形式指定的目的地寄存器操作数;或者3)VEX.vvvv不编码任何操作数,该字段被预留并且应该含有1111b。如果VEX.L 268大小字段(VEX字节2,比特[2]-L) =0,则其指示28比特矢量;如果VEX.L=1,则其指示256比特矢量。前缀编码字段225(VEX字节2,比特[1:0]-pp)为基础操作字段241提供附加比特。
真操作码字段230(字节3)还已知为操作码字节。操作码的部分被指定在此字段中。
MOD R/M字段240(字节4)包括MOD字段242(比特[7-6])、Reg字段244(比特[5-3])、和R/M字段246(比特[2-0])。Reg字段244的功能可包括以下项:编码目的地寄存器操作数或源寄存器操作数(Rrrr的rrr),或作为操作码扩展而被对待并不被用于编码任何指令操作数。R/M字段246的功能可包括以下项:编码引用存储器地址的指令操作数,或者编码目的地寄存器操作数或源寄存器操作数。
缩放、索引、基址(SIB)-缩放字段250的内容包括SS252(比特[7-6]),其被用于存储器地址生成。SIB.xxx 254(比特[5-3])和SIB.bbb 256(比特[2-0])的内容之前已关于寄存器索引Xxxx和Bbbb而被提及。
位移字段262和立即数字段(IMM8)272含有数据。
示范性寄存器架构
图3是根据本发明的一个实施例的寄存器架构300的框图。在所示出的实施例中,存在512比特宽的32个矢量寄存器310;这些寄存器被引用为zmm0直到zmm31。较低的6个zmm寄存器的较低顺序256比特被覆载在寄存器ymm0-15上。较低的6个zmm寄存器的较低顺序128比特(ymm寄存器的较低顺序128比特)被覆载在寄存器xmm0-15上。
通用寄存器325-在所示出的实施例中,存在连同现存x86寻址模式被用于寻址存储器操作数的十六个64-比特通用寄存器。这些寄存器通过名称RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP、和R8直到R15来引用。
标量浮点栈寄存器堆(x87栈)345,在其上MMX打包整数平寄存器堆350被别名化-在所示出的实施例中,x87栈是用于使用x87指令集扩展在32/64/80比特浮点数据上执行标量浮点操作的八元素栈;而MMX寄存器被用于在64-比特打包整数数据上执行操作,还被用于为在MMX和XMM寄存器之间所执行的一些操作来保存操作数。
本发明的备选实施例可使用更宽或更窄的寄存器。另外,本发明的备选实施例可使用更多、更少、或不同寄存器堆和寄存器。
示范性核架构、处理器、和计算机架构
处理器核可以不同方式、为了不同目的、以及在不同处理器中被实现。例如,此类核的实现可包括:1)打算用于通用计算的通用有序核;2)打算用于通用计算的高性能通用乱序核;3)打算主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包括:1)包括打算用于通用计算的一个或多个通用有序核和/或打算用于通用计算的一个或多个通用乱序核的CPU;以及2)包括打算主要用于图形和/或科学(吞吐量)的一个或多个专用核的协同处理器。此类不同处理器导致不同计算机系统架构,其可包括:1)在与所述CPU单独的芯片上的协同处理器; 2)在与CPU相同的封装中单独管芯上的协同处理器;3)在与CPU相同的管芯上的协同处理器(在该情况中,此类协同处理器有时被称为专用逻辑,诸如集成的图形和/或科学(吞吐量)逻辑,或被称为专用核);以及4)在可在相同管芯上包括所描述的CPU(有时被称为应用核或应用处理器)、以上所描述的协同处理器、和附加功能性的芯片上系统。示范性核架构接下来被描述,继之以示范性处理器和计算机架构的描述。本文中具体细节是包括示范性核、处理器等的电路(单元)。
示范性核架构
图4A是框图,其示出根据本发明的实施例的示范性有序流水线和示范性寄存器重命名、乱序发布/运行流水线两者。图4B是框图,其示出根据本发明的实施例的要被包括在处理器中的有序架构核的示范性实施例和示范性寄存器重命名、乱序发布/运行架构核两者。图4A-B中的实线框示出有序流水线和有序核,而虚线框的可选附加示出寄存器重命名、乱序发布/运行流水线和核。给定有序方面是乱序方面的子集,乱序方面将被描述。
在图4A中,处理器流水线400包括取阶段402、长度解码阶段404、解码阶段406、分配阶段408、重命名阶段410、调度(还已知为分派或发布)阶段412、寄存器读/存储器读阶段414、运行阶段416、写回/存储器写阶段418、异常处置阶段422、和提交阶段424。
图4B示出处理器核490,其包括耦合到运行引擎单元450的前端单元430,并且两者被耦合到存储器单元470。核490可以是简化指令集计算(RISC)核、复杂指令集计算(CISC)核、非常长指令字(VLIW)核、或混合或备选核类型。如仍有的另一个选项,核490可以是专用核,诸如例如网络或通信核、压缩引擎、协同处理器核、通用计算图形处理单元(GPGPU)核、图形核等等。
前端单元430包括耦合到指令高速缓存单元434的分支预测单元432,所述指令高速缓存单元434被耦合到指令转化旁视(lookaside)缓冲器(TLB)436,其被耦合到指令取单元438,指令取单元438被耦合到解码单元440。解码单元440(或解码器)可解码指令,并生成为输出一个或多个微操作、微代码条目点、微指令、其它指令、或其它控制信号,其被解码自、或其以其它方式反映、或被推导自原始指令。使用各种不同机制,解码单元440可被实现。适合的机制的示例包括但不限于查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)、等等。在一个实施例中,核490包括存储用于某些宏指令的微代码的微代码ROM或另一介质(例如,在解码单元440中或以别的方式在前端单元430内)。解码单元440被耦合到运行引擎单元450中的重命名/分配器单元452。
运行引擎单元450包括耦合到引退单元454和一个或多个调度器单元456的集合的重命名/分配器单元452。调度器单元456代表任何数量的不同调度器,包括保留站、中央指令窗口、等等。调度器单元456被耦合到物理寄存器堆单元458。物理寄存器堆单元458中的每个代表一个或多个物理寄存器堆,其不同物理寄存器堆存储一个或多个不同数据类型,诸如标量整数、标量浮点、打包的整数、打包的浮点、矢量整数、矢量浮点、状态(例如,是要被运行的下一个指令的地址的指令指针)、等等。在一个实施例中,物理寄存器堆单元458包括矢量寄存器单元和标量寄存器单元。这些寄存器单元可提供架构上的矢量寄存器、矢量掩码寄存器、和通用寄存器。物理寄存器堆单元458通过引退单元454来重叠以示出其中寄存器重命名和乱序运行可被实现的各种方式(例如,使用重排序缓冲器和引退寄存器堆;使用未来堆、历史缓冲器、和引退寄存器堆;使用寄存器映射和寄存器的池;等等)。引退单元454和物理寄存器堆单元458被耦合到运行集群460。运行集群460包括一个或多个运行单元462的集合和一个或多个存储器访问单元464的集合。运行单元462可执行各种操作(例如,移位、加法、减法、乘法)以及在各种类型的数据(例如,标量浮点、打包的整数、打包的浮点、矢量整数、矢量浮点)上执行。虽然一些实施例可包括专用于特定功能或功能的集合的多个运行单元,其它实施例可包括都执行所有功能的多个运行单元或仅一个运行单元。调度器单元456、物理寄存器堆单元458、和运行集群460被示出为可能是复数的,因为某些实施例对于某些类型的数据/操作来创建单独流水线(例如,标量整数流水线、标量浮点/打包的整数/打包的浮点/矢量整数/矢量浮点流水线、和/或存储器访问流水线,其各自具有它们自己的调度器单元、物理寄存器堆单元、和/或运行集群—并且在单独的存储器访问流水线的情况中,其中此流水线的仅运行集群具有存储器访问单元464的某些实施例被实现)。还应被理解的是,在单独流水线被使用之处,这些流水线的一个或多个流水线可以是乱序发布/运行,并且剩余的是有序。
存储器访问单元464的集合被耦合到存储器单元470,存储器单元470包括耦合到数据高速缓存单元474的数据TLB单元472,数据高速缓存单元474耦合到2级(L2)高速缓存单元476。在一个示范性实施例中,存储器访问单元464可包括加载单元、存储地址单元、和存储数据单元,其的每个被耦合到存储器单元470中的数据TLB单元472。指令高速缓存单元434被进一步耦合到存储器单元470中的2级(L2)高速缓存单元476。L2高速缓存单元476被耦合到一个或多个其它级别的高速缓存并最终到主存储器。
通过示例的方式,示范性寄存器重命名、乱序发布/运行核架构可实现如下流水线400:1)指令取438执行取及长度解码阶段402和404;2)解码单元440执行解码阶段406;3)重命名/分配器单元452执行分配阶段408和重命名阶段410;4)调度器单元456执行调度阶段412;5)物理寄存器堆单元458和存储器单元470执行寄存器读/存储器读阶段414;运行集群460执行运行阶段416;6)存储器单元470和物理寄存器堆单元458执行写回/存储器写阶段418;7)各种单元可在异常处置阶段422中被涉及;以及8)引退单元454和物理寄存器堆单元458执行提交阶段424。
核490可支持一个或多个指令集(例如,x86指令集(带有已随较新版本被添加的一些扩展);MIPS Technologies of Sunnyvale,CA的MIPS指令集;ARM Holdings ofSunnyvale,CA的ARM指令集(带有诸如NEON的可选附加扩展)),包括本文中所描述的指令。在一个实施例中,核490包括用于支持打包数据指令集扩展(例如,AVX1、AVX2)的逻辑,因此允许由许多多媒体应用来使用的操作使用打包的数据来执行。
应被理解的是,核可支持多线程(运行操作或线程的两个或更多并行集合),并可以多种方式来如此做,所述多种方式包括时间分段的多线程、同时多线程(在单个物理核为线程的每个提供逻辑核的情况中,那个物理核正进行同时多线程),或其组合(例如,诸如在Intel®超线程技术中的时间分段的取和解码以及其后的同时多线程)。
虽然寄存器重命名在乱序运行的上下文中被描述,但应理解的是,寄存器重命名可被用在有序架构中。虽然处理器的所示出实施例还包括单独的指令和数据高速缓存单元434/474以及共享的L2高速缓存单元476,但备选实施例可具有用于指令和数据两者的单个内部高速缓存,诸如例如,1级(L1)内部高速缓存、或多个级别的内部高速缓存。在一些实施例中,系统可包括内部高速缓存及外部于核和/或处理器的外部高速缓存的组合。备选地,所有高速缓存可外部于核和/或处理器。
特定示范性有序核架构
图5A-B示出核将是芯片中若干逻辑块之一(包括相同类型和/或不同类型的其它核)的更特定示范性有序核架构的框图。逻辑块通过高带宽互连网络(例如,环网络)取决于应用而通信于一些固定的功能逻辑、存储器I/O接口、和另一必要I/O逻辑。
图5A是根据本发明的实施例的单个处理器核连同到管芯上互连网络502的它的连接并连同2级(L2)高速缓存504的它的本地子集的框图。在一个实施例中,指令解码器500支持带有打包的数据指令集扩展的x86指令集。L1高速缓存506允许低等待时间访问以将存储器高速缓存到标量和矢量单元中。虽然在一个实施例中(为简化设计),标量单元508和矢量单元510使用单独的寄存器集合(相应地,是标量寄存器512和矢量寄存器514),并且在它们之间所转移的数据被写到存储器并然后从1级(L1)高速缓存506读回,但本发明的备选实施例可使用不同手段(例如,使用单个寄存器集合或包括允许数据在所述两个寄存器堆之间被转移而不被写和读回的通信路径)。
L2高速缓存504的本地子集是全局L2高速缓存的部分,所述全局L2高速缓存被划分成单独的本地子集,每处理器核一个。每个处理器核具有到L2高速缓存504的它自己的本地子集的直接访问路径。由处理器核所读的数据被存储在其L2高速缓存子集504中并能被快速地访问,并行于其它处理器核访问它们自己的本地L2高速缓存子集。由处理器核所写的数据被存储在其自己的L2高速缓存子集504中并且如果必要则从其它子集中转储清除。环网络确保共享的数据的一致性。环网络是双向的以允许诸如处理器核、L2高速缓存、和其它逻辑块的代理在芯片内互相通信。在一些实施例中,每个环数据-路径每方向是1024-比特宽。
图5B是根据本发明的实施例的图5A中的处理器核的部分的扩展的视图。图5B包括L1高速缓存504的L1数据高速缓存506A部分,以及关于矢量单元510和矢量寄存器514的更多细节。具体地,矢量单元510是6宽矢量处理单元(VPU)(见16宽ALU 528),其运行整数、单精度浮动、和双精度浮动指令的一个或多个。VPU支持在存储器输入上通过打乱单元520来打乱寄存器输入、通过数值转换单元522A-B来进行数值转换、以及通过复制单元524来进行复制。
具有集成存储器控制器和图形的处理器
图6是根据本发明的实施例的可具有多于一个核、可具有集成存储器控制器、并可具有集成图形的处理器600的框图。图6中的实线框示出带有单个核602A、系统代理610、一个或多个总线控制器单元616的集合的处理器600,而虚线框的可选附加示出带有多个核602A-N、系统代理单元610中的一个或多个集成存储器控制器单元614的集合、和专用逻辑608的备选处理器600。
因此,处理器600的不同实现可包括:1)CPU,带有是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核)的专用逻辑608、以及是一个或多个通用核(例如,通用有序核、通用乱序核、所述两个核的组合)的核602A-N;2)带有是打算主要用于图形和/或科学(吞吐量)的大量的专用核的核602A-N的协同处理器;以及3)带有是大量的通用有序核的核602A-N的协同处理器。因此,处理器600可以是通用处理器、协同处理器或专用处理器,诸如例如,网络或通信处理器、压缩引擎、图形处理器、GPGPU(通用图形处理单元)、高吞吐量许多集成核(MIC)协同处理器(包括30或更多核)、嵌入式处理器等等。处理器可被实现在一个或多个芯片上。使用多个处理技术的任何个(诸如例如,BiCMOS、CMOS、或NMOS),处理器600可被实现在一个或多个衬底上和/或是其部分。
存储器层级包括核604A-N内高速缓存的一个或多个级别、共享的高速缓存单元606的集合或一个或多个、和耦合到集成存储器控制器单元614的集合的外部存储器(未示出)。共享的高速缓存单元606的集合可包括一个或多个中级别高速缓存,诸如2级(L2)、3级(L3)、4级(L4)、或其它级别的高速缓存、最后级别高速缓存(LLC)、和/或其组合。虽然在一个实施例中,基于环的互连单元612将集成图形逻辑608、共享的高速缓存单元606的集合、以及系统代理单元610/集成存储器控制器单元614互连,但备选实施例可使用用于互连此类单元的任何数量的公知技术。在一个实施例中,一个或多个高速缓存单元606和核602-A-N之间的一致性被维持。
在一些实施例中,核602A-N的一个或多个核有多线程的能力。系统代理610包括协调和操作核602A-N的那些组件。系统代理单元610可包括例如功率控制单元(PCU)和显示器单元。PCU可以是或包括为调节集成图形逻辑608和核602A-N的功率状态所需要的逻辑和组件。显示器单元用于驱动一个或多个外部连接的显示器。
核602A-N可关于架构指令集是同质或异质的;那就是说,核602A-N的两个或更多核可有运行相同指令集的能力,而其它的核可有运行不同指令集或那个指令集的仅子集的能力。
示范性计算机架构
图7-10是示范性计算机架构的框图。在对于膝上型计算机、桌上型计算机、手持型PC、个人数字助理、工程工作站、服务器、网络装置、网络集线器、交换机、嵌入式处理器、数字信号处理器(DSP)、图形装置、视频游戏装置、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持装置、以及各种其它电子装置的领域中已知的其它系统设计和配置也是适合的。一般来说,能够合并如本文中所公开的处理器和/或其它运行逻辑的极多种的系统或电子装置一般是适合的。
现在参考图7,所示出的是根据本发明的一个实施例的系统700的框图。系统700可包括被耦合到控制器集线器720的一个或多个处理器710、715。在一个实施例中,控制器集线器720包括图形存储器控制器集线器(GMCH)790和输入/输出集线器(IOH)750(其可在单独的芯片上);GMCH 790包括存储器740和协同处理器745被耦合到的存储器和图形控制器;IOH 750将输入/输出(I/O)装置760耦合到GMCH 790。备选地,存储器和图形控制器之一或两者被集成在处理器(如本文中所描述的)内,存储器740和协同处理器745被直接耦合到处理器710、和带有IOH 750的单个芯片中的控制器集线器720。
附加处理器715的可选性质在图7中用断线来指代。每个处理器710、715可包括本文中所描述的处理核中的一个或多个,并可以是处理器600的某版本。
存储器740可以是例如动态随机存取存储器(DRAM)、相变存储器(PCM)、或所述两个存储器的组合。对于至少一个实施例,控制器集线器720经由诸如前侧总线(FSB)的多点总线、点对点接口、或类似连接795来与处理器710、715通信。
在一个实施例中,协同处理器745是专用处理器,诸如例如,高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器等等。在一个实施例中,控制器集线器720可包括集成图形加速器。
物理资源710、7155之间关于包括架构上、微架构上、热、功率耗用特性、和诸如此类的指标的规格的谱能存在多种不同。
在一个实施例中,处理器710运行控制一般类型的数据处理操作的指令。指令内所嵌入的可以是协同处理器指令。处理器710将这些协同处理器指令辨认为是应由附连的协同处理器745来运行的类型。因此,处理器710在协同处理器总线或其它互连上将这些协同处理器指令(或代表协同处理器指令的控制信号)发布到协同处理器745。协同处理器745接受并运行所接收的协同处理器指令。
现在参考图8,所示出的是根据本发明的实施例的第一更特定示范性系统800的框图。如图8中所示出的,多处理器系统800是点对点互连系统,并包括经由点对点互连850所耦合的第一处理器870和第二处理器880。处理器870和880中的每个可以是处理器600的某版本。在本发明的一个实施例中,处理器870和880相应是处理器710和715,而协同处理器838是协同处理器745。在另一个实施例中,处理器870和880相应是处理器710、协同处理器745。
处理器870和880被示出相应包括集成存储器控制器(IMC)单元872和882。处理器870还包括作为它的总线控制器单元的部分的点对点(P-P)接口876和878;类似地,第二处理器880包括P-P接口886和888。使用P-P接口电路878、888,处理器870、880可经由点对点(P-P)接口850来互换信息。如图8中所示出的,IMC 872和882将处理器耦合到相应存储器(就是存储器832和存储器834),其可以是本地附连到相应处理器的主存储器的部分。
使用点对点接口电路876、894、886、898,处理器870、880可各自经由各个P-P接口852、854与芯片集890互换信息。芯片集890可以可选地经由高性能接口892与协同处理器838互换信息。在一个实施例中,协同处理器838是专用处理器,诸如例如,高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器等等
共享的高速缓存(未示出)可被包括在任一处理器中或在两个处理器之外,又经由P-P互连与处理器连接,使得如果处理器被置于低功率模式中,则任一或两个处理器的本地高速缓存信息可被存储在共享的高速缓存中。
芯片集890可经由接口896来耦合到第一总线816。在一个实施例中,第一总线816可以是外围组件互连(PCI)总线、或诸如PCI高速总线或另一I/O互连总线的总线,尽管本发明的范畴未被如此限制。
如图8中所示出的,各种I/O装置814可连同总线桥818被耦合到第一总线816,总线桥818将第一总线816耦合到第二总线820。在一个实施例中,诸如协同处理器、高吞吐量MIC处理器、GPGPU、加速器(诸如例如,图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列、或任何其它处理器的一个或多个附加处理器815被耦合到第一总线816。在一个实施例中,第二总线820可以是低管脚计数(LPC)总线。各种装置可被耦合到第二总线820,包括例如键盘和/或鼠标822、通信装置827和诸如硬盘驱动器或其它大容量存储装置的存储单元828,其可包括指令/代码和数据830(在一个实施例中)。进一步地,音频I/O 824可被耦合到第二总线816。注意,其它架构是可能的。例如,替代图8的点对点架构,系统可实现多点总线或另一此类架构。
现在参考图9,所示出的是根据本发明的实施例的第二更特定示范性系统900的框图。图8和9中的相似元件标有相似附图标记,并且图8的某些方面已从图9中被省略以便避免使图9的其它方面难以理解。
图9示出了处理器870、880可相应包括集成存储器以及I/O控制逻辑(“CL”)972和982。因此,CL 972、982包括集成存储器控制器单元并包括I/O控制逻辑。图9示出了不仅存储器832、834被耦合到CL 872、882,而且I/O装置914也被耦合到控制逻辑872、882。遗留I/O装置915被耦合到芯片集890。
现在参考图10,所示出的是根据本发明的实施例的SoC 1000的框图。图6中的类似元件标有相似附图标记。同样,虚线框在更高级的SoC上是可选特征。在图10中,互连单元1002被耦合到:应用处理器1010,其包括一个或多个核102A-N的集合、高速缓存单元604A-N和共享的高速缓存单元606;系统代理单元610;总线控制器单元616;集成存储器控制器单元614;协同处理器1020的集合或一个或多个,其可包括集成图形逻辑、图像处理器、音频处理器、以及视频处理器;静态随机存取存储器(SRAM)单元1030;直接存储器访问(DMA)单元1032;以及用于耦合到一个或多个外部显示器的显示器单元1040。在一个实施例中,协同处理器1020包括专用处理器,诸如例如,网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、嵌入式处理器等等。
本文中所公开的机制的实施例可被实现在硬件、软件、固件、或此类实现手段的组合中。本发明的实施例可被实现为在可编程系统上运行的程序代码或计算机程序,所述可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入装置、和至少一个输出装置。
诸如图8中所示出的代码830的程序代码可被应用于输入指令以执行本文中所描述的功能并生成输出信息。输出信息可以已知方式被应用于一个或多个输出装置。为了此应用的目的,处理系统包括具有处理器(诸如例如:数字信号处理器(DSP)、微控制器、应用特定集成电路(ASIC)、或微处理器)的任何系统。
程序代码可被实现在高等级规程上(procedural)或面向对象的编程语言中以与处理系统通信。如果期望的话,则程序代码可还被实现在汇编或机器语言中。事实上,本文中所描述的机制不限于对任何具体编程语言的范畴中。在任何情况中,语言可以是编译或解译的语言。
至少一个实施例的一个或多个方面可由存储在机器可读介质上的代表性指令来实现,所述代表性指令表示处理器内的各种逻辑,其当由机器来读时促使该机器制作用于执行本文中所描述的技术的逻辑。此类表示(已知为“IP核”)可被存储在有形的、机器可读介质上并被供应给各种客户或制造设施以加载到实际做出逻辑或处理器的制作机器。
此类机器可读存储介质可包括由机器或装置所制造或形成的物品(article)的非暂态、有形的布置而没有限制,包括存储介质(诸如硬盘、包括软盘、光盘、紧致盘只读存储器(CD-ROM)、可重写紧致盘(CD-RW)、和磁光盘的任何其它类型的盘)、半导体装置(诸如只读存储器(ROM),诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)的随机存取存储器(RAM),可擦除可编程只读存储器(EPROM)、闪速存储器、电可擦除可编程只读存储器(EEPROM)、相变存储器(PCM)、磁或光卡、或适合于存储电子指令的任何其它类型的介质)。
因此,本发明的实施例还包括非暂态、有形的机器可读介质,所述介质含有指令或含有设计数据,诸如硬件描述语言(HDL),其定义本文中所描述的结构、电路、设备、处理器和/或系统特征。此类实施例可还被称为程序产品。
仿真(包括二进制转化、代码变形等)
在一些情况中,指令转换器可被用于将指令从源指令集转换成目标指令集。例如,指令转换器可转化(例如,使用静态二进制转化、包括动态编译的动态二进制转化)、变形、仿真、或以其它方式将指令转换成要由核来处理的一个或多个其它指令。指令转换器被实现在软件、硬件、固件、或其组合中。指令转换器可在处理器上、离开处理器、或部分在处理器上而部单独开处理器。
图11是框图,其对照根据本发明的实施例的使用软件指令转换器以将源指令集中的二进制指令转换成目标指令集中的二进制指令。在所示出的实施例中,指令转换器是软件指令转换器,尽管备选地指令转换器可被实现在软件、固件、硬件、或其各种组合中。图11示出使用第一编译器1104,用高等级语言1102的程序可被编译以生成第一二进制代码(例如,x86)1106,其可由带有至少一个第一指令集核的处理器1116来原生运行。在一些实施例中,带有至少一个第一指令集核的处理器1116表示能如带有至少一个x86指令集核的Intel处理器一样大体上执行相同功能的任何处理器,这通过兼容地运行或以其它方式处理(1)Intel x86指令集核的指令集的实质部分,或(2)针对于在带有至少一个x86指令集核的Intel处理器上运行的应用或另一软件的对象(object)代码版本,以便取得大体上与带有至少一个x86指令集核的Intel处理器相同的结果。第一编译器1104表示可操作以生成第一指令集的二进制代码1106(例如,对象代码)的编译器,二进制代码1106能通过或不通过附加联接处理而在带有至少一个第一指令集核的处理器1116上被运行。类似地,图11示出了使用备选指令集编译器1108,用高等级语言1102的程序可被编译以生成备选指令集二进制代码1110,其可由不带有至少一个第一指令集核的处理器1114(例如,带有运行MIPSTechnologies of Sunnyvale,CA的MIPS指令集和/或运行ARM Holdings of Sunnyvale,CA的ARM指令集的核的处理器)来原生运行。指令转换器1112被用于将第一二进制代码1106转换成可由不带有第一指令集核的处理器1114来原生运行的代码。此被转换的代码不可能与备选指令集二进制代码1110相同,因为能够这样做的指令转换器难以做出;然而,被转换的代码将完成一般操作并由来自备选指令集的指令构成。因此,指令转换器1112表示软件、固件、硬件、或其组合,其通过仿真、模拟或任何其它过程而允许不具有第一指令集处理器或核的处理器或另一电子装置运行第一二进制代码1106。
用于数字信号处理指令的设备和方法
以下描述数字信号处理(DSP)指令。在一个实施例中,要执行DSP操作的电路和逻辑被集成在图4B中示出的执行引擎单元450内、上述各种核(例如,见图6和10中的核602A-N)内和/或图5A中示出的矢量单元510内。例如,各种源和目的地寄存器可以是图4B中的物理寄存器堆单元458和/或图3中的矢量寄存器310内的SIMD寄存器。以下描述的乘法电路、加法器电路、累加电路和其它电路可以集成在以上描述的架构的执行组件中,以示例且非限制的方式,包括图4B中的执行单元462。然而,应当注意,本发明的基本原理不限于这些特定架构。
本发明的一个实施例包括用于处理数字信号处理(DSP)指令的电路和/或逻辑。具体而言,一个实施例包括具有八个16x16比特乘法器和两个64比特累加器的乘法-累加(MAC)架构。以下描述的指令集架构(ISA)能处理关于128比特打包(8比特、16比特或32比特数据元素)整数、固定点和复数数据类型的各种乘法和MAC操作。此外,某些指令具有对于高效率快速傅立叶变换(FFT)和有限脉冲响应(FIR)滤波,以及通过移位、舍入和饱和操作对累加数据进行后期处理的直接支持。
新DSP指令的一个实施例使用基于VEX.128前缀的操作码编码并且处置数据的后期处理的若干SSE/SSE2/AVX指令与DSP ISA一起被使用。带有存储器操作数的VEX编码的128比特DSP指令可能具有宽松的存储器对准要求。
在一个实施例中,指令还支持各种各样整数和固定点数据类型,包括:
1)Q31数据类型,用于要求带有大于16比特的模数转换(ADC)和数模转换(DAC)的信号;
2)Q15数据类型,其在DSP算法中是常见的;
3)复数16比特数据类型;以及
4)复数32比特数据类型。
本文所描述的指令集架构以广泛范围的标准DSP(例如,FFT、滤波、模式匹配、相关性、多项式求值等)和统计操作(例如,均值、移动平均数、方差等)为目标。
本发明实施例的目标应用包括传感器、音频、用于计算机视觉的分类任务、和语音识别。本文所描述的DSP ISA包括广泛范围的指令,其适用于深层神经网络(DNN)、自动语音识别(ASR)、与卡尔曼滤波融合的传感器、其它主要DSP应用等。给定权重序列{w1,w2,…wk}和输入序列{x1,x2,x3,…xn},许多图像处理、机器学习任务要求计算由yi=w1xi+w2xi+1+……………+wkxi+k-1所定义的结果序列{y1,y2,y3,…yn+1-k}。
图12示出了本发明实施例可在其上被实现的示范性处理器1255,其包括用于同时执行多个指令线程的多个核0-N。所示出的实施例包括解码器1230内的DSP指令解码电路/逻辑1231和执行单元1240内的DSP指令执行电路/逻辑1341。这些流水线组件可以响应于DSP指令的解码和执行来执行本文中所描述的操作。虽然图12中仅示出了单个核(核0)的细节,但是将理解的是,处理器1255的其它核中的每个可以包括类似组件。
在描述本发明实施例的具体细节之前,示范性处理器1255的各种组件的描述在以下被直接提供。多个核0-N中可每个包括用于执行存储器操作(例如,诸如加载/存储操作)的存储器管理单元1290、通用寄存器(GPR)1205的集合、矢量寄存器1206的集合和掩码寄存器1207的集合。在一个实施例中,多个矢量数据元素被打包到每个矢量寄存器1206中,矢量寄存器1206可以具有512比特宽,以用于存储两个256比特值、四个128比特值、八个64比特值、十六个32比特值等。然而,本发明的基本原理不限于任何具体大小/类型的矢量数据。在一个实施例中,掩码寄存器1207包括八个64比特操作数掩码寄存器,其用于对存储在矢量寄存器1206中的值执行比特掩码化操作(例如,实现为本文所描述的掩码寄存器k0-k7)。然而,本发明的基本原理不限于任何具体的掩码寄存器大小/类型。
每个核0-N可以包括专用的1级(L1)高速缓存1212和2级(L2)高速缓存1211,以用于根据指定的高速缓存管理策略来高速缓存指令和数据。L1高速缓存1212包括用于存储指令的单独指令高速缓存1220和用于存储数据的单独数据高速缓存1221。存储在各个处理器高速缓存内的指令和数据以高速缓存线的粒度进行管理,其可以是固定大小(例如,长度为64、128、512字节)。此示范性实施例的每个核具有指令取单元1210,用于从主存储器1200和/或共享3级(L3)高速缓存1216取指令。指令取单元1210包括各个众所周知的组件,包括:下一指令指针1203,用于存储要从存储器1200(或高速缓存之一)取的下一指令的地址;指令转化后备缓冲器(ITLB)1204,用于存储最近使用的虚拟到物理指令地址的映射,以提高地址转化的速度;分支预测单元1202,用于推断性预测指令分支地址;以及分支目标缓冲器(BTB)1201,用于存储分支地址和目标地址。
如提及的,解码单元1230包括DSP指令解码电路/逻辑1231,用于将本文中所描述的DSP指令解码到微操作或“uops”中,并且执行单元1240包括DSP指令执行电路/逻辑1241,用于执行DSP指令。写回/引退单元1250将执行的指令引退并写回结果。
矢量打包双复数与复数之间共轭乘加和虚数部分的累加
本发明的一个实施例使用图14A中示出的架构来执行双复数与复数之间共轭乘加和累加(使用打包的实数和虚数数据元素)。所描述的实施例对128比特打包数据寄存器中的有符号的字执行操作。例如,一个实施例在xmm2、和xmm3/m128中存储打包的数据值,其中xmm2存储复数共轭,以及xmm3/m128存储复数。
在一个实施例中,第一累加器执行以下操作:虚数((16+16i)x(16-16i))+虚数((16+16i)x(16-16i))+64i=64i以运算和累加第一虚数分量,并且第二累加器执行以下操作:虚数((16+16i)x(16-16i))+虚数((16+16i)x(16-16i))+64i=64i以运算和累加第二虚数分量(例如,诸如xmm1、xmm2和xmm3/m128)。然而,应当注意,本发明的基本原理不限于此。在前述记号中,数字表示用于表示每个复数的实数和虚数分量的比特数(例如,16+16i意味着由16比特实数分量和16比特虚数分量所表示的复数)。
一个具体实施例解码并执行单个指令,以执行双复数与复数之间共轭乘加和累加(使用打包的实数和虚数数据元素),本文采用助记符VPCCDPWQIMM标识。下面的代码指定了在一个实施例中执行的个体操作,其中TEMP0和TEMP1是用于存储中间值的寄存器或存储器地点并且DEST是目的地寄存器:
TEMP0[33:0] ← (((SRC2[47:32]*SRC3[63:48]) - (SRC2[63:48]*SRC3[47:32])) +((SRC2[15:0]*SRC3[31:16]) - (SRC2[31:16]*SRC3[15:0])));
TEMP1[33:0] ← (((SRC2[111:96]*SRC3[127:112]) - (SRC2[127:112]*SRC3[111:96])) + ((SRC2[79:64]*SRC3[95:80]) - (SRC2[95:80]*SRC3[79:64])));
DEST[63:0] ← AddToQuadword({{30{TEMP0[33]}}, TEMP0[33:0]}, DEST[63:0]);
DEST[127:64] ← AddToQuadword({{30{TEMP1[33]}}, TEMP1[33:0]}, DEST[127:64]);
因此,TEMP0使用来自SRC2和SRC3较低半精度(即,比特63:0)的数据元素来存储以上乘法、加法和减法的结果并且TEMP1使用来自SRC2和SRC3较高半精度(即,比特127:64)的数据元素来存储乘法、加法和减法的结果。虚数由这些操作来生成,因为每个乘积包括虚数乘以实数。
然后,TEMP0中的结果与DEST的较低64比特(即,63:0)中的现存四字做累加并且TEMP1中的结果与DEST的较高64比特(即,127:64)中的现存四字做累加。在一个实施例中,TEMP0和TEMP1中的结果被符号扩展(sign-extended)或零扩展到适当大小,以用于将结果与来自目的地寄存器的值(例如,64比特)做累加。在以上代码中示出的具体示例中,结果是符号扩展的。不管所执行的扩展类型,最终结果都包括累加的虚数分量。
回到图14A,第一源寄存器SRC2 1401存储数据元素S2A-S2H并且第二源寄存器SRC3 1402存储数据元素S3A-S3H(S2在此被用作SCR2的简写并且S3用于SRC3)。在一个实施例中,元素A、C、E和G是实数并且数据元素B、D、F和H是虚数。八个乘法器1405将SRC2中的每个实数数据元素与SRC3中的虚数数据元素相乘并且将SRC2中的每个虚数数据元素与SRC3中的实数数据元素相乘,以生成八个虚数乘积。在此实施例中,乘积被相加/相减并且存储在TEMP0中的是S2C*S3D-S2D*S3C+S2A*S3B-S2B*S3A,乘积被相加/相减并且存储在TEMP1中的是S2G*S3H-S2H*S3G+S2E*S3F-S2F*S3E。加法器网络1410-1411的第一和第二集合根据上述代码对各个虚数乘积进行相加和相减。例如,加法器网络1410执行加法和减法操作:
S2C*S3D-S2D*S3C+S2A*S3B-S2B*S3A;
并且加法器网络1411执行加法运算:
S2G*S3H-S2H*S3G+S2E*S3F-S2F*S3E。
来自加法器网络1410的结果被存储在TEMP0中,以及来自加法器网络1411的结果被存储在TEMP1中。在一个实施例中,在累加之前,这些结果被符号扩展或零扩展到适当大小,以用于将结果与来自目的地寄存器的值(例如,64比特)做累加。在上面代码中显示的具体示例中,结果是符号扩展的。
包括加法器1420-1421的累加电路将以上结果与存储在SRC1/DEST寄存器1460中的先前累加的结果(如果有的话)相加。具体地,由加法器网络1410所生成的结果(在被扩展之后)被加到存储在SRC1/DEST寄存器1460的元素地点A-D(即,较低64比特)中的累加的数据。虚数结果由饱和电路1440进行饱和(即,如果一个或更多值大于最大支持的值,则输出最大值)。累加的结果然后存储回SRC1/DEST寄存器1460中到元素地点A-D (较低64比特)。类似地,加法器网络1411的输出(在被扩展之后)被加到存储在SRC1/DEST寄存器1460中的元素地点E-H(较高64比特)中的累加的数据。累加的虚数结果由饱和电路1441进行饱和(如果必要的话)并存储回到SRC1/DEST寄存器1460的数据元素地点E-H(较高64比特)。
图15中图示根据一个实施例的方法。该方法可以在本文中所描述的处理器架构的上下文内实现,但不限于任何具体的处理器架构。
在1501,取第一指令,其具有针对操作码以及第一和第二打包数据源操作数(表示具有实数和虚数值的复数)以及打包数据目的地操作数的字段。在1502,解码第一指令。在1503,与第一和第二源操作数相关联的实数和虚数值作为打包数据元素被存储在第一和第二源寄存器中并且第一指令被调度以用于执行。如提及的,在一个实施例中,第一和第二源操作数被存储在存储16比特打包数据元素的128比特打包数据寄存器中,其中每个打包数据元素包括实数或虚数值。
在1504,执行第一解码指令以将从第一操作数选择的实数值与从第二操作数选择的虚数值相乘,以生成第一虚数乘积并且将从第一操作数选择的虚数值与从第二操作数选择的实数值相乘,以生成第二虚数乘积。
在1505,选择的组合的第一和第二虚数乘积被相加和相减,以相应生成第一和第二临时结果。如上所述,在一个实施例中,这包括以下操作:S2C*S3D-S2D*S3C+S2A*S3B-S2B*S3A和S2G*S3H-S2H*S3G+S2E*S3F-S2F*S3E,其中S2C*S3D、S2D*S3C、S2A*S3B、以及S2B*S3A是第一集合的虚数乘积并且S2G*S3H、S2H*S3G、S2E*S3F、以及S2F*S3E是第二集合的虚数乘积。
在一个实施例中,在1505,第一临时结果被零扩展或符号扩展并且与来自目的地寄存器的较低64比特打包数据元素进行组合(覆盖16比特数据元素A-D),并且累加的结果被存储回到目的地寄存器中的较低四个打包数据元素地点。类似地,第二临时结果与来自目的地寄存器的较高64比特打包数据元素进行组合(覆盖16比特数据元素E-H)并且累加的结果被存储回到目的地寄存器中的较高64比特。在一个实施例中,如果有必要的话,在被存储回到目的地寄存器之前,使累加结果饱和。
在1506,第一指令的结果被提交到存储器(例如,并使全局可见)。
虽然上述实数和虚数值长度为16比特,但是本发明的基本原理可以使用任何大小的数据元素来实现。例如,实数和虚数分量可以是8比特、32比特、或64比特,同时仍然遵从本发明的基本原理。
矢量打包双复数与复数之间共轭乘和加、求反求和以及虚数部分的累加
本发明的一个实施例使用图14A中示出的架构,来执行双复数与复数之间共轭乘和加、求反求和以及累加虚数分量(使用打包实数和虚数值)。如下所述,一个实施例还通过倒置临时结果的比特并添加1来执行二的补数求反,并且还可以在累加之前进行符号扩展或零扩展。所描述的实施例对128比特打包数据寄存器中的有符号的字执行操作。例如,一个实施例在xmm2、和xmm3/m128中存储打包的数据值,其中xmm2存储复数共轭,以及xmm3/m128存储复数。
在一个实施例中,第一累加器执行以下操作:虚数-((16+16i)x(16-16i))+虚数((16+16i)x(16-16i))+64i=64i以运算和累加第一虚数分量并且第二累加器执行以下操作:虚数-((16+16i)x(16-16i))+虚数((16+16i)x(16-16i))+64i=64i以运算和累加第二虚数分量(例如,诸如xmm1、xmm2和xmm3/m128)。然而,应当注意,本发明的基本原理不限于此。如提及的,在前述记号中,数字表示用于表示每个数字的比特数(例如,16+16i意味着由16比特实数分量和16比特虚数分量所表示的复数)。
一个具体实施例解码并执行单个指令,以执行双复数与复数之间共轭乘加、求反求和以及累加(使用打包的实数和虚数数据元素),本文通过助记符VPNCCDPWQIMM标识。下面的代码指定了在一个实施例中执行的个体操作,其中TEMP0、TEMP1、TEMP2、和TEMP3是用于存储中间值的寄存器或存储器地点并且DEST是目的地寄存器:
TEMP0[33:0] ← (((SRC2[47:32]*SRC3[63:48]) - (SRC2[63:48]*SRC3[47:32])) +((SRC2[15:0]*SRC3[31:16]) - (SRC2[31:16]*SRC3[15:0])));
TEMP1[33:0] ← (((SRC2[111:96]*SRC3[127:112]) - (SRC2[127:112]*SRC3[111:96])) + ((SRC2[79:64]*SRC3[95:80]) - (SRC2[95:80]*SRC3[79:64])));
TEMP2[33:0] ← (~TEMP0 [33:0] + 1’b1);
TEMP3[33:0] ← (~TEMP1 [33:0] + 1’b1);
(*二的补数求反*)
DEST[63:0] ← AddToQuadword({{30{TEMP2[33]}}, TEMP2[33:0]}, DEST[63:0]);
DEST[127:64] ← AddToQuadword({{30{TEMP3[33]}}, TEMP3[33:0]}, DEST[127:64]);
因此,TEMP0使用来自SRC2和SRC3较低半精度(即,比特63:0)的数据元素来存储以上乘法、加法和减法的结果并且TEMP1使用来自SRC2和SRC3较高半精度(即,比特127:64)的数据元素来存储乘法、加法和减法的结果。虚数由这些操作来生成,因为每个乘积包括虚数乘以实数。
在一个实施例中,根据二的补数求反的性质,存储在TEMP0和TEMP1中的结果各自被倒置,并且二进制1被添加到倒置的值以求反临时结果。求反的结果然后被存储在TEMP2和TEMP3中。
TEMP2中的求反结果然后与DEST的较低64比特(即,63:0)中的现存四字做累加并且TEMP3中的结果与DEST的较高64比特(即,127:64)中的现存四字做累加。因此,最终结果包括多个累加的虚数分量。
回到图14A,第一源寄存器SRC2 1401存储数据元素S2A-S2H并且第二源寄存器SRC3 1402存储数据元素S3A-S3H (S2在此用作对于SRC2的缩写并且S3是SRC3)。在一个实施例中,元素A、C、E和G是实数并且数据元素B、D、F和H是虚数。八个乘法器1405将SRC2中的每个实数数据元素与SRC3中的虚数数据元素相乘,并将SRC2中的每个虚数数据元素与SRC3中的实数数据元素相乘,以生成八个虚数乘积。在此实施例中,乘积被相加/相减并且存储在TEMP0中的是S2C*S3D-S2D*S3C+S2A*S3B-S2B*S3A并且,乘积被相加/相减并且存储在TEMP1中的是S2G*S3H-S2H*S3G+S2E*S3F-S2F*S3E。加法器网络1410-1411的第一和第二集合根据以上代码加和减各个虚数乘积。例如,加法器网络1410执行加法和减法操作:
S2C*S3D-S2D*S3C+S2A*S3B-S2B*S3A;
并且加法器网络1411执行加法运算:
S2G*S3H-S2H*S3G+S2E*S3F-S2F*S3E。
加法器网络1410-1411或其它电路/逻辑(未示出)将以上临时结果倒置,并将二进制1添加到倒置的结果上,以生成存储在TEMP2和TEMP3中的最终临时结果。如以上提及,此操作被称为二的补数求反,其用于求反临时结果。
包括加法器1420-1421的累加电路将以上结果与存储在SRC1/DEST寄存器1460中的先前累加的结果(如果有的话)相加。具体地,加法器网络1410的输出AN0_A到AN0_D相应被加到SRC1/DEST寄存器1460中的累加数据元素A-D。虚数结果由饱和电路1440进行饱和(即,如果一个或更多值大于最大支持值,则输出最大值)。结果然后被存储回目的地数据元素A-D中。类似地,加法器网络1411的输出AN1_A到AN1_D相应被加到SRC1/DEST寄存器1460中的累加数据元素E-H。虚数结果由饱和电路1441进行饱和,并输出回到目的地数据元素E-H
图14B图示包括二的补数求反电路1470和1471的一个实施例的附加细节,所述电路使用二的补数求反以求反由加法器网络1410和1411相应运算的乘积和。扩展电路1480和1481接收被求反的乘积和,并响应地对这些值进行零扩展或符号扩展,以生成适当大小的结果,从而与当前SRC1/DEST 1460寄存器值(例如,64比特)做累加。零扩展在一个实施例中包括将多个零添加到值,而符号扩展包括复制比特值。累加器1490-1491然后使用来自SRC1/DEST寄存器1460的64比特临时结果和打包的64比特值来执行本文所描述的累加操作。
图16中图示根据一个实施例的方法。该方法可以在本文中所描述的处理器架构的上下文内实现,但不限于任何具体的处理器架构。
在1601,取第一指令,其具有针对操作码以及第一和第二打包数据源操作数(表示具有实数和虚数值的复数)以及打包数据目的地操作数的字段。在1602,解码第一指令。在1603,与第一和第二源操作数相关联的实数和虚数值作为打包数据元素被存储在第一和第二源寄存器中并且第一指令被调度以用于执行。如提及的,在一个实施例中,第一和第二源操作数被存储在存储16比特打包数据元素的128比特打包数据寄存器中,其中每个打包数据元素包括实数或虚数值。
在1604,执行第一解码指令以将从第一操作数选择的实数值与从第二操作数选择的虚数值相乘,以生成第一虚数乘积并且将从第一操作数选择的虚数值与从第二操作数选择的实数值相乘,以生成第二虚数乘积。
在1605,选择的组合的第一和第二虚数乘积被相加和相减,以相应生成临时结果的第一和第二集合。如上所述,在一个实施例中,这包括以下操作:S2C*S3D-S2D*S3C+S2A*S3B-S2B*S3A和S2G*S3H-S2H*S3G+S2E*S3F-S2F*S3E,其中S2C*S3D、S2D*S3C、S2A*S3B、以及S2B*S3A是第一集合的虚数乘积并且S2G*S3H、S2H*S3G、S2E*S3F、以及S2F*S3E是第二集合的虚数乘积。
在1606,第一和第二临时结果的比特被倒置,并且1被添加到每个中以相应生成第三和第四临时结果。如提及的,这可以使用第三和第四存储地点(例如,TEMP2和TEMP3)来进行。
在一个实施例中,在1607,在第三和第四临时结果被符号扩展(或零扩展)之后,第三临时结果与目的地寄存器的较低64比特中的打包64比特数据元素进行组合(16比特元素A-D)并且累加结果被存储回到目的地寄存器的较低64比特。类似地,第四临时结果与目的地寄存器的较高64比特中的打包64比特数据元素进行组合(16比特元素E-H)并且累加结果被存储回到目的地寄存器中的较高64比特。在一个实施例中,如果有必要的话,在被存储回到目的地寄存器之前,使累加结果饱和。
在1608,第一指令的结果被提交到存储器(例如,并使全局可见)。
虽然上述实数和虚数值长度为16比特,但是本发明的基本原理可以使用任何大小的数据元素来实现。例如,实数和虚数分量可以是8比特、32比特、或64比特,同时仍然遵从本发明的基本原理。
本公开提供一组技术方案,如下:
1.一种处理器,包括:
解码器,所述解码器用于解码第一指令以生成解码的指令;
第一源寄存器,所述第一源寄存器用于存储第一多个打包的实数和虚数数据元素;
第二源寄存器,所述第二源寄存器用于存储第二多个打包的实数和虚数数据元素;以及
执行电路,所述执行电路用于执行所述解码的指令,所述执行电路包括:
乘法器电路,所述乘法器电路用于选择所述第一源寄存器和第二源寄存器中的实数和虚数数据元素以做乘法,所述乘法器电路用于将所述第一源寄存器中的每个选择的虚数数据元素与所述第二源寄存器中的选择的实数数据元素相乘,并且用于将所述第一源寄存器中的每个选择的实数数据元素与所述第二源寄存器中的选择的虚数数据元素相乘,以生成多个虚数乘积,
加法器电路,所述加法器电路用于将第一子集的所述多个虚数乘积相加并且将第二子集的所述多个虚数乘积相减,以生成第一临时结果,并且用于将第三子集的所述多个虚数乘积相加并且将第四子集的所述多个虚数乘积相减,以生成第二临时结果,
累加电路,所述累加电路用于将所述第一临时结果与来自目的地寄存器的第一数据进行组合以生成第一最终结果,并且用于将所述第二临时结果与来自所述目的地寄存器的第二数据进行组合以生成第二最终结果,并且用于将所述第一最终结果和第二最终结果存储回所述目的地寄存器中。
2.如技术方案1所述的处理器,其中所述实数和虚数值作为16比特数据元素被存储在所述第一和第二源寄存器中,每个虚数值被存储在与数据元素地点对应实数值的所述数据元素地点相邻的数据元素地点中,实数和虚数值的每个组合表示复数。
3.如技术方案2所述的处理器,其中所述第一和第二源寄存器包括128比特打包数据寄存器,所述128比特打包数据寄存器可配置有相应地存储数据元素A、B、C、D、E、F、G和H的数据元素位置A、B、C、D、F、G和H,并且其中数据元素A、C、E和G是实数数据元素且数据元素B、D、F和H是对应的虚数数据元素。
4.如技术方案3所述的处理器,其中为了执行所述解码指令,所述乘法器电路将执行乘法S1C*S2D、S1D*S2C、S1A*S2B、S1B*S2A、S1G*S2H、S1H*S2G、S1E*S2F、S1F*S2E,以生成所述多个虚数乘积,其中S1标识所述第一源寄存器,S2标识所述第二源寄存器,并且A-H相应标识所述第一和第二源寄存器中的数据元素位置A-H中的所述打包数据元素。
5.如技术方案4所述的处理器,其中将所述多个虚数乘积的所述第一和第二子集相应做加法和做减法,包括S1C*S2D-S1D*S2C+S1A*S2B-S1B*S2A,并且所述多个虚数乘积的所述第三和第四子集的相应做加法和做减法,包括S1G*S2H-S1H*S2G+S1E*S2F-S1F*S2E,以相应生成所述第一临时结果和第二临时结果。
6.如技术方案5所述的处理器还包括:
求反电路,所述求反电路用于在由所述累加电路做累加之前,求反所述第一临时结果并求反所述第二临时结果;以及
扩展电路,所述扩展电路用于将所述第三临时结果和第四临时结果在与来自所述目的地寄存器的所述第一和第二数据相应做累加之前,零扩展或符号扩展到64比特值。
7.如技术方案6所述的处理器,其中所述求反电路将对所述第一临时结果和第二临时结果执行二的补数求反。
8.如技术方案6所述的处理器,其中所述扩展电路将向所述第一临时结果和第二临时结果添加零。
9.如技术方案6所述的处理器,其中所述第一临时结果和第二临时结果的最高有效位位置中的值被重复多次,以将所述第一临时结果和第二临时结果转换为64比特值。
10.一种方法,包括:
解码第一指令以生成解码的指令;
在第一源寄存器中存储第一多个打包的实数和虚数数据元素;
在第二源寄存器中存储第二多个打包的实数和虚数数据元素;
选择所述第一源寄存器和第二源寄存器中的实数和虚数数据元素以做乘法;
将所述第一源寄存器中的每个选择的虚数数据元素与所述第二源寄存器中的选择的实数数据元素相乘,并且将所述第一源寄存器中的每个选择的实数数据元素与所述第二源寄存器中的选择的虚数数据元素相乘,以生成多个虚数乘积;
将第一子集的所述多个虚数乘积相加并且将第二子集的所述多个虚数乘积相减,以生成第一临时结果,并且将第三子集的所述多个虚数乘积相加并且将第四子集的所述多个虚数乘积相减,以生成第二临时结果;
将所述第一临时结果与来自目的地寄存器的第一数据做累加以生成第一最终结果,并且将所述第二临时结果与来自所述目的地寄存器的第二数据做累加以生成第二最终结果;以及
将所述第一最终结果和第二最终结果存储回所述目的地寄存器中。
11.如技术方案10所述的方法,其中所述实数和虚数值作为16比特数据元素被存储在所述第一和第二源寄存器中,每个虚数值被存储在与数据元素地点对应实数值的所述数据元素地点相邻的数据元素地点中,实数和虚数值的每个组合表示复数。
12.如技术方案11所述的方法,其中所述第一和第二源寄存器包括128比特打包数据寄存器,所述128比特打包数据寄存器可配置有相应地存储数据元素A、B、C、D、E、F、G和H的数据元素位置A、B、C、D、F、G和H,并且其中数据元素A、C、E和G是实数数据元素且数据元素B、D、F和H是对应的虚数数据元素。
13.如技术方案12所述的方法,其中为了执行所述解码指令,所述乘法器电路将执行乘法S1C*S2D、S1D*S2C、S1A*S2B、S1B*S2A、S1G*S2H、S1H*S2G、S1E*S2F、S1F*S2E,以生成所述多个虚数乘积,其中S1标识所述第一源寄存器,S2标识所述第二源寄存器,并且A-H相应标识所述第一和第二源寄存器中的数据元素位置A-H中的所述打包数据元素。
14.如技术方案13所述的方法,其中对所述第一子集的所述多个虚数乘积做加法包括S1C*S2D+S1D*S2C+S1A*S2B+S1B*S2A,并且对所述第二子集的所述多个虚数乘积做加法包括S1G*S2H+S1H*S2G+S1E*S2F+S1F*S2E,以相应生成所述第一临时结果和第二临时结果。
15.如技术方案14所述的方法还包括:
在由所述累加电路做累加之前,求反所述第一临时结果和所述第二临时结果;以及
将所述第三临时结果和第四临时结果在与来自所述目的地寄存器的所述第一和第二数据相应做累加之前,零扩展或符号扩展到64比特值。
16.如技术方案15所述的方法,其中对所述第一临时结果和第二临时结果执行二的补数求反。
17.如技术方案15所述的方法,其中零被添加到所述第一临时结果和第二临时结果。
18.如技术方案15所述的方法,其中所述第一临时结果和第二临时结果的最高有效位位置中的值被重复多次,以将所述第一临时结果和第二临时结果转换为64比特值。
19.一种机器可读介质,具有存储在所述机器可读介质上的程序代码,所述程序代码当由机器所执行时,使得所述机器执行以下项的操作:
解码第一指令以生成解码的指令;
在第一源寄存器中存储第一多个打包的实数和虚数数据元素;
在第二源寄存器中存储第二多个打包的实数和虚数数据元素;
选择所述第一源寄存器和第二源寄存器中的实数和虚数数据元素以做乘法;
将所述第一源寄存器中的每个选择的虚数数据元素与所述第二源寄存器中的选择的实数数据元素相乘,并且将所述第一源寄存器中的每个选择的实数数据元素与所述第二源寄存器中的选择的虚数数据元素相乘,以生成多个虚数乘积;
将第一子集的所述多个虚数乘积相加并且将第二子集的所述多个虚数乘积相减,以生成第一临时结果,并且将第三子集的所述多个虚数乘积相加并且将第四子集的所述多个虚数乘积相减,以生成第二临时结果;
将所述第一临时结果与来自目的地寄存器的第一数据做累加以生成第一最终结果,并且将所述第二临时结果与来自所述目的地寄存器的第二数据做累加以生成第二最终结果;以及
将所述第一最终结果和第二最终结果存储回所述目的地寄存器中。
20.如技术方案19所述的机器可读介质,其中所述实数和虚数值作为16比特数据元素被存储在所述第一和第二源寄存器中,每个虚数值被存储在与数据元素地点对应实数值的所述数据元素地点相邻的数据元素地点中,实数和虚数值的每个组合表示复数。
21.如技术方案20所述的机器可读介质,其中所述第一和第二源寄存器包括128比特打包数据寄存器,所述128比特打包数据寄存器可配置有相应地存储数据元素A、B、C、D、E、F、G和H的数据元素位置A、B、C、D、F、G和H,并且其中数据元素A、C、E和G是实数数据元素且数据元素B、D、F和H是对应的虚数数据元素。
22.如技术方案21所述的机器可读介质,其中为执行所述解码指令,所述乘法器电路将执行乘法S1C*S2D、S1D*S2C、S1A*S2B、S1B*S2A、S1G*S2H、S1H*S2G、S1E*S2F、S1F*S2E,以生成所述多个虚数乘积,其中S1标识所述第一源寄存器,S2标识所述第二源寄存器,并且A-H相应标识所述第一和第二源寄存器中的数据元素位置A-H中的所述打包数据元素。
23.如技术方案22所述的机器可读介质,其中对所述第一子集的所述多个虚数乘积做加法包括S1C*S2D+S1D*S2C+S1A*S2B+S1B*S2A,并且对所述第二子集的所述多个虚数乘积做加法包括S1G*S2H+S1H*S2G+S1E*S2F+S1F*S2E,以相应生成所述第一临时结果和第二临时结果。
24.如技术方案23所述的机器可读介质还包括程序代码以使得所述机器执行以下项的操作:
在由所述累加电路做累加之前,求反所述第一临时结果和所述第二临时结果;以及
将所述第三临时结果和第四临时结果在与来自所述目的地寄存器的所述第一和第二数据相应做累加之前,零扩展或符号扩展到64比特值。
25.如技术方案24所述的机器可读介质,其中对所述第一临时结果和第二临时结果执行二的补数求反。
26.如技术方案24所述的机器可读介质,其中零被添加到所述第一临时结果和第二临时结果。
27.如技术方案24所述的机器可读介质,其中所述第一临时结果和第二临时结果的最高有效位位置中的值被重复多次,以将所述第一临时结果和第二临时结果转换为64比特值。
在前述说明书中,本发明的实施例已参照其特定示范性实施例而被描述。然而,将明显的是,在不脱离如随附权利要求中所陈述的本发明的更广泛的精神和范围的情况下,可对其进行各种修改和更改。因此,要以说明性而不是限制性的意义考虑说明书和附图。
本发明的实施例可包含上面已描述的各种步骤。这些步骤可在机器可执行指令中实施,机器可执行指令可用于促使通用或专用处理器执行步骤。备选地,这些步骤可由含有用于执行步骤的硬连线逻辑的特定硬件组件执行,或者由编程的计算机组件和定制硬件组件的任何组合执行。
如本文中所述,指令可涉及硬件的特定配置,硬件诸如配置成执行某些操作或具有在以非暂态计算机可读介质实施的存储器中存储的预确定的功能性或软件指令的专用集成电路(ASIC)。因此,使用在一个或多个电子装置(例如,终端站、网络元素等)上存储和执行的代码和/或数据,能够实现图中示出的技术。此类电子装置使用计算机机器可读介质,诸如非暂态计算机机器可读存储介质(例如,磁盘、光盘、随机存取存储器、只读存储器、闪速存储器装置、相变存储器)和暂态计算机机器可读通信介质(例如,电气、光学、声学或其它形式的传播信号 - 诸如载波、红外信号、数字信号等),存储和传递(在内部和/或通过网络与其它电子装置一起进行)代码和数据。另外,此类电子装置一般包括耦合到诸如一个或多个存储装置(非暂态机器可读存储介质)、用户输入/输出装置(例如,键盘、触摸屏和/或显示器)和网络连接等一个或多个其它组件的一个或多个处理器的集合。该集合的处理器与其它组件的耦合一般是通过一个或多个总线和桥接器(也称为总线控制器)。携带网络业务的信号和存储装置分别表示一个或多个机器可读通信介质和机器可读存储介质。因此,给定电子装置的存储装置一般存储代码和/或数据以便在该电子装置的该集合的一个或多个处理器上执行。当然,可使用软件、固件和/或硬件的不同组合,实现本发明的实施例的一个或多个部分。通篇本详细描述中,处于解释的目的,陈述了许多特定的细节以便提供本发明的详尽理解。然而,本领域的技术人员将明白,可在没有某些这些特定细节的情况下实践本发明。在某些实例中,未详细阐述众所周知的结构和功能,以便避免混淆本发明的主题。因此,应根据随后的权利要求来判断本发明的范围和精神。
Claims (25)
1.一种处理器,包括:
解码器,所述解码器用于解码第一指令以生成解码的指令;
第一源寄存器,所述第一源寄存器用于存储第一多个打包的实数和虚数数据元素;
第二源寄存器,所述第二源寄存器用于存储第二多个打包的实数和虚数数据元素;以及
执行电路,所述执行电路用于执行所述解码的指令,所述执行电路包括:
乘法器电路,所述乘法器电路用于选择所述第一源寄存器和第二源寄存器中的实数和虚数数据元素以做乘法,所述乘法器电路用于将所述第一源寄存器中的每个选择的虚数数据元素与所述第二源寄存器中的选择的实数数据元素相乘,并且用于将所述第一源寄存器中的每个选择的实数数据元素与所述第二源寄存器中的选择的虚数数据元素相乘,以生成多个虚数乘积,
加法器电路,所述加法器电路用于将第一子集的所述多个虚数乘积相加并且将第二子集的所述多个虚数乘积相减,以生成第一临时结果,并且用于将第三子集的所述多个虚数乘积相加并且将第四子集的所述多个虚数乘积相减,以生成第二临时结果,
累加电路,所述累加电路用于将所述第一临时结果与来自目的地寄存器的第一数据进行组合以生成第一最终结果,并且用于将所述第二临时结果与来自所述目的地寄存器的第二数据进行组合以生成第二最终结果,并且用于将所述第一最终结果和第二最终结果存储回所述目的地寄存器中。
2.如权利要求1所述的处理器,其中所述实数和虚数值作为16比特数据元素被存储在所述第一和第二源寄存器中,每个虚数值被存储在与数据元素地点对应实数值的所述数据元素地点相邻的数据元素地点中,实数和虚数值的每个组合表示复数。
3.如权利要求1或2所述的处理器,其中所述第一和第二源寄存器包括128比特打包数据寄存器,所述128比特打包数据寄存器可配置有相应地存储数据元素A、B、C、D、E、F、G和H的数据元素位置A、B、C、D、F、G和H,并且其中数据元素A、C、E和G是实数数据元素且数据元素B、D、F和H是对应的虚数数据元素。
4.如权利要求3所述的处理器,其中为了执行所述解码指令,所述乘法器电路将执行乘法S1C*S2D、S1D*S2C、S1A*S2B、S1B*S2A、S1G*S2H、S1H*S2G、S1E*S2F、S1F*S2E,以生成所述多个虚数乘积,其中S1标识所述第一源寄存器,S2标识所述第二源寄存器,并且A-H相应标识所述第一和第二源寄存器中的数据元素位置A-H中的所述打包数据元素。
5.如权利要求4所述的处理器,其中将所述多个虚数乘积的所述第一和第二子集相应做加法和做减法,包括S1C*S2D-S1D*S2C+S1A*S2B-S1B*S2A,并且所述多个虚数乘积的所述第三和第四子集的相应做加法和做减法,包括S1G*S2H-S1H*S2G+S1E*S2F-S1F*S2E,以相应生成所述第一临时结果和第二临时结果。
6. 如权利要求1或5所述的处理器还包括:
求反电路,所述求反电路用于在由所述累加电路做累加之前,求反所述第一临时结果并求反所述第二临时结果;以及
扩展电路,所述扩展电路用于将所述第三临时结果和第四临时结果在与来自所述目的地寄存器的所述第一和第二数据相应做累加之前,零扩展或符号扩展到64比特值。
7.如权利要求6所述的处理器,其中所述求反电路将对所述第一临时结果和第二临时结果执行二的补数求反。
8.如权利要求6或7所述的处理器,其中所述扩展电路将向所述第一临时结果和第二临时结果添加零。
9.如权利要求6或7所述的处理器,其中所述第一临时结果和第二临时结果的最高有效位位置中的值被重复多次,以将所述第一临时结果和第二临时结果转换为64比特值。
10.一种方法,包括:
解码第一指令以生成解码的指令;
在第一源寄存器中存储第一多个打包的实数和虚数数据元素;
在第二源寄存器中存储第二多个打包的实数和虚数数据元素;
选择所述第一源寄存器和第二源寄存器中的实数和虚数数据元素以做乘法;
将所述第一源寄存器中的每个选择的虚数数据元素与所述第二源寄存器中的选择的实数数据元素相乘,并且将所述第一源寄存器中的每个选择的实数数据元素与所述第二源寄存器中的选择的虚数数据元素相乘,以生成多个虚数乘积;
将第一子集的所述多个虚数乘积相加并且将第二子集的所述多个虚数乘积相减,以生成第一临时结果,并且将第三子集的所述多个虚数乘积相加并且将第四子集的所述多个虚数乘积相减,以生成第二临时结果;
将所述第一临时结果与来自目的地寄存器的第一数据做累加以生成第一最终结果,并且将所述第二临时结果与来自所述目的地寄存器的第二数据做累加以生成第二最终结果;以及
将所述第一最终结果和第二最终结果存储回所述目的地寄存器中。
11.如权利要求10所述的方法,其中所述实数和虚数值作为16比特数据元素被存储在所述第一和第二源寄存器中,每个虚数值被存储在与数据元素地点对应实数值的所述数据元素地点相邻的数据元素地点中,实数和虚数值的每个组合表示复数。
12.如权利要求10或11所述的方法,其中所述第一和第二源寄存器包括128比特打包数据寄存器,所述128比特打包数据寄存器可配置有相应地存储数据元素A、B、C、D、E、F、G和H的数据元素位置A、B、C、D、F、G和H,并且其中数据元素A、C、E和G是实数数据元素且数据元素B、D、F和H是对应的虚数数据元素。
13.如权利要求12所述的方法,其中为了执行所述解码指令,所述乘法器电路将执行乘法S1C*S2D、S1D*S2C、S1A*S2B、S1B*S2A、S1G*S2H、S1H*S2G、S1E*S2F、S1F*S2E,以生成所述多个虚数乘积,其中S1标识所述第一源寄存器,S2标识所述第二源寄存器,并且A-H相应标识所述第一和第二源寄存器中的数据元素位置A-H中的所述打包数据元素。
14.如权利要求13所述的方法,其中对所述第一子集的所述多个虚数乘积做加法包括S1C*S2D+S1D*S2C+S1A*S2B+S1B*S2A,并且对所述第二子集的所述多个虚数乘积做加法包括S1G*S2H+S1H*S2G+S1E*S2F+S1F*S2E,以相应生成所述第一临时结果和第二临时结果。
15. 如权利要求10或14所述的方法还包括:
在由所述累加电路做累加之前,求反所述第一临时结果和所述第二临时结果;以及
将所述第三临时结果和第四临时结果在与来自所述目的地寄存器的所述第一和第二数据相应做累加之前,零扩展或符号扩展到64比特值。
16.如权利要求15所述的方法,其中对所述第一临时结果和第二临时结果执行二的补数求反。
17.如权利要求15或16所述的方法,其中零被添加到所述第一临时结果和第二临时结果。
18.如权利要求15或16所述的方法,其中所述第一临时结果和第二临时结果的最高有效位位置中的值被重复多次,以将所述第一临时结果和第二临时结果转换为64比特值。
19.一种机器可读介质,具有存储在所述机器可读介质上的程序代码,所述程序代码当由机器所执行时,使得所述机器执行以下项的操作:
解码第一指令以生成解码的指令;
在第一源寄存器中存储第一多个打包的实数和虚数数据元素;
在第二源寄存器中存储第二多个打包的实数和虚数数据元素;
选择所述第一源寄存器和第二源寄存器中的实数和虚数数据元素以做乘法;
将所述第一源寄存器中的每个选择的虚数数据元素与所述第二源寄存器中的选择的实数数据元素相乘,并且将所述第一源寄存器中的每个选择的实数数据元素与所述第二源寄存器中的选择的虚数数据元素相乘,以生成多个虚数乘积;
将第一子集的所述多个虚数乘积相加并且将第二子集的所述多个虚数乘积相减,以生成第一临时结果,并且将第三子集的所述多个虚数乘积相加并且将第四子集的所述多个虚数乘积相减,以生成第二临时结果;
将所述第一临时结果与来自目的地寄存器的第一数据做累加以生成第一最终结果,并且将所述第二临时结果与来自所述目的地寄存器的第二数据做累加以生成第二最终结果;以及
将所述第一最终结果和第二最终结果存储回所述目的地寄存器中。
20.如权利要求19所述的机器可读介质,其中所述实数和虚数值作为16比特数据元素被存储在所述第一和第二源寄存器中,每个虚数值被存储在与数据元素地点对应实数值的所述数据元素地点相邻的数据元素地点中,实数和虚数值的每个组合表示复数。
21.如权利要求20或21所述的机器可读介质,其中所述第一和第二源寄存器包括128比特打包数据寄存器,所述128比特打包数据寄存器可配置有相应地存储数据元素A、B、C、D、E、F、G和H的数据元素位置A、B、C、D、F、G和H,并且其中数据元素A、C、E和G是实数数据元素且数据元素B、D、F和H是对应的虚数数据元素。
22.如权利要求21所述的机器可读介质,其中为执行所述解码指令,所述乘法器电路将执行乘法S1C*S2D、S1D*S2C、S1A*S2B、S1B*S2A、S1G*S2H、S1H*S2G、S1E*S2F、S1F*S2E,以生成所述多个虚数乘积,其中S1标识所述第一源寄存器,S2标识所述第二源寄存器,并且A-H相应标识所述第一和第二源寄存器中的数据元素位置A-H中的所述打包数据元素。
23.如权利要求22所述的机器可读介质,其中对所述第一子集的所述多个虚数乘积做加法包括S1C*S2D+S1D*S2C+S1A*S2B+S1B*S2A,并且对所述第二子集的所述多个虚数乘积做加法包括S1G*S2H+S1H*S2G+S1E*S2F+S1F*S2E,以相应生成所述第一临时结果和第二临时结果。
24. 如权利要求19或23所述的机器可读介质还包括程序代码以使得所述机器执行以下项的操作:
在由所述累加电路做累加之前,求反所述第一临时结果和所述第二临时结果;以及
将所述第三临时结果和第四临时结果在与来自所述目的地寄存器的所述第一和第二数据相应做累加之前,零扩展或符号扩展到64比特值。
25.如权利要求24所述的机器可读介质,其中对所述第一临时结果和第二临时结果执行二的补数求反。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/721,448 US11256504B2 (en) | 2017-09-29 | 2017-09-29 | Apparatus and method for complex by complex conjugate multiplication |
US15/721448 | 2017-09-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109582281A true CN109582281A (zh) | 2019-04-05 |
Family
ID=65727797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811130761.3A Pending CN109582281A (zh) | 2017-09-29 | 2018-09-27 | 用于复数与复数之间共轭乘法的设备和方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11256504B2 (zh) |
CN (1) | CN109582281A (zh) |
DE (1) | DE102018006008A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10534838B2 (en) | 2017-09-29 | 2020-01-14 | Intel Corporation | Bit matrix multiplication |
US10795677B2 (en) | 2017-09-29 | 2020-10-06 | Intel Corporation | Systems, apparatuses, and methods for multiplication, negation, and accumulation of vector packed signed values |
US11074073B2 (en) | 2017-09-29 | 2021-07-27 | Intel Corporation | Apparatus and method for multiply, add/subtract, and accumulate of packed data elements |
US10552154B2 (en) * | 2017-09-29 | 2020-02-04 | Intel Corporation | Apparatus and method for multiplication and accumulation of complex and real packed data elements |
US10802826B2 (en) | 2017-09-29 | 2020-10-13 | Intel Corporation | Apparatus and method for performing dual signed and unsigned multiplication of packed data elements |
US11243765B2 (en) | 2017-09-29 | 2022-02-08 | Intel Corporation | Apparatus and method for scaling pre-scaled results of complex multiply-accumulate operations on packed real and imaginary data elements |
US11256504B2 (en) * | 2017-09-29 | 2022-02-22 | Intel Corporation | Apparatus and method for complex by complex conjugate multiplication |
US10795676B2 (en) | 2017-09-29 | 2020-10-06 | Intel Corporation | Apparatus and method for multiplication and accumulation of complex and real packed data elements |
US10514924B2 (en) | 2017-09-29 | 2019-12-24 | Intel Corporation | Apparatus and method for performing dual signed and unsigned multiplication of packed data elements |
US10664277B2 (en) | 2017-09-29 | 2020-05-26 | Intel Corporation | Systems, apparatuses and methods for dual complex by complex conjugate multiply of signed words |
US11615307B2 (en) * | 2018-12-06 | 2023-03-28 | MIPS Tech, LLC | Neural network data computation using mixed-precision |
Family Cites Families (93)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2413712A1 (fr) | 1977-12-30 | 1979-07-27 | Ibm France | Microprocesseur specialise pour le calcul de la somme de produits de deux operandes complexes |
US5119484A (en) * | 1987-02-24 | 1992-06-02 | Digital Equipment Corporation | Selections between alternate control word and current instruction generated control word for alu in respond to alu output and current instruction |
US4937775A (en) | 1988-11-21 | 1990-06-26 | General Electric Company | Apparatus for the cross-correlation of a pair of complex sampled signals |
US5170370A (en) | 1989-11-17 | 1992-12-08 | Cray Research, Inc. | Vector bit-matrix multiply functional unit |
US5175862A (en) | 1989-12-29 | 1992-12-29 | Supercomputer Systems Limited Partnership | Method and apparatus for a special purpose arithmetic boolean unit |
US5442577A (en) * | 1994-03-08 | 1995-08-15 | Exponential Technology, Inc. | Sign-extension of immediate constants in an alu |
GB2291515B (en) | 1994-07-14 | 1998-11-18 | Advanced Risc Mach Ltd | Data processing using multiply-accumulate instructions |
US5784305A (en) | 1995-05-01 | 1998-07-21 | Nec Corporation | Multiply-adder unit |
US5953241A (en) | 1995-08-16 | 1999-09-14 | Microunity Engeering Systems, Inc. | Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction |
US7395298B2 (en) * | 1995-08-31 | 2008-07-01 | Intel Corporation | Method and apparatus for performing multiply-add operations on packed data |
US6385634B1 (en) | 1995-08-31 | 2002-05-07 | Intel Corporation | Method for performing multiply-add operations on packed data |
US5721892A (en) | 1995-08-31 | 1998-02-24 | Intel Corporation | Method and apparatus for performing multiply-subtract operations on packed data |
US6237016B1 (en) | 1995-09-05 | 2001-05-22 | Intel Corporation | Method and apparatus for multiplying and accumulating data samples and complex coefficients |
US5936872A (en) | 1995-09-05 | 1999-08-10 | Intel Corporation | Method and apparatus for storing complex numbers to allow for efficient complex multiplication operations and performing such complex multiplication operations |
US6470370B2 (en) | 1995-09-05 | 2002-10-22 | Intel Corporation | Method and apparatus for multiplying and accumulating complex numbers in a digital filter |
US5983253A (en) | 1995-09-05 | 1999-11-09 | Intel Corporation | Computer system for performing complex digital filters |
US6058408A (en) | 1995-09-05 | 2000-05-02 | Intel Corporation | Method and apparatus for multiplying and accumulating complex numbers in a digital filter |
US5862067A (en) | 1995-12-29 | 1999-01-19 | Intel Corporation | Method and apparatus for providing high numerical accuracy with packed multiply-add or multiply-subtract operations |
US5996066A (en) | 1996-10-10 | 1999-11-30 | Sun Microsystems, Inc. | Partitioned multiply and add/subtract instruction for CPU with integrated graphics functions |
US5880985A (en) | 1996-10-18 | 1999-03-09 | Intel Corporation | Efficient combined array for 2n bit n bit multiplications |
US7395302B2 (en) | 1998-03-31 | 2008-07-01 | Intel Corporation | Method and apparatus for performing horizontal addition and subtraction |
US6839728B2 (en) | 1998-10-09 | 2005-01-04 | Pts Corporation | Efficient complex multiplication and fast fourier transform (FFT) implementation on the manarray architecture |
US6272512B1 (en) | 1998-10-12 | 2001-08-07 | Intel Corporation | Data manipulation instruction for enhancing value and efficiency of complex arithmetic |
US6523055B1 (en) | 1999-01-20 | 2003-02-18 | Lsi Logic Corporation | Circuit and method for multiplying and accumulating the sum of two products in a single cycle |
US6366937B1 (en) | 1999-03-11 | 2002-04-02 | Hitachi America Ltd. | System and method for performing a fast fourier transform using a matrix-vector multiply instruction |
FR2793971B1 (fr) | 1999-05-20 | 2001-08-31 | France Telecom | Multiplieur de nombres complexes |
US6675187B1 (en) | 1999-06-10 | 2004-01-06 | Agere Systems Inc. | Pipelined linear array of processor elements for performing matrix computations |
US6542916B1 (en) * | 1999-07-28 | 2003-04-01 | Arm Limited | Data processing apparatus and method for applying floating-point operations to first, second and third operands |
US6609140B1 (en) | 1999-11-30 | 2003-08-19 | Mercury Computer Systems, Inc. | Methods and apparatus for fast fourier transforms |
US7062526B1 (en) | 2000-02-18 | 2006-06-13 | Texas Instruments Incorporated | Microprocessor with rounding multiply instructions |
US7890566B1 (en) | 2000-02-18 | 2011-02-15 | Texas Instruments Incorporated | Microprocessor with rounding dot product instruction |
US7072929B2 (en) * | 2000-11-01 | 2006-07-04 | Pts Corporation | Methods and apparatus for efficient complex long multiplication and covariance matrix implementation |
JP2003016051A (ja) | 2001-06-29 | 2003-01-17 | Nec Corp | 複素ベクトル演算プロセッサ |
US6922716B2 (en) | 2001-07-13 | 2005-07-26 | Motorola, Inc. | Method and apparatus for vector processing |
US6813627B2 (en) | 2001-07-31 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Method and apparatus for performing integer multiply operations using primitive multi-media operations that operate on smaller operands |
US7624138B2 (en) | 2001-10-29 | 2009-11-24 | Intel Corporation | Method and apparatus for efficient integer transform |
US7466775B2 (en) * | 2002-03-21 | 2008-12-16 | Vixs Systems, Inc | Method and apparatus for accurately detecting validity of a received signal |
US7376812B1 (en) | 2002-05-13 | 2008-05-20 | Tensilica, Inc. | Vector co-processor for configurable and extensible processor architecture |
US7392368B2 (en) | 2002-08-09 | 2008-06-24 | Marvell International Ltd. | Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements |
JP3958662B2 (ja) | 2002-09-25 | 2007-08-15 | 松下電器産業株式会社 | プロセッサ |
EP1623307B1 (en) | 2003-05-09 | 2015-07-01 | QUALCOMM Incorporated | Processor reduction unit for accumulation of multiple operands with or without saturation |
US7546329B2 (en) | 2003-09-29 | 2009-06-09 | Broadcom Corporation | Systems for performing multiplication operations on operands representing complex numbers |
US7546330B2 (en) | 2003-09-30 | 2009-06-09 | Broadcom Corporation | Systems for performing multiply-accumulate operations on operands representing complex numbers |
US9465611B2 (en) | 2003-10-02 | 2016-10-11 | Broadcom Corporation | Processor execution unit with configurable SIMD functional blocks for complex number operations |
GB2409062C (en) | 2003-12-09 | 2007-12-11 | Advanced Risc Mach Ltd | Aliasing data processing registers |
GB2409065B (en) | 2003-12-09 | 2006-10-25 | Advanced Risc Mach Ltd | Multiplexing operations in SIMD processing |
US7769797B2 (en) | 2004-01-20 | 2010-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of multiplication using a plurality of identical partial multiplication modules |
US7873812B1 (en) | 2004-04-05 | 2011-01-18 | Tibet MIMAR | Method and system for efficient matrix multiplication in a SIMD processor architecture |
US7428566B2 (en) | 2004-11-10 | 2008-09-23 | Nvidia Corporation | Multipurpose functional unit with multiply-add and format conversion pipeline |
US8229991B2 (en) | 2005-05-05 | 2012-07-24 | Mips Technologies, Inc. | Processor core and multiplier that support a multiply and difference operation by inverting sign bits in booth recoding |
US7555514B2 (en) | 2006-02-13 | 2009-06-30 | Atmel Corportation | Packed add-subtract operation in a microprocessor |
US7797366B2 (en) * | 2006-02-15 | 2010-09-14 | Qualcomm Incorporated | Power-efficient sign extension for booth multiplication methods and systems |
US8307196B2 (en) | 2006-04-05 | 2012-11-06 | Freescale Semiconductor, Inc. | Data processing system having bit exact instructions and methods therefor |
US8261155B2 (en) | 2007-03-09 | 2012-09-04 | Qualcomm Incorporated | Methods and apparatus for encoding and decoding low density parity check (LDPC) codes |
US20120072704A1 (en) | 2007-05-18 | 2012-03-22 | Cray Inc. | "or" bit matrix multiply vector instruction |
US20080288756A1 (en) | 2007-05-18 | 2008-11-20 | Johnson Timothy J | "or" bit matrix multiply vector instruction |
JP2009048532A (ja) | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | マイクロプロセッサ |
JP2009075676A (ja) * | 2007-09-18 | 2009-04-09 | Nec Electronics Corp | マイクロプロセッサ |
GB2464292A (en) | 2008-10-08 | 2010-04-14 | Advanced Risc Mach Ltd | SIMD processor circuit for performing iterative SIMD multiply-accumulate operations |
US9104510B1 (en) | 2009-07-21 | 2015-08-11 | Audience, Inc. | Multi-function floating point unit |
US8650240B2 (en) | 2009-08-17 | 2014-02-11 | International Business Machines Corporation | Complex matrix multiplication operations with data pre-conditioning in a high performance computing architecture |
US8458442B2 (en) | 2009-08-26 | 2013-06-04 | International Business Machines Corporation | Method and structure of using SIMD vector architectures to implement matrix multiplication |
GB2474901B (en) | 2009-10-30 | 2015-01-07 | Advanced Risc Mach Ltd | Apparatus and method for performing multiply-accumulate operations |
US20120166511A1 (en) | 2010-12-22 | 2012-06-28 | Hiremath Chetan D | System, apparatus, and method for improved efficiency of execution in signal processing algorithms |
US8788549B2 (en) | 2011-05-02 | 2014-07-22 | Saankhya Labs Private Limited | Zero overhead block floating point implementation in CPU's |
US9092227B2 (en) | 2011-05-02 | 2015-07-28 | Anindya SAHA | Vector slot processor execution unit for high speed streaming inputs |
US9360920B2 (en) | 2011-11-21 | 2016-06-07 | Intel Corporation | Reducing power consumption in a fused multiply-add (FMA) unit of a processor |
US9411583B2 (en) | 2011-12-22 | 2016-08-09 | Intel Corporation | Vector instruction for presenting complex conjugates of respective complex numbers |
CN104011672A (zh) | 2011-12-30 | 2014-08-27 | 英特尔公司 | 转置指令 |
WO2014043886A1 (en) | 2012-09-21 | 2014-03-27 | Intel Corporation | Methods and systems for performing a binary translation |
WO2014105154A1 (en) | 2012-12-24 | 2014-07-03 | Intel Corporation | Systems, methods, and computer program products for performing mathematical operations |
US9104474B2 (en) | 2012-12-28 | 2015-08-11 | Intel Corporation | Variable precision floating point multiply-add circuit |
US8935468B2 (en) | 2012-12-31 | 2015-01-13 | Cadence Design Systems, Inc. | Audio digital signal processor |
US9489197B2 (en) | 2013-07-09 | 2016-11-08 | Texas Instruments Incorporated | Highly efficient different precision complex multiply accumulate to enhance chip rate functionality in DSSS cellular systems |
US9118631B1 (en) * | 2013-08-16 | 2015-08-25 | Google Inc. | Mixing secure and insecure data and operations at server database |
CN104462016B (zh) | 2013-09-22 | 2018-06-05 | 南京中兴软件有限责任公司 | 一种矢量运算核以及矢量处理器 |
US9792118B2 (en) * | 2013-11-15 | 2017-10-17 | Qualcomm Incorporated | Vector processing engines (VPEs) employing a tapped-delay line(s) for providing precision filter vector processing operations with reduced sample re-fetching and power consumption, and related vector processor systems and methods |
GB2520571B (en) | 2013-11-26 | 2020-12-16 | Advanced Risc Mach Ltd | A data processing apparatus and method for performing vector processing |
FR3021428B1 (fr) | 2014-05-23 | 2017-10-13 | Kalray | Multiplication de matrices de bits utilisant des registres explicites |
US9519460B1 (en) | 2014-09-25 | 2016-12-13 | Cadence Design Systems, Inc. | Universal single instruction multiple data multiplier and wide accumulator unit |
TWI681300B (zh) | 2014-11-14 | 2020-01-01 | 美商凱為有限責任公司 | 在64位元資料路徑上實行128位元simd操作之方法、系統及電腦可讀取媒體 |
US20160179523A1 (en) | 2014-12-23 | 2016-06-23 | Intel Corporation | Apparatus and method for vector broadcast and xorand logical instruction |
US11544214B2 (en) | 2015-02-02 | 2023-01-03 | Optimum Semiconductor Technologies, Inc. | Monolithic vector processor configured to operate on variable length vectors using a vector length register |
US20170161069A1 (en) | 2015-12-08 | 2017-06-08 | Knuedge, Inc. | Microprocessor including permutation instructions |
US9778905B1 (en) | 2016-01-13 | 2017-10-03 | Xilinx, Inc. | Multiplier circuits configurable for real or complex operation |
US10180820B2 (en) | 2016-09-30 | 2019-01-15 | HEWLETT PACKARD ENTERPRlSE DEVELOPMENT LP | Multiply-accumulate circuits |
US11023231B2 (en) | 2016-10-01 | 2021-06-01 | Intel Corporation | Systems and methods for executing a fused multiply-add instruction for complex numbers |
US10146535B2 (en) | 2016-10-20 | 2018-12-04 | Intel Corporatoin | Systems, apparatuses, and methods for chained fused multiply add |
CN116009814A (zh) | 2016-10-20 | 2023-04-25 | 英特尔公司 | 用于经融合的乘加的系统、装置和方法 |
US11256504B2 (en) * | 2017-09-29 | 2022-02-22 | Intel Corporation | Apparatus and method for complex by complex conjugate multiplication |
US11074073B2 (en) | 2017-09-29 | 2021-07-27 | Intel Corporation | Apparatus and method for multiply, add/subtract, and accumulate of packed data elements |
US10452394B2 (en) | 2017-11-28 | 2019-10-22 | Intel Corporation | Apparatus and method for complex multiplication |
US10489154B2 (en) | 2017-11-28 | 2019-11-26 | Intel Corporation | Apparatus and method for complex multiply and accumulate |
-
2017
- 2017-09-29 US US15/721,448 patent/US11256504B2/en active Active
-
2018
- 2018-07-30 DE DE102018006008.0A patent/DE102018006008A1/de active Pending
- 2018-09-27 CN CN201811130761.3A patent/CN109582281A/zh active Pending
-
2022
- 2022-02-15 US US17/672,504 patent/US11755323B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190102193A1 (en) | 2019-04-04 |
DE102018006008A1 (de) | 2019-04-04 |
US11755323B2 (en) | 2023-09-12 |
US11256504B2 (en) | 2022-02-22 |
US20220171624A1 (en) | 2022-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109582281A (zh) | 用于复数与复数之间共轭乘法的设备和方法 | |
CN104813277B (zh) | 用于处理器的功率效率的向量掩码驱动时钟门控 | |
CN109791488A (zh) | 用于执行用于复数的融合乘-加指令的系统和方法 | |
CN109840068A (zh) | 用于复数乘法的装置和方法 | |
CN104011665B (zh) | 超级乘加(超级madd)指令 | |
CN109840112A (zh) | 用于复数乘法和累加的装置和方法 | |
CN107003846A (zh) | 用于向量索引加载和存储的方法和装置 | |
CN109947474A (zh) | 用于有符号字的向量乘法、舍入和饱和的装置和方法 | |
CN110457067A (zh) | 利用弹性浮点数的系统、方法和设备 | |
CN109582356A (zh) | 用于紧缩数据元素的乘、加/减和累加的装置和方法 | |
CN109947471A (zh) | 用于将多组紧缩字节相乘、求和以及累加的装置和方法 | |
CN109683961A (zh) | 用于复紧缩数据元素和实紧缩数据元素的乘法和累加的装置和方法 | |
CN109947481A (zh) | 用于处理分数倒数操作的装置和方法 | |
CN109947478A (zh) | 用于有符号双字的向量乘法和累加的装置和方法 | |
CN110069282A (zh) | 用于紧缩字的向量乘法和累加的装置和方法 | |
CN107145335A (zh) | 用于大整数运算的向量指令的装置和方法 | |
CN109992305A (zh) | 用于将片寄存器对归零的系统和方法 | |
CN109840066A (zh) | 用于将浮点值从半精度转换为单精度的装置和方法 | |
CN109582282A (zh) | 用于向量紧缩有符号值的乘法和累加的系统、装置和方法 | |
CN110045945A (zh) | 用于有符号的双字的矢量乘法和减法的设备和方法 | |
CN110007963A (zh) | 用于无符号双字的矢量乘法和累加的设备和方法 | |
CN109582365A (zh) | 用于执行紧缩数据元素的双有符号和无符号乘法的装置和方法 | |
CN109582362A (zh) | 用于对具有实数分量和虚数分量的打包复数数据执行变换的设备和方法 | |
CN109634662A (zh) | 执行打包数据元素的双有符号和无符号乘法的设备和方法 | |
CN109791490A (zh) | 用于将向量操作进行混合的装置、方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |