CN109545846B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109545846B
CN109545846B CN201811100712.5A CN201811100712A CN109545846B CN 109545846 B CN109545846 B CN 109545846B CN 201811100712 A CN201811100712 A CN 201811100712A CN 109545846 B CN109545846 B CN 109545846B
Authority
CN
China
Prior art keywords
film
concentration
metal
dielectric
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811100712.5A
Other languages
English (en)
Other versions
CN109545846A (zh
Inventor
宋在烈
裵洙瀯
李东洙
丁炯硕
玄尚镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109545846A publication Critical patent/CN109545846A/zh
Application granted granted Critical
Publication of CN109545846B publication Critical patent/CN109545846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，其包括：衬底；在衬底上的第一有源区和第二有源区；与第一有源区交叉的第一凹陷；与第二有源区交叉的第二凹陷；沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物；第一下高k电介质膜，其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料；第二下高k电介质膜，其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；第一含金属膜，其在第一下高k电介质膜上并包括第三浓度的硅；以及第二含金属膜，其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。

Description

半导体器件
技术领域
实施方式涉及半导体器件。
背景技术
作为用于增加半导体器件的密度的缩放技术之一，已经提出了多栅极晶体管，其中成鳍或纳米线形式的多沟道有源图案(或硅体)形成在衬底上，然后栅极形成在多沟道有源图案的表面上。
发明内容
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底；布置在衬底上的第一有源区和第二有源区；在第一有源区上并与第一有源区交叉的第一凹陷；在第二有源区上并与第二有源区交叉的第二凹陷；沿着第一凹陷的侧壁和第二凹陷的侧壁延伸的栅极间隔物；在第一凹陷中的第一下高k电介质膜，第一下高k电介质膜包括第一浓度的第一高k电介质材料、以及不同于第一高k电介质材料的第二高k电介质材料；在第二凹陷中的第二下高k电介质膜，第二下高k电介质膜包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；在第一凹陷中在第一下高k电介质膜上的第一含金属膜，第一含金属膜包括第三浓度的硅(Si)；以及在第二凹陷中在第二下高k电介质膜上的第二含金属膜，第二含金属膜包括小于第三浓度的第四浓度的硅(Si)。
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底；第一有源区和第二有源区，第一有源区和第二有源区每个在衬底上沿第一方向延伸；第一栅极结构，其在第一有源区上并沿与第一方向交叉的第二方向延伸；以及第二栅极结构，其在第二有源区上并沿第二方向延伸，第一栅极结构具有以下顺序堆叠的结构：第一下高k电介质膜，其包括第一浓度的第一高k电介质材料、以及不同于第一高k电介质材料的第二高k电介质材料；第一上高k电介质膜，其包括第一高k电介质材料；以及第一含金属膜，其包括第三浓度的硅(Si)，第二栅极结构具有以下顺序堆叠的结构：第二下高k电介质膜，其包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；第二上高k电介质膜，其包括第一高k电介质材料；以及第二含金属膜，其包括小于第三浓度的第四浓度的硅(Si)。
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底；在衬底上的第一有源区、第二有源区和第三有源区；与第一有源区交叉的第一栅极结构；与第二有源区交叉的第二栅极结构；以及与第三有源区交叉的第三栅极结构，第一栅极结构包括：第一下高k电介质膜，其包括第一浓度的第一高k电介质材料、以及不同于第一高k电介质材料的第二高k电介质材料；以及在第一下高k电介质膜上的第一含金属膜，第一含金属膜包括第三浓度的硅(Si)，第二栅极结构包括：第二下高k电介质膜，其包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；以及在第二下高k电介质膜上的第二含金属膜，第二含金属膜包括小于第三浓度的第四浓度的硅(Si)。
附图说明
通过参照附图详细描述示例性实施方式，特征对本领域技术人员将明显，附图中：
图1示出根据本公开的一些示例性实施方式的半导体器件的顶视图；
图2示出沿图1中的线A-A和B-B截取的剖视图；
图3示出沿图1中的线C-C和D-D截取的剖视图；
图4示出图2中的R1和R2的放大图；
图5至图12示出根据本公开的一些示例性实施方式的制造半导体器件的方法中的阶段的视图；
图13示出根据本公开的一些示例性实施方式的半导体器件的视图；
图14示出根据本公开的一些示例性实施方式的半导体器件的视图；
图15示出根据本公开的一些示例性实施方式的半导体器件的视图；
图16示出根据本公开的一些示例性实施方式的半导体器件的顶视图；
图17示出沿图16中的线A-A、B-B和E-E截取的剖视图；以及
图18示出根据本公开的一些示例性实施方式的半导体器件的视图。
具体实施方式
虽然根据一些示例性实施方式的用于半导体器件的附图例示了包括成鳍型图案形状的沟道区的鳍型晶体管(FinFET)，但本公开不限于此。也就是，根据一些示例性实施方式的半导体器件当然也可以包括隧穿晶体管(隧道FET)、包含纳米线的晶体管、包含纳米片的晶体管、或三维(3D)晶体管。此外，根据一些示例性实施方式的半导体器件可以包括双极结型晶体管、横向扩散金属氧化物半导体(LDMOS)晶体管等。
在下文中，将参照图1至图4描述根据一些示例性实施方式的半导体器件。
图1示出根据一些示例性实施方式的半导体器件的顶视图。图2示出沿图1中的线A-A和B-B截取的剖视图。图3示出沿图1中的线C-C和D-D截取的剖视图。图4示出图2中的R1和R2的放大图。
供参考，为了说明的方便，图1仅示意性地示出第一有源区10、第二有源区20、第一栅极结构110和第二栅极结构120。
参照图1至图4，根据一些示例性实施方式的半导体器件可以包括衬底100、第一有源区10、第二有源区20、场绝缘膜105、第一栅极结构110、第二栅极结构120、第一栅极间隔物141、第二栅极间隔物142、第一源极/漏极区151、第二源极/漏极区152和层间绝缘膜160。
衬底100可以是体硅或绝缘体上硅(SOI)。在一实施方案中，衬底100可以是例如硅衬底，或者可以包括其它材料，诸如硅锗、绝缘体上硅锗(SGOI)、铟锑化物、铅碲化物、铟砷化物、铟磷化物、镓砷化物、或(例如和/或)镓锑化物。
为了说明的方便，下面将基于衬底100包括硅的假设来描述示例性实施方式。
第一有源区10和第二有源区20可以由场绝缘膜105限定。第一有源区10和第二有源区20可以在空间上分离，但是可以彼此相邻。
第一有源区10可以布置在衬底100的第一区I上以朝向或沿着第一方向X(例如纵向地)延伸。第二有源区20可以在衬底100的第二区(II)上在第二方向Y上与第一有源区10间隔开，并且可以沿第一方向X延伸。
在一实施方案中，第一有源区10和第二有源区20的每个可以例如形成为在第一方向(X)上纵向地延伸的矩形形状。在一实施方案中，第一有源区10和第二有源区20可以在长边方向上彼此相邻并且平行地布置。
在一实施方案中，场绝缘膜105可以围绕第一有源区10和第二有源区20。将基于场绝缘膜105指示位于第一有源区10与第二有源区20之间的部分的假设来描述根据一些示例性实施方式的半导体器件。
场绝缘膜105可以布置在第一有源区10与第二有源区20之间，并且可以直接接触第一有源区10和第二有源区20。
场绝缘膜105可以包括例如硅氧化物膜、硅氮化物膜、硅氮氧化物膜或其组合。
在一实施方案中，场绝缘膜105还可以包括在第一有源区10与场绝缘膜105之间以及在第二有源区20与场绝缘膜105之间的至少一个场衬垫膜。
当场绝缘膜105还包括场衬垫膜时，场衬垫膜可以包括例如多晶硅、非晶硅、硅氮氧化物(SiON)、硅氮化物(SiN)或硅氧化物(SiO2)。
第一栅极间隔物141可以布置在衬底100的第一区I上。第二栅极间隔物142可以布置在衬底100的第二区II上。
在一实施方案中，如图所示，第一栅极间隔物141和第二栅极间隔物142可以形成为单层。在一实施方案中，第一栅极间隔物141和第二栅极间隔物142也可以形成为多层。
第一栅极间隔物141和第二栅极间隔物142可以包括例如硅氮化物(SiN)、硅氮氧化物(SiON)、硅氧化物(SiO2)、硅氧碳氮化物(SiOCN)或其组合。
当第一栅极间隔物141和第二栅极间隔物142包括多个膜时，第一栅极间隔物141和第二栅极间隔物142中包括的至少一个膜可以包括诸如硅氧碳氮化物(SiOCN)的低k电介质材料。在一实施方案中，当第一栅极间隔物141和第二栅极间隔物142包括多个膜时，第一栅极间隔物141和第二栅极间隔物142中包括的至少一个膜可以具有L形状。
在一实施方案中，第一栅极间隔物141和第二栅极间隔物142可以用作用于形成自对准接触的引导部。因此，第一栅极间隔物141和第二栅极间隔物142可以包括相对于下面将描述的层间绝缘膜160具有蚀刻选择性的材料。
第一凹陷T1可以由第一栅极间隔物141限定，并且可以形成在第一有源区10上。例如，第一凹陷T1的侧壁可以由第一栅极间隔物141限定，并且其底表面可以由第一有源区10的上表面限定。例如，第一栅极间隔物141可以沿着第一凹陷T1的侧壁延伸。
第二凹陷T2可以由第二栅极间隔物142限定，并且可以形成在第二有源区20上。例如，第二凹陷T2的侧壁可以由第二栅极间隔物142限定，并且其底表面可以由第二有源区20的上表面限定。例如，第二栅极间隔物142可以沿着第二凹陷T2的侧壁延伸。
层间绝缘膜160可以形成在衬底100上。层间绝缘膜160可以围绕限定第一凹陷T1的第一栅极间隔物141的外侧壁和限定第二凹陷T2的第二栅极间隔物142的外侧壁。
在一实施方案中，层间绝缘膜160可以包括例如硅氧化物(SiO2)、硅氮化物(SiN)、硅氮氧化物(SiON)、可流动氧化物(FOX)、东燃硅氮烷(Tonen Silazene)(TOSZ)、无掺杂二氧化硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强原硅酸四乙酯(PETEOS)、氟化物硅酸盐玻璃(FSG)、碳掺杂硅氧化物(CDO)、干凝胶、气凝胶、非晶氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯、双苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合材料或其组合。
在一实施方案中，如图所示，层间绝缘膜160可以是单层。在一实施方案中，层间绝缘膜160可以包括多个层以调节第一凹陷T1和第二凹陷T2的轮廓。
第一栅极结构110可以布置在第一有源区10上以沿(与第一方向X交叉的)第二方向Y延伸。
第一栅极结构110可以包括例如第一界面膜111、第一下高k电介质膜112、第一上高k电介质膜113、第一含金属膜114和第一填充膜115。
第一栅极结构110可以通过在第一凹陷T1中依次堆叠第一界面膜111、第一下高k电介质膜112、第一上高k电介质膜113、第一含金属膜114和第一填充膜115而形成。
第一栅极结构110的上表面可以在与层间绝缘膜160的上表面和第一栅极间隔物141的上表面相同的平面上。
第一界面膜111可以布置在第一有源区10上。第一界面膜111可以布置在第一凹陷T1的底表面上或底表面处。在一实施方案中，如图所示，第一界面膜111可以不形成在第一凹陷T1的侧壁上。在一实施方案中，取决于制造方法，第一界面膜111也可以布置在第一凹陷T1的侧壁上。
在一实施方案中，第一界面膜111可以包括例如硅氧化物(SiO2)。在一实施方案中，根据衬底100的种类或第一下高k电介质膜112的种类，第一界面膜111也可以包括其它材料。
第一下高k电介质膜112可以布置在第一界面膜111上。第一下高k电介质膜112可以沿着第一界面膜111的上表面和第一凹陷T1的侧壁布置。
第一下高k电介质膜112可以包括(第一浓度的)第一高k电介质材料M、以及与第一高k电介质材料M不同的第二高k电介质材料。
在一实施方案中，第一高k电介质材料M可以是例如高k硅酸盐(包括钪(Sc)、钇(Y)或镧(La))、高k氮氧化物或高k硅氮氧化物。
在一实施方案中，第二高k电介质材料可以是例如高k硅酸盐(包括铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)或铝(Al))、高k氮氧化物或高k硅氮氧化物。
第一上高k电介质膜113可以在第一凹陷T1中布置于第一下高k电介质膜112上。第一上高k电介质膜113可以包括第一高k电介质材料M。
第一含金属膜114可以在第一凹陷T1中布置于第一上高k电介质膜113上。在一实施方案中，第一含金属膜114可以具有例如3nm或更小的厚度。
第一含金属膜114可以包括例如第三浓度的硅(Si)。第一含金属膜114可以包括例如第七浓度的第一高k电介质材料M。
第一含金属膜114可以是或者可以包括例如金属氮化物(包括钛(Ti)或钽(Ta))、金属氮氧化物、金属碳化物、金属氧碳化物或金属氮氧化物碳化物。
在一实施方案中，如图所示，第一含金属膜114可以形成为单层。在一实施方案中，第一含金属膜114可以包括多个层。
第一填充膜115可以布置在第一含金属膜114上以填充第一凹陷T1的内部。
第一填充膜115可以包括例如W、Al、Co、Cu、Ru、Ni、Pt或Ni-Pt。
在一实施方案中，如图所示，第一填充膜115可以形成为单层。在一实施方案中，第一填充膜115可以包括多个层。
第二栅极结构120可以布置在第二有源区20上并且可以沿第二方向Y延伸。
第二栅极结构120可以包括例如第二界面膜121、第二下高k电介质膜122、第二上高k电介质膜123、第二含金属膜124和第二填充膜125。
第二栅极结构120可以通过在第二凹陷T2中依次堆叠第二界面膜121、第二下高k电介质膜122、第二上高k电介质膜123、第二含金属膜124和第二填充膜125而形成。
第二栅极结构120的上表面可以在与层间绝缘膜160的上表面和第二栅极间隔物142的上表面相同的平面上。
第二界面膜121可以布置在第二有源区20上。第二界面膜121可以布置在第二凹陷T2的底表面上或底表面处。在一实施方案中，如图所示，第二界面膜121可以不形成在第二凹陷T2的侧壁上。在一实施方案中，取决于制造方法，第二界面膜121也可以布置在第二凹陷T2的侧壁上。
在一实施方案中，第二界面膜121可以包括例如硅氧化物(SiO2)。在一实施方案中，根据衬底100的种类或第二下高k电介质膜122的种类，第二界面膜121也可以包括其它材料。
第二下高k电介质膜122可以布置在第二界面膜121上。第二下高k电介质膜122可以沿着第二界面膜121的上表面和第二凹陷T2的侧壁布置。
第二下高k电介质膜122可以包括例如(大于第一浓度的第二浓度的)第一高k电介质材料M、以及第二高k电介质材料。
第二上高k电介质膜123可以在第二凹陷T2中布置于第二下高k电介质膜122上。第二上高k电介质膜123可以包括例如第一高k电介质材料M。
第二含金属膜124可以在第二凹陷T2中布置于第二上高k电介质膜123上。在一实施方案中，第二含金属膜124可以具有例如3nm或更小的厚度。
第二含金属膜124可以包括小于第三浓度的第四浓度的硅(Si)。在一实施方案中，第二含金属膜124可以不包括硅，例如，第四浓度可以为0。第二含金属膜124可以包括小于第七浓度的第八浓度的第一高k电介质材料M。
第二含金属膜124可以是例如金属氮化物(包括钛(Ti)或钽(Ta))、金属氮氧化物、金属碳化物、金属氧碳化物或金属氮氧化物碳化物。
在一实施方案中，如图所示，第二含金属膜124可以形成为单层。在一实施方案中，第二含金属膜124也可以包括多个层。
第二填充膜125可以布置在第二含金属膜124上以填充第二凹陷T2的内部。
第二填充膜125可以包括例如W、Al、Co、Cu、Ru、Ni、Pt或Ni-Pt。
在一实施方案中，如图所示，第二填充膜125可以形成为单层。在一实施方案中，第二填充膜125也可以包括多个层。
参照图4，第二含金属膜124中包括的硅(Si)的第四浓度可以小于第一含金属膜114中包括的硅(Si)的第三浓度。
例如，第二含金属膜124可以包括比第一含金属膜114中的硅(Si)的量少的量的硅(Si)。在一实施方案中，第二含金属膜124中包括的硅(Si)的第四浓度可以为0。例如，第二含金属膜124可以不包括硅(Si)。
第二下高k电介质膜122中包括的第一高k电介质材料M的第二浓度可以大于第一下高k电介质膜112中包括的第一高k电介质材料M的第一浓度。例如，第二下高k电介质膜122可以包括比第一下高k电介质膜112大的量的第一高k电介质材料M。
第二含金属膜124中包括的第一高k电介质材料M的第八浓度可以小于第一含金属膜114中包括的第一高k电介质材料M的第七浓度。例如，第二含金属膜124可以包括比第一含金属膜114少的量的第一高k电介质材料M。
第二界面膜121与第二下高k电介质膜122之间的边界表面或区域可以包括比第一界面膜111与第一下高k电介质膜112之间的边界表面或区域大的量的第一高k电介质材料M。
第一下高k电介质膜112与第二下高k电介质膜122之间在第一高k电介质材料M的浓度上的差异、以及第一含金属膜114与第二含金属膜124之间在第一高k电介质材料M的浓度上的差异可以归因于第一含金属膜114与第二含金属膜124之间在硅(Si)的浓度上的差异。
在根据一些示例性实施方式的半导体器件的制造工艺中，可以对包括第三浓度的硅(Si)的第一含金属膜114和包括(小于第三浓度的)第四浓度的硅(Si)的第二含金属膜124的每个执行扩散工艺，使得从第二上高k电介质膜123扩散到第二下高k电介质膜122中的第一高k电介质材料M的量可以大于从第一上高k电介质膜113扩散到第一下高k电介质膜112中的第一高k电介质材料M的量。
此外，可以对第一含金属膜114和第二含金属膜124执行扩散工艺，使得从第一上高k电介质膜113扩散到第一含金属膜114中的第一高k电介质材料M的量可以大于从第二上高k电介质膜123扩散到第二含金属膜124中的第一高k电介质材料M的量。
结果，通过使用包括不同浓度的硅(Si)的第一含金属膜114和第二含金属膜124调节第一下高k电介质膜112和第二下高k电介质膜122中包括的第一高k电介质材料M的浓度，根据一些示例性实施方式的半导体器件可以通过调节功函数而提供各种阈值电压(Vt)。
参照回图1至图3，第一源极/漏极区151可以与第一栅极结构110相邻地形成。第二源极/漏极区152可以与第二栅极结构120相邻地形成。
在一实施方案中，如图所示，第一源极/漏极区151和第二源极/漏极区152可以是形成在衬底100中的杂质区。在一实施方案中，第一源极/漏极区151和第二源极/漏极区152可以包括形成在衬底100上或衬底100中的外延层。
在一实施方案中，第一源极/漏极区151和第二源极/漏极区152的每个可以是包括比第一有源区10和第二有源区20的每个的上表面更进一步向上突出的上表面的抬高的源极/漏极区。
在下文中，将参照图5至图12描述根据一些示例性实施方式的制造半导体器件的方法。
图5至图12示出根据一些示例性实施方式的制造半导体器件的方法中的阶段的视图。
参照图5，虚设栅极绝缘膜181和虚设栅电极180可以顺序地堆叠在衬底100上。
虚设栅极绝缘膜181可以包括硅氧化物(SiO2)、硅氮氧化物(SiON)或其组合。虚设栅电极180可以是例如硅。在一实施方案中，虚设栅电极180可以包括例如多晶硅(polySi)、非晶硅(a-Si)或其组合。虚设栅电极180可以不掺杂以杂质，或者可以掺杂以杂质。
第一栅极间隔物141和第二栅极间隔物142可以形成在虚设栅电极180和虚设栅极绝缘膜181的侧壁上。
例如，第一栅极间隔物141可以在衬底100的第一区I处形成在虚设栅电极180和虚设栅极绝缘膜181的侧壁上，第二栅极间隔物142可以在衬底100的第二区II处形成在虚设栅电极180和虚设栅极绝缘膜181的侧壁上。
在第一栅极间隔物141和第二栅极间隔物142形成之后，第一源极/漏极区151和第二源极/漏极区152可以与虚设栅电极180相邻地形成。
例如，第一源极/漏极区151可以在衬底100的第一区I处与虚设栅电极180相邻地形成，第二源极/漏极区152可以在衬底100的第二区II处与虚设栅电极180相邻地形成。
层间绝缘膜160可以形成在衬底100上以覆盖虚设栅电极180。层间绝缘膜160可以被平坦化以暴露虚设栅电极180、第一栅极间隔物141和第二栅极间隔物142的上表面。
参照图6，虚设栅极绝缘膜181和虚设栅电极180可以被去除。虚设栅极绝缘膜181和虚设栅电极180可以被去除，使得与第一有源区10交叉的第一凹陷T1形成在第一有源区10上，并且与第二有源区20交叉的第二凹陷T2形成在第二有源区20上。
层间绝缘膜160可以包括由第一栅极间隔物141限定的第一凹陷T1、以及由第二栅极间隔物142限定的第二凹陷T2。
参照图7，第一界面膜111、第一下高k电介质膜112a、第一上高k电介质膜113a、第一含金属膜114a和硅膜190(例如包括硅的膜)可以在衬底100的第一区I上依次堆叠。此外，第二界面膜121、第二下高k电介质膜122a、第二上高k电介质膜123a、第一含金属膜114a和硅膜190可以在衬底100的第二区II上依次堆叠。
例如，第一界面膜111可以形成在第一凹陷T1的底表面上或底表面处，第二界面膜121可以形成在第二凹陷T2的底表面上或底表面处。
(包括第二高k电介质材料的)第一下高k电介质膜112a可以形成在第一界面膜111、第一凹陷T1的侧壁、第一栅极间隔物141的上表面和层间绝缘膜160的上表面上。(包括第二高k电介质材料的)第二下高k电介质膜122a可以形成在第二界面膜121、第二凹陷T2的侧壁、第二栅极间隔物142的上表面和层间绝缘膜160的上表面上。
(包括第一高k电介质材料(图4中的M)的)第一上高k电介质膜113a可以沿着第一下高k电介质膜112a的轮廓形成在第一下高k电介质膜112a上，(包括第一高k电介质材料(图4中的M)的)第二上高k电介质膜123a可以沿着第二下高k电介质膜122a的轮廓形成在第二下高k电介质膜122a上。
(包括第三浓度的硅(Si)的)第一含金属膜114a可以沿着第一上高k电介质膜113a和第二上高k电介质膜123a的每个的轮廓形成在第一上高k电介质膜113a和第二上高k电介质膜123a上。
在一实施方案中，第一含金属膜114a可以通过例如原子层沉积(ALD)、化学气相沉积(CVD)或溅射工艺形成。
(包括硅(Si)的)硅膜190可以形成在第一含金属膜114a上。在一实施方案中，如图7所示，硅膜190可以在第一含金属膜114a上填充第一凹陷T1和第二凹陷T2。在一实施方案中，硅膜190可以沿着第一含金属膜114a的轮廓形成在第一含金属膜114a上。
在一实施方案中，除了硅(Si)之外，硅膜190可以包括例如氧(O)、碳(C)或氮(N)。
参照图8，第一掩模图案191可以在衬底100的第一区I上形成在硅膜190上，并且在衬底100的第二区II上的硅膜190和第一含金属膜114a可以通过使用第一掩模图案191作为掩模被去除。
参照图9，(包括小于第三浓度的第四浓度的硅(Si)的)第二含金属膜124a可以形成在衬底100的第一区I上的硅膜190上以及在衬底100的第二区II上的第二上高k电介质膜123a上。
在一实施方案中，第二含金属膜124a可以通过例如原子层沉积(ALD)、化学气相沉积(CVD)或溅射工艺形成。
参照图10，第二掩模图案192可以形成在(衬底100的第二区II上的)第二含金属膜124a上，并且第二含金属膜124a的(在衬底100的第一区I上的)部分和(在衬底100的第一区I上的)硅膜190可以通过使用第二掩模图案192作为掩模被去除。
参照图11，在第二掩模图案192从衬底100的第二区(II)被去除之后，可以对第一含金属膜114a和第二含金属膜124a执行扩散工艺H或者将第一高k电介质材料(图4中的M)用到第一含金属膜114a和第二含金属膜124a上而执行扩散工艺H。
在一实施方案中，扩散工艺H可以包括例如等离子体处理工艺、退火工艺、紫外(UV)处理工艺或其组合。
作为扩散工艺的结果，第一高k电介质材料(图4中的M)可以如图4所绘分别扩散到第一下高k电介质膜112a、第二下高k电介质膜122a、第一含金属膜114a和第二含金属膜124a中。
参照图12，第一填充膜115a可以形成在第一含金属膜114a上，第二填充膜125a可以形成在第二含金属膜124a上。
第一填充膜115a可以填充第一凹陷T1，第二填充膜125a可以填充第二凹陷T2。
接着，第一下高k电介质膜112a和第二下高k电介质膜122a、第一上高k电介质膜113a和第二上高k电介质膜123a、第一含金属膜114a和第二含金属膜124a、第一填充膜115a和第二填充膜125a的形成在层间绝缘膜160的上表面上的部分可以被去除，然后制造图2所示的半导体器件。
在下文中，将参照图13描述根据一些示例性实施方式的半导体器件。将突出与图2所示的半导体器件的区别。
图13示出根据一些示例性实施方式的半导体器件的视图。
参照图13，根据一些示例性实施方式的半导体器件还可以包括在第一栅极结构110上的第一盖图案171和在第二栅极结构120上的第二盖图案172。
第一栅极结构110可以填充第一凹陷T1的一部分。第一栅极结构110的上表面可以比层间绝缘膜160的上表面更邻近或更靠近衬底100。
第一盖图案171可以形成在第一栅极结构110上，以填充第一凹陷T1的其它或剩余部分。第一盖图案171的上表面可以在与第一栅极间隔物141的上表面和层间绝缘膜160的上表面相同的平面上。
第二栅极结构120可以填充第二凹陷T2的一部分。第二栅极结构120的上表面可以比层间绝缘膜160的上表面更邻近或更靠近衬底100。
第二盖图案172可以形成在第二栅极结构120上以填充第二凹陷T2的其它或剩余部分。第二盖图案172的上表面可以在与第二栅极间隔物142的上表面和层间绝缘膜160的上表面相同的平面上。
第一盖图案171和第二盖图案172可以用作用于形成自对准接触的引导部，并且它们可以包括相对于层间绝缘膜160具有蚀刻选择性的材料。在一实施方案中，第一盖图案171和第二盖图案172可以每个包括例如硅氮化物(SiN)、硅氮氧化物(SiON)、硅氧化物(SiO2)、硅碳氮化物(SiCN)、硅氧碳氮化物(SiOCN)或其组合。
在下文中，将参照图14描述根据一些示例性实施方式的半导体器件。将突出与图2和图13所示的半导体器件的区别。
图14示出根据一些示例性实施方式的半导体器件的视图。
参照图14，根据一些示例性实施方式的半导体器件可以包括在第二栅极结构120上的第二盖图案172。
第二盖图案172可以不形成在第一栅极结构110上，并且可以仅形成在第二栅极结构120上，使得(例如当从第一有源区10或第二有源区20测量时)第一栅极结构110(在垂直于第一方向X和第二方向Y的第三方向Z上)的第一高度H1可以比第二栅极结构120在第三方向Z上的第二高度H2高。
在一实施方案中，第二盖图案172可以不形成在第二栅极结构120上，并且可以仅形成在第一栅极结构110上，使得第二栅极结构120在第三方向Z上的高度可以比第一栅极结构110在第三方向Z上的高度高。
在下文中，将参照图15描述根据一些示例性实施方式的半导体器件。将突出与图2所示的半导体器件的区别。
图15示出根据一些示例性实施方式的半导体器件的视图。
参照图15，在根据一些示例性实施方式的半导体器件中，第二栅极结构120在第一方向X上的第二宽度W2可以比第一栅极结构110在第一方向X上的第一宽度W1宽。
在一实施方案中，第一栅极结构110在第一方向X上的宽度可以比第二栅极结构120在第一方向X上的宽度宽。
在下文中，将参照图16和图17描述根据一些示例性实施方式的半导体器件。将突出与图2所示的半导体器件的区别。
图16示出根据一些示例性实施方式的半导体器件的顶视图。图17示出沿图16中的线A-A、B-B和E-E截取的剖视图。
参照图16和图17，根据一些示例性实施方式的半导体器件还可以包括在衬底100的第三区III上的第三栅极结构130。第三栅极结构130可以不包括包含第一高k电介质材料的上高k电介质膜。
例如，根据一些示例性实施方式的半导体器件还可以包括(在第二方向Y上与衬底100上的第一有源区10和第二有源区20隔开并与它们平行布置的)第三有源区30、在第三有源区上以与第三有源区30交叉的第三凹陷T3、在第三凹陷T3内的第三栅极结构130、沿着第三栅极结构130的侧壁的第三栅极间隔物143、以及在衬底100中与第三栅极结构130相邻的第三源极/漏极区153。
第三栅极结构130可以通过在第三凹陷T3中依次堆叠第三界面膜131、第三下高k电介质膜132、第三含金属膜134和第三填充膜135而形成。
第三界面膜131可以布置在第三凹陷T3的底表面上或底表面处。
第三下高k电介质膜132可以布置在第三界面膜131上。第三下高k电介质膜132可以沿着第三界面膜131的上表面和第三凹陷T3的侧壁布置。第三下高k电介质膜132可以包括第二高k电介质材料。
第三含金属膜134可以布置在第三下高k电介质膜132上，以在第三凹陷T3中直接接触第三下高k电介质膜132。第三含金属膜134可以包括(比第一含金属膜114中包括的硅(Si)的第三浓度小的)第五浓度的硅(Si)。
在一实施方案中，第二含金属膜124中包括的硅(Si)的第四浓度可以例如与第三含金属膜134中包括的硅(Si)的第五浓度相同。
在下文中，将参照图18描述根据一些示例性实施方式的半导体器件。将突出与图2和图17所示的半导体器件的区别。
图18示出根据一些示例性实施方式的半导体器件的视图。
参照图18，在根据一些示例性实施方式的半导体器件中，衬底100的第三区III上的第三栅极结构230可以包括第三含金属膜234(其包括比第二含金属膜124中包括的硅(Si)的第四浓度大的第六浓度的硅(Si))。
在一实施方案中，第一含金属膜114中的硅(Si)的第三浓度可以例如与第三含金属膜234中的硅(Si)的第六浓度相同。
通过总结和回顾，多栅极晶体管可以有助于容易的缩放，并且可以使用三维沟道。此外，可以增强电流控制能力，而不需要增大多栅极晶体管的栅极长度。不仅如此，可以有效地抑制短沟道效应(SCE)，这是沟道区的电位受漏极电压影响的效应。
实施方式可以提供一种半导体器件，其通过使用包括不同浓度的硅(Si)的多个含金属膜调节高k电介质材料的浓度而提供各种阈值电压(Vt)。
这里已经公开了示例实施方式，并且虽然采用了特定术语，但是它们仅在一般的和描述性的意义上被使用和解释，而不是为了限制的目的。在一些情形下，如在本申请的提交时对本领域普通技术人员将明显的是，结合具体实施方式描述的特征、特性和/或元件可以单独使用，或者与结合其它实施方式描述的特征、特性和/或元件组合使用，除非另有明确指示。因此，本领域技术人员将理解，可以进行在形式和细节上的各种改变而不背离如所附权利要求中阐明的本发明的精神和范围。
2017年9月22日提交的题为“半导体器件”的韩国专利申请第10-2017-0122336号通过引用全文在此合并。

Claims (19)

1.一种半导体器件，包括：
衬底；
布置在所述衬底上的第一有源区和第二有源区；
在所述第一有源区上并且与所述第一有源区交叉的第一凹陷；
在所述第二有源区上并且与所述第二有源区交叉的第二凹陷；
沿着所述第一凹陷的侧壁和所述第二凹陷的侧壁延伸的栅极间隔物；
在所述第一凹陷中的第一下高k电介质膜，所述第一下高k电介质膜包括第一浓度的第一高k电介质材料、以及不同于所述第一高k电介质材料的第二高k电介质材料；
在所述第二凹陷中的第二下高k电介质膜，所述第二下高k电介质膜包括大于所述第一浓度的第二浓度的所述第一高k电介质材料、以及所述第二高k电介质材料；
在所述第一凹陷中在所述第一下高k电介质膜上的第一含金属膜，所述第一含金属膜包括第三浓度的硅(Si)；以及
在所述第二凹陷中在所述第二下高k电介质膜上的第二含金属膜，所述第二含金属膜包括小于所述第三浓度的第四浓度的硅(Si)，
其中：
所述第一含金属膜包括第七浓度的所述第一高k电介质材料，以及
所述第二含金属膜包括小于所述第七浓度的第八浓度的所述第一高k电介质材料。
2.如权利要求1所述的半导体器件，还包括：
在所述第一下高k电介质膜与所述第一含金属膜之间的第一上高k电介质膜，所述第一上高k电介质膜包括所述第一高k电介质材料；以及
在所述第二下高k电介质膜与所述第二含金属膜之间的第二上高k电介质膜，所述第二上高k电介质膜包括所述第一高k电介质材料。
3.如权利要求1所述的半导体器件，还包括：
在所述第一有源区与所述第一下高k电介质膜之间的第一界面膜；以及
在所述第二有源区与所述第二下高k电介质膜之间的第二界面膜。
4.如权利要求1所述的半导体器件，还包括：
在布置于所述衬底上的第三有源区上并且与所述第三有源区交叉的第三凹陷；
在所述第三凹陷中的第三下高k电介质膜，所述第三下高k电介质膜包括所述第二高k电介质材料；以及
在所述第三凹陷中在所述第三下高k电介质膜上的第三含金属膜，所述第三含金属膜直接接触所述第三下高k电介质膜。
5.如权利要求4所述的半导体器件，其中所述第三含金属膜包括小于所述第三浓度的第五浓度的硅(Si)。
6.如权利要求1所述的半导体器件，其中所述第一高k电介质材料包括钪(Sc)、钇(Y)或镧(La)。
7.如权利要求1所述的半导体器件，其中所述第二高k电介质材料包括铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)或铝(Al)。
8.如权利要求1所述的半导体器件，其中所述第四浓度为0。
9.一种半导体器件，包括：
衬底；
第一有源区和第二有源区，所述第一有源区和所述第二有源区每个在所述衬底上沿第一方向延伸；
第一栅极结构，其在所述第一有源区上并且沿与所述第一方向交叉的第二方向延伸，所述第一栅极结构具有以下顺序堆叠的结构：
第一下高k电介质膜，其包括第一浓度的第一高k电介质材料、以及不同于所述第一高k电介质材料的第二高k电介质材料，
第一上高k电介质膜，其包括所述第一高k电介质材料，以及
第一含金属膜，其包括第三浓度的硅(Si)；以及
第二栅极结构，其在所述第二有源区上并且沿所述第二方向延伸，所述第二栅极结构具有以下顺序堆叠的结构：
第二下高k电介质膜，其包括大于所述第一浓度的第二浓度的所述第一高k电介质材料、以及所述第二高k电介质材料，
第二上高k电介质膜，其包括所述第一高k电介质材料，以及
第二含金属膜，其包括小于所述第三浓度的第四浓度的硅(Si)，其中：
所述第一含金属膜包括第七浓度的所述第一高k电介质材料，以及
所述第二含金属膜包括小于所述第七浓度的第八浓度的所述第一高k电介质材料。
10.如权利要求9所述的半导体器件，其中所述第一栅极结构在所述第一方向上的第一宽度不同于所述第二栅极结构在所述第一方向上的第二宽度。
11.如权利要求9所述的半导体器件，其中所述第一栅极结构在垂直于所述第一方向和所述第二方向的第三方向上的第一高度不同于所述第二栅极结构在所述第三方向上的第二高度。
12.如权利要求9所述的半导体器件，其中：
所述第一栅极结构还包括在所述第一有源区与所述第一下高k电介质膜之间的第一界面膜，以及
所述第二栅极结构还包括在所述第二有源区与所述第二下高k电介质膜之间的第二界面膜。
13.如权利要求9所述的半导体器件，还包括：
在所述第一栅极结构上的第一盖图案；以及
在所述第二栅极结构上的第二盖图案。
14.一种半导体器件，包括：
衬底；
在所述衬底上的第一有源区、第二有源区和第三有源区；
与所述第一有源区交叉的第一栅极结构，所述第一栅极结构包括：
第一下高k电介质膜，其包括第一浓度的第一高k电介质材料、以及不同于所述第一高k电介质材料的第二高k电介质材料，以及
在所述第一下高k电介质膜上的第一含金属膜，所述第一含金属膜包括第三浓度的硅(Si)；
与所述第二有源区交叉的第二栅极结构，所述第二栅极结构包括：
第二下高k电介质膜，其包括大于所述第一浓度的第二浓度的所述第一高k电介质材料、以及所述第二高k电介质材料，以及
在所述第二下高k电介质膜上的第二含金属膜，所述第二含金属膜包括小于所述第三浓度的第四浓度的硅(Si)；以及
与所述第三有源区交叉的第三栅极结构，
其中：
所述第一含金属膜包括第七浓度的所述第一高k电介质材料，以及
所述第二含金属膜包括小于所述第七浓度的第八浓度的所述第一高k电介质材料。
15.如权利要求14所述的半导体器件，还包括：
在所述第一下高k电介质膜与所述第一含金属膜之间的第一上高k电介质膜，所述第一上高k电介质膜包括所述第一高k电介质材料；以及
在所述第二下高k电介质膜与所述第二含金属膜之间的第二上高k电介质膜，所述第二上高k电介质膜包括所述第一高k电介质材料。
16.如权利要求14所述的半导体器件，其中所述第三栅极结构包括：
包括所述第二高k电介质材料的第三下高k电介质膜；以及
在所述第三下高k电介质膜上的第三含金属膜，所述第三含金属膜包括小于所述第三浓度的第五浓度的硅(Si)。
17.如权利要求16所述的半导体器件，其中所述第四浓度与所述第五浓度相同。
18.如权利要求14所述的半导体器件，其中所述第三栅极结构包括：
包括所述第二高k电介质材料的第三下高k电介质膜；以及
在所述第三下高k电介质膜上的第四含金属膜，所述第四含金属膜包括大于所述第四浓度的第六浓度的硅(Si)。
19.如权利要求18所述的半导体器件，其中所述第三浓度与所述第六浓度相同。
CN201811100712.5A 2017-09-22 2018-09-20 半导体器件 Active CN109545846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170122336A KR102438374B1 (ko) 2017-09-22 2017-09-22 반도체 장치
KR10-2017-0122336 2017-09-22

Publications (2)

Publication Number Publication Date
CN109545846A CN109545846A (zh) 2019-03-29
CN109545846B true CN109545846B (zh) 2023-10-03

Family

ID=65808103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811100712.5A Active CN109545846B (zh) 2017-09-22 2018-09-20 半导体器件

Country Status (3)

Country Link
US (1) US10559687B2 (zh)
KR (1) KR102438374B1 (zh)
CN (1) CN109545846B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164866B2 (en) * 2019-02-20 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
KR102612404B1 (ko) * 2019-03-08 2023-12-13 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11264478B2 (en) * 2019-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods forming same
US11217679B2 (en) * 2020-04-01 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
JP2010157587A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置及びその製造方法
CN102074574A (zh) * 2009-11-19 2011-05-25 中国科学院微电子研究所 Cmos器件叠层栅形成方法及其结构
US20120139055A1 (en) * 2009-08-21 2012-06-07 Panasonic Corporation Semiconductor device
KR20150077545A (ko) * 2013-12-27 2015-07-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7947588B2 (en) 2008-08-26 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode
KR101082101B1 (ko) 2009-05-13 2011-11-10 주식회사 하이닉스반도체 듀얼 게이트의 게이트 전극 형성방법
US8304841B2 (en) 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
JP2012169444A (ja) 2011-02-14 2012-09-06 Panasonic Corp 半導体装置およびその製造方法
US9117926B2 (en) * 2012-11-12 2015-08-25 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor devices and methods for manufacturing the same
US9048335B2 (en) 2013-03-01 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating multiple gate stack compositions
JP6149634B2 (ja) 2013-09-17 2017-06-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR102211254B1 (ko) 2015-02-03 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9552992B2 (en) 2015-02-27 2017-01-24 Globalfoundries Inc. Co-fabrication of non-planar semiconductor devices having different threshold voltages
KR102308747B1 (ko) * 2015-12-03 2021-10-05 삼성전자주식회사 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
JP2010157587A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置及びその製造方法
US20120139055A1 (en) * 2009-08-21 2012-06-07 Panasonic Corporation Semiconductor device
CN102074574A (zh) * 2009-11-19 2011-05-25 中国科学院微电子研究所 Cmos器件叠层栅形成方法及其结构
KR20150077545A (ko) * 2013-12-27 2015-07-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR102438374B1 (ko) 2022-08-30
US10559687B2 (en) 2020-02-11
US20190097048A1 (en) 2019-03-28
CN109545846A (zh) 2019-03-29
KR20190033770A (ko) 2019-04-01

Similar Documents

Publication Publication Date Title
CN109545846B (zh) 半导体器件
CN109427900B (zh) 包括沟道图案的半导体器件及其制造方法
US10861958B2 (en) Integrated circuits with gate stacks
US11749755B2 (en) Method of forming FinFET with low-dielectric-constant gate electrode spacers
US20180261677A1 (en) Semiconductor Device and Method for Fabricating the Same
US10840139B2 (en) Semiconductor device and method for fabricating the same
US11476196B2 (en) Semiconductor device with multi-layer dielectric
US11935791B2 (en) Semiconductor devices having controlled S/D epitaxial shape
US11855082B2 (en) Integrated circuits with FinFET gate structures
US11217677B2 (en) Semiconductor device and method of fabricating the same
US20220285533A1 (en) Multi-gate device and related methods
KR20180115416A (ko) 반도체 장치
US20180277672A1 (en) Semiconductor structure
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
US11164868B2 (en) Semiconductor device
KR102560369B1 (ko) 반도체 소자
KR20220112566A (ko) 반도체 장치 및 그의 제조 방법
US11728430B2 (en) Semiconductor devices including a stress pattern
US12020950B2 (en) Semiconductor structure and method for forming thereof
US20240120399A1 (en) Isolation for long and short channel devices
US20230052084A1 (en) Semiconductor structure and method for forming the same
US20240014280A1 (en) Semiconductor structure and method for forming the same
US20240194786A1 (en) Semiconductor device
US20230317784A1 (en) Semiconductor structure and method for forming the same
CN109309125B (zh) 具有栅极堆叠件的集成电路及集成电路的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant