CN109545254A - 存储器芯片、控制其的缓冲器芯片模块以及存储器模块 - Google Patents

存储器芯片、控制其的缓冲器芯片模块以及存储器模块 Download PDF

Info

Publication number
CN109545254A
CN109545254A CN201810262690.6A CN201810262690A CN109545254A CN 109545254 A CN109545254 A CN 109545254A CN 201810262690 A CN201810262690 A CN 201810262690A CN 109545254 A CN109545254 A CN 109545254A
Authority
CN
China
Prior art keywords
buffer
chip
signal
memory
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810262690.6A
Other languages
English (en)
Other versions
CN109545254B (zh
Inventor
文英硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109545254A publication Critical patent/CN109545254A/zh
Application granted granted Critical
Publication of CN109545254B publication Critical patent/CN109545254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

在一个实施例中，提供了一种存储器芯片。存储器芯片可以包括：芯片选择缓冲器，其被配置为接收芯片选择信号；命令缓冲器，其被配置为接收命令信号，其中，从芯片选择信号被激活开始经过一定时间以后，命令信号被输入，并且当命令信号被输入时，命令缓冲器被导通。

Description

存储器芯片、控制其的缓冲器芯片模块以及存储器模块
相关申请的交叉引用
本申请要求于2017年9月21日提交的申请号为10-2017-0121949的韩国专利申请的优先权，其全部内容通过引用结合在本文中。
技术领域
实施例的各种示例总体而言可以涉及一种具有降低的功耗的存储器芯片、控制存储器芯片的缓冲器芯片模块以及包括存储器芯片的存储器模块。
背景技术
图1为示出传统的存储系统的框图。
传统的存储系统包括存储器模块10以及控制存储器模块10的主机20。
存储器模块10包括多个存储器芯片11-1、11-2、11-3和11-4以及缓冲器芯片12。
在图1中，存储器芯片11-1、11-2、11-3和11-4构成一个存储排(rank)。
为了保持在多个存储排连接到沟道(Channel)时的信号质量，缓冲器芯片12被包括在存储器模块中，并且主机20经由缓冲器芯片12来控制存储器芯片11-1、11-2、11-3和11-4，而不是缓冲器芯片12直接控制存储器芯片11-1、11-2、11-3和11-4。
此时，缓冲器芯片12缓冲从主机20施加的控制信号和数据信号，并且将控制信号和数据信号提供给存储器芯片。
每个存储器芯片包括各种类型的缓冲器，诸如芯片选择缓冲器、命令缓冲器和地址缓冲器。
通常，所有存储器芯片的所有缓冲器都保持在激活状态，并且即使仅使用存储器模块10的一部分存储器芯片，也会消耗待机功率。换言之，所有存储器芯片的所有缓冲器都被导通且保持导通状态。
近年来，在存储器模块10中使用了大量的存储器芯片，因此功耗也进一步增加。
因此，需要一种用于降低存储器芯片和存储器模块10中的待机功率的技术。
发明内容
在一个实施例中，存储器芯片可以包括：芯片选择(CS)缓冲器，其被配置为接收芯片选择信号；以及命令(CMD)缓冲器，其被配置为接收命令信号，其中，从芯片选择信号被激活开始经过一定时间以后，命令信号被输入，并且当命令信号被输入时，CMD缓冲器被导通。
在一个实施例中，缓冲器芯片模块可以包括：控制信号队列，其被配置为接收控制信号，该控制信号被划分为芯片选择信号、命令信号和地址信号，并且被配置为储存芯片选择信号、命令信号和地址信号；以及仲裁器，其被配置为根据预定的时序条件来输出储存在控制信号队列中的控制信号，其中，从芯片选择信号被激活开始经过一定时间以后，仲裁器输出命令信号。
在一个实施例中，存储器模块可以包括多个存储器芯片，每个存储器芯片包括：缓冲芯片选择信号的芯片选择(CS)缓冲器、缓冲芯片识别信号的芯片识别(CID)缓冲器、缓冲命令信号的命令(CMD)缓冲器以及缓冲地址信号的地址(ADDR)缓冲器；以及缓冲器芯片模块，其被配置为将芯片选择信号、芯片识别信号、命令信号以及地址信号输出至多个存储器芯片，其中，当芯片选择信号被激活时，或者从芯片选择信号被激活开始经过预定时间以后，缓冲器芯片模块输出芯片识别信号，并且在芯片选择信号被激活之前，多个存储器芯片之中的存储器芯片中包括的CMD缓冲器和ADDR缓冲器保持关断。
附图说明
图1为示出传统的存储系统的框图。
图2为示出根据本公开的一个实施例的存储系统的框图。
图3为示出根据本公开的另一个实施例的存储系统的框图。
图4为根据本公开的一个实施例的存储器芯片的框图。
图5为根据本公开的一个实施例的缓冲器芯片模块的框图。
图6至图17为示出根据本公开的一个实施例的存储器芯片和缓冲器芯片模块的操作的时序图。
具体实施方式
下面结合附图描述各种实施例。
图2为示出根据本公开的一个实施例的存储系统的框图。
根据本公开的一个实施例的存储系统包括存储器模块100和主机200。
主机200可以被实现为存储器控制器，或者是其中包括存储器控制器的处理器。
存储器模块100通过沟道连接到主机200，并且发送和接收控制信号和数据信号。
存储器模块100可以包括一个存储排或更多个存储排。
在本实施例中，存储器模块100包括相同存储排中包括的多个存储器芯片110、120、130和140。
多个存储器芯片110、120、130和140可以被制造为独立芯片，或者可以被制造在多芯片封装中并且被包括在一个半导体芯片中。
存储器芯片110包括CS(芯片选择)缓冲器111、CID(芯片识别)缓冲器112、命令缓冲器113和地址缓冲器114。本文中，可以仅举例一个存储器芯片110，但是相关联的描述可以适用于一个存储器芯片110和/或其它存储器芯片120、130和140中的任意一个或更多个。这也适用于CS缓冲器111、CID缓冲器112、命令缓冲器113和地址缓冲器114。可以举例CS缓冲器111，但是相关联的描述可以适用于与存储器芯片110、120、130和140中的任意一个或更多个相关联的CS缓冲器111和/或任意缓冲器112、113和114。
CS缓冲器111始终被导通。
根据设置，CID缓冲器112可以与CS缓冲器111同时被导通，或者在CS缓冲器111被导通之后而被导通。
在本公开中，命令缓冲器113和地址缓冲器114在所有的存储器芯片中都不被导通。
例如，命令缓冲器113和地址缓冲器114仅在与输入到CID缓冲器112的CID信号相对应的存储器芯片中被导通，而在其它存储器芯片中不被导通。
由此，可以降低由于保持命令缓冲器113和地址缓冲器114处于导通状态而产生的功耗。
在本实施例中，假设存储器芯片110的命令缓冲器和地址缓冲器被导通，而包括在其它存储器芯片120、130和140中的命令缓冲器和地址缓冲器不被导通。
根据设置，命令缓冲器113可以与CS缓冲器111同时被导通，或者在CS缓冲器111被导通之后而被导通。
命令缓冲器113可以与CID缓冲器112同时被导通，或在CID缓冲器112被导通之后而被导通。
根据设置，地址缓冲器114可以与命令缓冲器113同时被导通，或者在命令缓冲器113被导通之后而被导通。
根据本实施例的存储器模块100还包括缓冲器芯片模块1000。
缓冲器芯片模块1000控制在共享连接到主机200的沟道的一个或更多个存储排中包括的存储器芯片。
如上所述，存储器芯片110至140是包括在一个存储排中的存储器芯片。
缓冲器芯片模块1000可以在主机200与存储器芯片之间发送和接收控制信号和数据。
即，缓冲器芯片模块1000可以缓冲从主机200提供的写入数据，并将所缓冲的写入数据提供给存储器芯片，缓冲从存储器芯片输出的读取数据，并将所缓冲的读取数据输出到主机200。
缓冲器芯片模块1000缓冲从主机200接收的包括CS信号、CID信号、CMD信号和ADDR信号的控制信号，并将CS信号、CID信号、CMD信号和ADDR信号提供给存储器芯片。
缓冲器芯片模块1000可以针对每个控制信号来设置用于将控制信号输出到存储器芯片的不同时序。
缓冲器芯片模块1000将芯片选择信号CS输出到存储器芯片，并且在经过预定时间之后将芯片识别信号CID输出到存储器芯片。CS缓冲器111可以接收芯片选择信号CS。进一步地，CID缓冲器112可以接收芯片识别信号CID。
缓冲器芯片模块1000将芯片识别信号CID输出到存储器芯片，并且在经过预定时间之后将命令信号CMD输出到存储器芯片。CID缓冲器112可以接收芯片识别信号CID。进一步地，命令缓冲器113可以接收命令信号CMD。
缓冲器芯片模块1000将命令信号CMD输出到存储器芯片，并且在经过预定时间之后将地址信号ADDR输出到存储器芯片。命令缓冲器113可以接收命令信号CMD。进一步地，地址缓冲器114可以接收地址信号ADDR。
此时，可以预先设置各个信号之间的时间间隔。
输出每个控制信号的时序必须与激活存储器芯片中的与控制信号相对应的缓冲器的时序相匹配。
因此，必须预先在存储器芯片中设置前面所设置的信号的每一个的输出时序。
缓冲器芯片模块1000可以缓冲从主机200提供的时钟信号CLK和时钟使能信号CKE，并且将所缓冲的信号提供给存储器芯片110。
在下面的框图中，不单独显示时钟信号CLK和时钟使能信号CKE。
在图2的实施例中，缓冲器芯片模块1000被包括在存储器模块100中，但是在其它实施例中，缓冲器芯片模块可以被嵌入到主机中。
图3为示出根据本公开的另一个实施例的存储系统的框图。
参考图3，主机200包括存储器控制器210和缓冲器芯片模块1000'。
缓冲器芯片模块1000'基本上执行与图2的缓冲器芯片模块1000相同的功能。
存储器模块100可以包括如图2中所公开的单独的缓冲器芯片，以缓冲从缓冲器芯片模块1000'输出的信号。
如果信号质量没有问题，则可以省略单独的缓冲器芯片。
图4为根据本公开的一个实施例的存储器芯片110的框图。
根据本发明的一个实施例的存储器芯片110包括如上所述的CS缓冲器111、CID缓冲器112、命令缓冲器113和地址缓冲器114。
根据本公开的一个实施例的存储器芯片110还可以包括缓冲器激活控制器115、时序电路116和配置寄存器117。
缓冲器激活控制器115控制CS缓冲器111、CID缓冲器112、命令缓冲器113和地址缓冲器114的激活。
缓冲器激活控制器115控制缓冲器111、112、113和114的激活时序，从而可以正常输入与缓冲器111、112、113和114相对应的控制信号。
例如，在命令信号被输入之前，命令缓冲器113保持关断状态。当命令信号被输入时，命令缓冲器113被导通。因此，可以减少命令缓冲器113被导通的时间。
通过在命令缓冲器113被激活之后的某个时间处激活地址缓冲器114，可以降低地址缓冲器114中的功耗。
缓冲器激活控制器115可以参考时序电路116和配置寄存器117。
配置寄存器117可以储存关于是否以不同的方式控制激活每个缓冲器的时序的时序信息和激活的时序。在一个示例中，配置寄存器117可以储存关于命令缓冲器113和地址缓冲器114的激活的时序信息。
在DRAM的情况下，配置寄存器117可以作为模式寄存器组的一部分而被包括在其中，但根据本实施例，配置寄存器117可以被包括在单独的元件中。
配置寄存器117可以根据单独的程序命令来设置。
在一个实施例中，在存储器芯片110被安装到存储器模块100之前，配置寄存器117可以被设置为具有预定的时序条件。
在另一个实施例中，在配置寄存器117被安装到存储器芯片110的状态下，配置寄存器117可以在缓冲器芯片模块1000的控制下来设置。
配置寄存器117可以被设置为使得所有的缓冲器始终被导通。在这种情况下，存储器芯片110可以以传统方式来操作。
配置寄存器117可以设置在每个缓冲器被导通的时间与芯片选择信号CS被施加的时间之间的时序信息。
时序电路116判断是否已经过了超过设定时间的时间。
以这种方式，缓冲器激活控制器115可以根据参考配置寄存器117和时序电路116的预设时序条件来激活或者去激活每个缓冲器。在一个示例中，缓冲器激活控制器115可以控制命令缓冲器113和地址缓冲器114的激活，其中，命令缓冲器113和地址缓冲器114可以参考配置寄存器117以获得关于CMD缓冲器113和地址缓冲器114的激活的时序信息。
针对不需要地址信号的命令，缓冲器激活控制器115可能不会激活地址缓冲器114，其中，可以基于命令信号的类型来确定需要地址信号的命令。
图5为根据本公开的一个实施例的缓冲器芯片模块1000的框图。
图5的实施例对应于如图2所示的缓冲器芯片模块1000被包括在存储器模块100中的实施例。
在图3的实施例中，缓冲器芯片模块1000'可以具有与图5的缓冲器芯片模块1000基本相同的配置。
在图3的实施例中的缓冲器芯片模块1000'与包括在图3的主机200中的存储器控制器210而不是图5的主机200对接。
参考图5，缓冲器芯片模块1000包括：主机接口1100，其用于向主机200发送控制信号和数据信号以及从主机200接收控制信号和数据信号；以及存储器接口1200，其用于向存储器芯片110发送控制信号和数据信号以及从存储器芯片110接收控制信号和数据信号。
缓冲器芯片模块1000包括控制信号输入电路1300、控制信号队列1400、仲裁器1500、写入数据缓冲器1600和读取数据缓冲器1700。
控制信号队列1400包括与控制信号的类型相对应的多个子队列。
控制信号队列1400包括使芯片选择信号CS排队的CS队列1410、使芯片识别信号CID排队的CID队列1420、使命令信号CMD排队的命令队列1430以及用于使地址信号ADDR排队的地址队列1440。
控制信号输入电路1300根据类型来划分从主机接口1100输入的控制信号，并将所划分的控制信号输入到控制信号队列1400。
控制信号输入电路1300将芯片选择信号输入到CS队列1410、将控制信号的芯片识别信号输入到CID队列1420、将命令信号输入到命令队列1430以及将地址信号输入到地址队列1440。
仲裁器1500根据预定的时序条件来将储存在控制信号队列1400中的控制信号输出到存储器接口1200。
在输出芯片选择信号CS之后，仲裁器1500根据预定的时序条件来依次输出芯片识别信号CID、命令信号和地址信号。在一个示例中，仲裁器1500可以从芯片选择信号CS被激活开始经过一定时间以后输出命令信号CMD。进一步地，仲裁器1500可以从命令信号CMD被输出开始经过一定时间以后输出地址信号ADDR。更进一步地，仲裁器1500可以在芯片选择信号CS被激活之后而在输出命令信号CMD之前，输出芯片识别信号CID。
此时，从仲裁器1500依次输出控制信号的时序条件应当与图4中的存储器芯片110的配置寄存器117中设置的时序条件相匹配。
例如，当芯片识别信号CID被输出时，存储器芯片110的CID缓冲器112必须被导通，当命令信号被输出时，命令缓冲器113必须被导通，当地址信号被输出时，地址缓冲器必须被导通。
写入数据缓冲器1600缓冲从主机接口1100输入的数据信号，并将所缓冲的数据信号输出到存储器接口1200。
读取数据缓冲器1700缓冲从存储器接口1200输入的数据信号，并将所缓冲的数据信号输出到主机接口1100。
图6至图17为示出根据本公开的一个实施例的存储器芯片和缓冲器芯片模块的操作的时序图。
如上所述，与芯片识别信号不对应的存储器芯片中包括的命令缓冲器和地址缓冲器保持关断状态，从而降低功耗。换言之，当芯片识别信号与存储器芯片不对应时，命令缓冲器和地址缓冲器可以保持关断状态。
在下文中，将基于施加与存储器芯片110相对应的芯片识别信号的假设来描述本公开的实施例。
图6至图9对应于时钟使能信号CKE被保持在高电平使得存储器芯片执行通常的读取操作或写入操作的情况。
在图6中，在芯片选择信号CS被激活的时间T0处，缓冲器芯片模块1000开始输出芯片识别信号CID、命令信号CMD和地址信号ADDR。
在图6中，存储器芯片110始终导通CS缓冲器111、CID缓冲器112、命令缓冲器113和地址缓冲器114并保持CS缓冲器111、CID缓冲器112、命令缓冲器113和地址缓冲器114的导通状态。
图7示出了在芯片选择信号CS被激活的时间T0处输出芯片识别信号CID和命令信号CMD，而在从时间T0开始经过预定时间后的时间T1处输出地址信号的操作。
在图7中，在时间T0处，存储器芯片110始终导通CS缓冲器111、CID缓冲器112和命令缓冲器113并保持CS缓冲器111、CID缓冲器112和命令缓冲器113的导通状态，而在地址信号ADDR被输入的时间T1处，存储器芯片110导通地址缓冲器，因此降低功耗。
图8为示出在以下情况时缓冲器芯片模块1000的操作的时序图，该情况为：在从芯片选择信号CS被激活的时间T0开始经过预定时间后的时间T1处，缓冲器芯片模块1000输出芯片识别信号CID，而在从芯片识别信号CID被输出的时间T1开始经过预定时间后的时间T2处，缓冲器芯片模块1000开始输出命令信号CMD和地址信号ADDR。
在图8中，在时间T0处，存储器芯片110始终导通CS缓冲器111并保持CS缓冲器111的导通状态，在时间T1处，存储器芯片110导通CID缓冲器112，以及在时间T2处，存储器芯片110导通CMD缓冲器113和ADDR缓冲器114，因此降低功耗。
图9为示出在以下情况时缓冲器芯片模块1000的操作的时序图，该情况为：在从芯片选择信号CS被激活的时间T0开始经过预定时间后的时间T1处，缓冲器芯片模块1000输出芯片识别信号CID，在从T1开始经过预定时间后的时间T2处，缓冲器芯片模块1000输出命令信号CMD，以及在从T2开始经过预定时间后的时间T3处，缓冲器芯片模块1000输出地址信号ADDR。
在图9中，存储器芯片110始终导通CS缓冲器111并保持CS缓冲器111的导通状态，在时间T1处存储器芯片110导通CID缓冲器112，在T2处存储器芯片110导通CMD缓冲器113，以及在T3处存储器芯片110导通ADDR缓冲器114，因此降低功耗。
图10至图13对应于时钟使能信号CKE转变为低电平且存储器芯片执行自刷新操作的情况。
在图10中，缓冲器芯片模块1000在芯片选择信号CS被激活的时间T0处开始输出芯片识别信号CID、命令信号CMD和地址信号。
时钟使能信号CKE在时间T0处转换到低电平并且将刷新命令REF输出为命令信号CMD。
存储器芯片110始终导通图10中的CS缓冲器111、CID缓冲器112、CMD缓冲器113和ADDR缓冲器114并保持图10中的CS缓冲器111、CID缓冲器112、CMD缓冲器113和ADDR缓冲器114的导通状态。
图11示出了在芯片选择信号CS激活的时间T0处，缓冲器芯片模块1000输出芯片识别信号CID和命令信号CMD，而在从时间T0开始经过预定时间后的时间T1处，缓冲器芯片模块1000输出地址信号ADDR。
时钟使能信号CKE在时间T0处转换为低电平，以及随后，将刷新命令REF输出为命令信号CMD。
在图11中，存储器芯片110始终导通CS缓冲器111、CID缓冲器112和CMD缓冲器113并保持CS缓冲器111、CID缓冲器112和CMD缓冲器113的导通状态，并且在地址信号ADDR被输入的时间T1处，存储器芯片110导通ADDR缓冲器114，因此降低功耗。
图12示出了在从芯片选择信号CS被激活的时间T0开始经过预定时间后的时间T1处，缓冲器芯片模块1000输出芯片识别信号CID，而在时间T2处，缓冲器芯片模块1000输出命令信号CMD和地址信号ADDR。
在时间T1与时间T2之间的时间T11处，时钟使能信号CKE转变为低电平，以及随后，将刷新命令REF输出为命令信号CMD。
在图12中，存储器芯片110始终导通CS缓冲器111并保持CS缓冲器111的导通状态，在时间T1处导通CID缓冲器112，以及在时间T2处导通CMD缓冲器113和ADDR缓冲器114，因此降低功耗。
图13示出了在从芯片选择信号CS被激活的时间T0开始经过一定时间后的时间T1处，缓冲器芯片模块1000输出芯片识别信号CID，在从时间T1开始经过一定时间后的时间T2处，缓冲器芯片模块1000输出命令信号CMD，以及在从时间T2开始经过一定时间后的时间T3处，缓冲器芯片模块1000输出地址信号ADDR。
在时间T1与时间T2之间的时间T11处，时钟使能信号CKE转变为低电平，以及随后，将刷新命令REF输出为命令信号CMD。
在图13中，存储器芯片110始终导通CS缓冲器111并保持CS缓冲器111的导通状态，在时间T1处导通CID缓冲器112，在时间T2处导通CMD缓冲器113，在时间T3处导通ADDR缓冲器114，因此降低功耗。
图14至图17对应于时钟使能信号CKE转变为高电平以及随后存储器芯片完成自刷新操作的情况。
图14示出了在芯片选择信号CS被激活的T0处，缓冲器芯片模块1000输出芯片识别信号CID、命令信号CMD和地址信号ADDR。
时钟使能信号CKE在时间T0处转变为高电平，以及随后，将非操作信号NOP输出为命令信号CMD。在本实施例中，非操作信号NOP表示停止刷新操作。
在图14中，存储器芯片110始终导通CS缓冲器111、CID缓冲器112、CMD缓冲器113和ADDR缓冲器114并保持CS缓冲器111、CID缓冲器112、CMD缓冲器113和ADDR缓冲器114的导通状态。
图15示出了在芯片选择信号CS被激活的时间T0处，输出芯片识别信号CID和命令信号CMD，而在从时间T0开始经过一定时间后的时间T1处，输出地址信号ADDR。
时钟使能信号CKE在时间T0处转变为高电平，且将非操作信号NOP输出为命令信号CMD。
在图15中，存储器芯片110始终导通CS缓冲器111、CID缓冲器112和CMD缓冲器113并保持CS缓冲器111、CID缓冲器112和CMD缓冲器113的导通状态，在地址信号ADDR被输入的时间T1处，存储器芯片110导通ADDR缓冲器114，因此降低功耗。
图16示出了在从芯片选择信号CS被激活的时间T0开始经过一定时间后的时间T1处，缓冲器芯片模块1000输出芯片识别信号CID，而在从时间T1开始经过一定时间后的时间T2处，缓冲器芯片模块1000输出命令信号CMD和地址信号ADDR。
在时间T1与时间T2之间的时间T11处，时钟使能信号CKE转变为高电平，以及随后，将非操作信号NOP输出为命令信号CMD。
在图16中，存储器芯片110始终导通CS缓冲器111并保持CS缓冲器111的导通状态，在时间T1处导通CID缓冲器112，以及在时间T2处导通CMD缓冲器113和ADDR缓冲器114，因此降低功耗。
图17示出了缓冲器芯片模块1000在从芯片选择信号CS被激活的T0开始经过一定时间后的时间T1处，缓冲器芯片模块1000输出芯片识别信号CID，在从T1开始经过一定时间后的T2处，缓冲器芯片模块1000输出命令信号CMD，以及在从T2开始经过一定时间后的T3处，缓冲器芯片模块1000输出地址信号ADDR。
在时间T1与时间T2之间的时间T11处，时钟使能信号CKE转变为高电平，以及随后，将非操作信号NOP输出为命令信号CMD。
在图17中，在时间T0处，存储器芯片110始终导通CS缓冲器111并保持CS缓冲器111的导通状态，在时间T1处导通CID缓冲器112，在T2处导通CMD缓冲器113，以及在T3处导通ADDR缓冲器114，因此降低功耗。
如上所述，根据本公开的一个实施例的存储器芯片和存储器模块可以通过控制缓冲器的激活时序来降低功耗。
尽管已经出于说明的目的描述了各种实施例，但是对于本领域技术人员来说显而易见的是，可以在不脱离如所附权利要求中所限定的本公开的精神和范围的情况下进行各种变化和修改。

Claims (20)

1.一种存储器芯片，包括：
芯片选择CS缓冲器，其被配置为接收芯片选择信号；以及
命令CMD缓冲器，其被配置为接收命令信号，
其中，从芯片选择信号被激活开始经过一定时间以后，命令信号被输入，并且当命令信号被输入时，CMD缓冲器被导通。
2.如权利要求1所述的存储器芯片，还包括地址ADDR缓冲器，其被配置为接收地址信号，其中，从命令信号被输入开始经过一定时间以后，地址信号被输入，并且当地址信号被输入时，ADDR缓冲器被导通。
3.如权利要求1所述的存储器芯片，还包括：
芯片识别CID缓冲器，其被配置为接收芯片识别信号。
4.如权利要求3所述的存储器芯片，其中，从芯片选择信号被激活开始经过一定时间以后且在命令信号被输入之前，芯片识别信号被输入，并且当芯片识别信号被输入时，CID缓冲器被导通。
5.如权利要求3所述的存储器芯片，其中，当芯片识别信号与存储器芯片不对应时，CMD缓冲器和ADDR缓冲器保持关断状态。
6.如权利要求1所述的存储器芯片，还包括：
缓冲器激活控制器，其被配置为控制CMD缓冲器和地址ADDR缓冲器的激活。
7.如权利要求6所述的存储器芯片，还包括：
配置寄存器，其被配置为储存关于CMD缓冲器和ADDR缓冲器的激活的时序信息，
其中，缓冲器激活控制器基于关于CMD缓冲器和ADDR缓冲器的激活的时序信息来控制CMD缓冲器和ADDR缓冲器的激活。
8.一种缓冲器芯片模块，包括：
控制信号队列，其被配置为接收控制信号，所述控制信号被划分为芯片选择信号、命令信号和地址信号，并且被配置为储存芯片选择信号、命令信号和地址信号；以及
仲裁器，其被配置为根据预定的时序条件来输出储存在控制信号队列中的控制信号，
其中，从芯片选择信号被激活开始经过一定时间以后，仲裁器输出命令信号。
9.如权利要求8所述的缓冲器芯片模块，其中，从命令信号被输出开始经过一定时间以后，仲裁器输出地址信号。
10.如权利要求8所述的缓冲器芯片模块，其中，控制信号还包括芯片识别信号，并且在芯片选择信号被激活以后且输出命令信号之前，仲裁器输出芯片识别信号。
11.如权利要求8所述的缓冲器芯片模块，还包括：
控制信号输入电路，其被配置为将控制信号划分并储存在控制信号队列中；
主机接口，其被配置为向存储器控制器或主机发送信号或从存储器控制器或主机接收信号；
存储器接口，其被配置为在仲裁器与存储器芯片或包括存储器芯片的存储器模块之间发送或接收信号；以及
数据缓冲器，其被配置为在主机接口与存储器接口之间缓冲数据。
12.一种存储器模块，包括：
多个存储器芯片，每个存储器芯片包括：缓冲芯片选择信号的芯片选择CS缓冲器、缓冲芯片识别信号的芯片识别CID缓冲器、缓冲命令信号的命令CMD缓冲器和缓冲地址信号的地址ADDR缓冲器；以及
缓冲器芯片模块，其被配置为向所述多个存储器芯片输出芯片选择信号、芯片识别信号、命令信号和地址信号；
其中，当芯片选择信号被激活时或者从芯片选择信号被激活开始经过预定时间以后，缓冲器芯片模块输出芯片识别信号，并且在芯片选择信号被激活之前，所述多个存储器芯片之中的存储器芯片中包括的CMD缓冲器和ADDR缓冲器保持关断。
13.如权利要求12所述的存储器模块，其中，与芯片选择信号不对应的存储器芯片中包括的CMD缓冲器和ADDR缓冲器保持关断。
14.如权利要求13所述的存储器模块，其中，从芯片选择信号被激活开始经过预定时间以后，缓冲器芯片模块输出命令信号，并且当命令信号被输入时，与芯片选择信号相对应的存储器芯片激活其中的CMD缓冲器。
15.如权利要求14所述的存储器模块，其中，从命令信号被输出开始经过预定时间以后，缓冲器芯片模块输出地址信号，并且当地址信号被输入时，与芯片选择信号相对应的存储器芯片激活所述存储器芯片中的ADDR缓冲器。
16.如权利要求14所述的存储器模块，其中，所述多个存储器芯片中的每个存储器芯片还包括缓冲器激活控制器，其被配置为控制存储器芯片的CS缓冲器、CID缓冲器、CMD缓冲器和ADDR缓冲器的激活。
17.如权利要求14所述的存储器模块，其中，所述多个存储器芯片中的每个存储器芯片还包括配置寄存器，其被配置为在所述配置寄存器中储存关于CS缓冲器、CID缓冲器、CMD缓冲器和ADDR缓冲器的激活的时序信息，并且缓冲器激活控制器参考配置寄存器来控制激活。
18.如权利要求12所述的存储器模块，其中，缓冲器芯片模块包括：
控制信号队列，其被配置为接收控制信号，所述控制信号被划分为芯片选择信号、芯片识别信号、命令信号和地址信号，并且被配置为储存芯片选择信号、芯片识别信号、命令信号和地址信号；以及
仲裁器，其被配置为根据预定的时序条件输出储存在控制信号队列中的控制信号。
19.根据权利要求18所述的存储器模块，其中，缓冲器芯片模块包括：
控制信号输入电路，其被配置为将控制信号划分并储存在控制信号队列中；
主机接口，其被配置为向存储器控制器或主机发送信号或从存储器控制器或主机接收信号；
存储器接口，其被配置为在仲裁器与存储器芯片或包括存储器芯片的存储器模块之间发送或接收信号；以及
数据缓冲器，其被配置为在主机接口与存储器接口之间缓冲数据。
20.根据权利要求12所述的存储器模块，其中，所述多个存储器芯片被包括在单个半导体芯片中。
CN201810262690.6A 2017-09-21 2018-03-28 存储器芯片、控制其的缓冲器芯片模块以及存储器模块 Active CN109545254B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0121949 2017-09-21
KR1020170121949A KR20190033318A (ko) 2017-09-21 2017-09-21 소비 전력이 감소된 메모리 칩, 이를 제어하는 버퍼 칩 모듈, 및 이를 포함하는 메모리 모듈

Publications (2)

Publication Number Publication Date
CN109545254A true CN109545254A (zh) 2019-03-29
CN109545254B CN109545254B (zh) 2023-01-20

Family

ID=65720501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810262690.6A Active CN109545254B (zh) 2017-09-21 2018-03-28 存储器芯片、控制其的缓冲器芯片模块以及存储器模块

Country Status (3)

Country Link
US (1) US10482930B2 (zh)
KR (1) KR20190033318A (zh)
CN (1) CN109545254B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694708A (zh) * 2020-12-28 2022-07-01 华邦电子股份有限公司 半导体存储装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210107411A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 반도체 패키지 테스트 방법, 반도체 패키지 테스트 장치 및 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339552B1 (en) * 1999-08-31 2002-01-15 Hitachi, Ltd. Semiconductor device
US20030051118A1 (en) * 2001-09-11 2003-03-13 Kun-Ho Wu Address converter apparatus and method to support various kinds of memory chips and application system thereof
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
CN102054824A (zh) * 2009-10-29 2011-05-11 海力士半导体有限公司 半导体装置及其芯片选择方法
CN102890959A (zh) * 2011-07-20 2013-01-23 三星电子株式会社 与单存储列和多存储列兼容的半导体器件
US20130077427A1 (en) * 2011-09-28 2013-03-28 Elpida Memory, Inc. Semiconductor device having cal latency function
JP2014225319A (ja) * 2014-07-23 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びこれを備える情報処理システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225954B1 (ko) 1996-12-31 1999-10-15 김영환 전력 절감용 반도체 메모리 소자
JP4187346B2 (ja) * 1999-03-31 2008-11-26 富士通マイクロエレクトロニクス株式会社 同期型半導体記憶装置
US8687451B2 (en) 2011-07-26 2014-04-01 Inphi Corporation Power management in semiconductor memory system
KR101964261B1 (ko) * 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR102076196B1 (ko) * 2015-04-14 2020-02-12 에스케이하이닉스 주식회사 메모리 시스템, 메모리 모듈 및 메모리 모듈의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339552B1 (en) * 1999-08-31 2002-01-15 Hitachi, Ltd. Semiconductor device
US20030051118A1 (en) * 2001-09-11 2003-03-13 Kun-Ho Wu Address converter apparatus and method to support various kinds of memory chips and application system thereof
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
CN102054824A (zh) * 2009-10-29 2011-05-11 海力士半导体有限公司 半导体装置及其芯片选择方法
CN102890959A (zh) * 2011-07-20 2013-01-23 三星电子株式会社 与单存储列和多存储列兼容的半导体器件
US20130077427A1 (en) * 2011-09-28 2013-03-28 Elpida Memory, Inc. Semiconductor device having cal latency function
JP2014225319A (ja) * 2014-07-23 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びこれを備える情報処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694708A (zh) * 2020-12-28 2022-07-01 华邦电子股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
US10482930B2 (en) 2019-11-19
US20190088290A1 (en) 2019-03-21
CN109545254B (zh) 2023-01-20
KR20190033318A (ko) 2019-03-29

Similar Documents

Publication Publication Date Title
US20210287724A1 (en) Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
EP3005128B1 (en) Separate memory controllers to access data in memory
US8286021B2 (en) Flash memory devices with high data transmission rates and memory systems including such flash memory devices
CN108288482A (zh) 存储设备及其刷新方法
CN109863481B (zh) 用于平台裕度调节和调试的软件模式寄存器访问
US8151065B2 (en) Memory control device and semiconductor processing apparatus
EP0929075A1 (en) Synchronous type semiconductor memory device
CN1707694B (zh) 用于多线程流水线总线系统的存储控制器
US20160246514A1 (en) Memory system
KR100385228B1 (ko) 불휘발성 메모리를 프로그램하는 방법 및 장치
US6888733B2 (en) Multiple chip system including a plurality of non-volatile semiconductor memory devices
US20120072650A1 (en) Memory system and dram controller
US20160342365A1 (en) Memory device that sorts access commands to a nonvolatile semiconductor memory unit thereof
CN109240596A (zh) 存储系统及其操作方法
US9971546B2 (en) Methods for scheduling read and write commands and apparatuses using the same
CN109545254A (zh) 存储器芯片、控制其的缓冲器芯片模块以及存储器模块
WO2015183834A1 (en) Memory module with reduced read/write turnaround overhead
EP1774529A1 (en) Fuse data storage system using core memory
US7408832B2 (en) Memory control method and apparatuses
US7523283B2 (en) Memory control circuit in a memory chip
US20050144372A1 (en) Memory device controlled with user-defined commands
US6829195B2 (en) Semiconductor memory device and information processing system
US20020136079A1 (en) Semiconductor memory device and information processing system
CN103810123A (zh) 内存控制装置及方法
US20080133820A1 (en) DDR flash implementation with row buffer interface to legacy flash functions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea