CN109541318A - 一种硅波导电导检测电路 - Google Patents

Abstract

本发明公开了一种硅波导电导检测电路，包括前置相敏检测器、带通滤波器、后置相敏检测器、第一低通滤波器和第二低通滤波器，前置相敏检测器的第一输入端和第二输入端连接且其连接端为硅波导电导检测电路的输入端，前置相敏检测电路的输出端和带通滤波器的输出端连接，带通滤波器的输出端和后置相敏检测器的输入端连接，后置相敏检测器的第一输出端和第一低通滤波器的输入端连接，后置相敏检测器的第二输出端和第二低通滤波器的输入端连接，第一低通滤波器的输出端为硅波导电导检测电路的第一输出端，第二低通滤波器的输出端为硅波导电导检测电路的第二输出端，前置相敏检测器包括第一开关、第二开关和跨阻放大器；优点是受到低频闪烁噪声影响小，分辨率较高。

Description

一种硅波导电导检测电路

技术领域

本发明涉及一种检测电路，尤其是涉及一种硅波导电导检测电路。

背景技术

光学器件波导电导的变化随着入射光功率的变化而改变，利用波导电导的变化实现光功率监测。无接触集成光子探头检测技术利用硅波导自身作为光功率监视器，达到无创光功率检测的目的。

现有的基于无接触光子探头检测技术实现的硅波导电导检测电路是采用传统的锁相放大结构来实现的。该硅波导电导检测电路中，表示硅波导电导变化信息的电流信号通过跨阻放大器放大转换为电压信号，该电压信号再与外部调制信号相乘，完成频谱迁移，最后通过低通滤波器滤除噪声，得到放大的表示电导变化信息的电压信号。但是现有的硅波导电导检测电路由于低频闪烁噪声的影响较大，得到的表示电导变化信息的电压信号精度不高，以致硅波导电导分辨率不高。

发明内容

本发明所要解决的技术问题是提供一种受到低频闪烁噪声影响小，分辨率较高的硅波导电导检测电路。

本发明解决上述技术问题所采用的技术方案为：一种硅波导电导检测电路，包括前置相敏检测器、带通滤波器、后置相敏检测器和两个结构相同的低通滤波器；所述的前置相敏检测器具有第一输入端、第二输入端、用于接入第一时钟信号的第一时钟端、用于接入第二时钟信号的第二时钟端、用于接入第一偏置电压的第一偏置端、用于接入第二偏置电压的第二偏置端、用于接入第三偏置电压的第三偏置端、用于接入第四偏置电压的第四偏置端、用于接入第五偏置电压的第五偏置端和输出端，所述的第二时钟信号为所述的第一时钟信号的反相信号，所述的带通滤波器和两个所述的低通滤波器分别具有输入端和输出端，所述的后置相敏检测器具有输入端、用于接入第三时钟信号的第一时钟端、用于接入第四时钟信号的第二时钟端、用于接入参考电压的参考电压端、第一输出端和第二输出端，所述的第四时钟信号为所述的第三时钟信号的反相信号；将两个所述的低通滤波器分别称为第一低通滤波器和第二低通滤波器，所述的前置相敏检测器的第一输入端和第二输入端连接且其连接端为所述的硅波导电导检测电路的输入端，所述的前置相敏检测电路的输出端和所述的带通滤波器的输出端连接，所述的带通滤波器的输出端和所述的后置相敏检测器的输入端连接，所述的后置相敏检测器的第一输出端和所述的第一低通滤波器的输入端连接，所述的后置相敏检测器的第二输出端和所述的第二低通滤波器的输入端连接，所述的第一低通滤波器的输出端为所述的硅波导电导检测电路的第一输出端，所述的第二低通滤波器的输出端为所述的硅波导电导检测电路的第二输出端；所述的前置相敏检测器包括第一开关、第二开关和跨阻放大器，所述的第一开关和所述的第二开关分别具有第一连接端、第二连接端、第一时钟端和第二时钟端，所述的跨阻放大器具有正输入端、负输入端、第一偏置端、第二偏置端、第三偏置端、第四偏置端和输出端，所述的第一开关的第一连接端为所述的前置相敏检测器的第一输入端，所述的第二开关的第一连接端为所述的前置相敏检测器的第二输入端，所述的第一开关的第一时钟端和所述的第二开关的第二时钟端连接且其连接端为所述的前置相敏检测器的第一时钟端，所述的第一开关的第二时钟端和所述的第二开关的第一时钟端连接且其连接端为所述的前置相敏检测器的第二时钟端，所述的第一开关的第二连接端和所述的跨阻放大器的负输入端连接，所述的第二开关的第二连接端和所述的跨阻放大器的正输入端连接，所述的跨阻放大器的第一偏置端为所述的前置相敏检测器的第一偏置端，所述的跨阻放大器的第二偏置端为所述的前置相敏检测器的第二偏置端，所述的跨阻放大器的第三偏置端为所述的前置相敏检测器的第三偏置端，所述的跨阻放大器的第四偏置端为所述的前置相敏检测器的第四偏置端，所述的跨阻放大器的第五偏置端为所述的前置相敏检测器的第五偏置端，所述的跨阻放大器的输出端为所述的前置相敏检测器的输出端；所述的跨阻放大器包括第一电阻、第二电阻、第一电容和运算放大器，所述的运算放大器具有正输入端、负输入端、第一偏置端、第二偏置端、第三偏置端、第四偏置端、第五偏置端和输出端，所述的运算放大器的正输入端和所述的第一电阻的一端连接且其连接端为所述的跨阻放大器的正输入端，所述的第一电阻的另一端接地，所述的运算放大器的负输入端和所述的第二电阻的一端连接且其连接端为所述的跨阻放大器的负输入端，所述的第二电阻的另一端、所述的运算放大器的输出端和所述的第一电容的一端连接且其连接端为所述的跨阻放大器的输出端，所述的第一电容的另一端接地，所述的运算放大器的第一偏置端为所述的跨阻放大器的第一偏置端，所述的运算放大器的第二偏置端为所述的跨阻放大器的第二偏置端，所述的运算放大器的第三偏置端为所述的跨阻放大器的第三偏置端，所述的运算放大器的第四偏置端为所述的跨阻放大器的第四偏置端，所述的运算放大器的第五偏置端为所述的跨阻放大器的第五偏置端。

所述的运算放大器包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管和第二电容；所述的第一MOS管、所述的第二MOS管、所述的第七MOS管、所述的第八MOS管、所述的第九MOS管、所述的第十MOS管、所述的第十四MOS管、所述的第十五MOS管、所述的第十六MOS管、所述的第十七MOS管和所述的第十八MOS管均为P型MOS管；所述的第三MOS管、所述的第四MOS管、所述的第五MOS管、所述的第六MOS管、所述的第十一MOS管、所述的第十二MOS管和所述的第十三MOS管均为N型MOS管；所述的第一MOS管的栅极和所述的第十七MOS管的栅极连接且其连接端为所述的运算放大器的负输入端，所述的第一MOS管的源极、所述的第二MOS管的源极和所述的第十五MOS管的漏极连接，所述的第一MOS管的漏极、所述的第三MOS管的漏极和所述的第五MOS管的源极连接；所述的第二MOS管的栅极和所述的第十八MOS管的栅极连接且其连接端为所述的运算放大器的正输入端，所述的第二MOS管的漏极、所述的第四MOS管的漏极和所述的第六MOS管的源极连接，所述的第三MOS管的栅极和所述的第四MOS管的栅极连接且其连接端为所述的运算放大器的第一偏置端，所述的第三MOS管的源极、所述的第四MOS管的源极、所述的第十一MOS管的源极、所述的第十二MOS管的源极和所述的第十三MOS管的源极均接地，所述的第五MOS管的漏极、所述的第七MOS管的漏极、所述的第七MOS管的栅极和所述的第八MOS管的栅极连接，所述的第五MOS管的栅极和所述的第六MOS管的栅极连接且其连接端为所述的运算放大器的第二偏置端，所述的第六MOS管的漏极、所述的第八MOS管的漏极、所述的第九MOS管的栅极、所述的第十四MOS管的栅极和所述的第二电容的一端连接，所述的第七MOS管的源极、所述的第八MOS管的源极、所述的第九MOS管的源极、所述的第十MOS管的源极、所述的第十四MOS管的源极、所述的第十五MOS管的源极和所述的第十六MOS管的源极均接入电源，所述的第九MOS管的漏极、所述的第十一MOS管的栅极、所述的第十一MOS管的漏极、所述的第十二MOS管的栅极和所述的第十七MOS管的漏极连接，所述的第十MOS管的栅极为所述的运算放大器的第三偏置端，所述的第十MOS管的漏极、所述的第十二MOS管的漏极、所述的第十三MOS管的栅极和所述的第十八MOS管的漏极连接，所述的第十三MOS管的漏极、所述的第十四MOS管的漏极和所述的第二电容的另一端连接且其连接端为所述的运算放大器的输出端，所述的第十五MOS管的栅极为所述的运算放大器的第四偏置端，所述的第十六MOS管的栅极为所述的运算放大器的第五偏置端，所述的第十六MOS管的漏极、所述的第十七MOS管的源极和所述的第十八MOS管的源极连接。该电路中，运算放大器因为前馈跨导级第十七MOS管和第十八MOS管的引入，提供一个左半平面零点用于补偿第一非主极点,同时前馈跨导级可用于增加运算放大器第二级的输出电流，从而增加输出级的输出阻抗，并将第二级输出的极点推到更高的频率处。

所述的第一开关包括第十九MOS管和第二十MOS管，所述的第十九MOS管为NMOS管，所述的第二十MOS管为PMOS管；所述的第十九MOS管的栅极为所述的第一开关的第一时钟端，所述的第二十MOS管的栅极为所述的第一开关的第二时钟端，所述的第十九MOS管的源极和所述的第二十MOS管的源极连接且其连接端为所述的第一开关的第一连接端，所述的第十九MOS管的漏极和所述的第二十MOS管的漏极连接且其连接端为所述的第一开关的第二连接端；所述的第二开关的电路结构与所述的第一开关的电路结构相同。该电路中，第一开关管和第二开关管均采用MOS对管的形式，可以减少沟道电荷注入，提高检测精度。

所述的带通滤波器包括第三电容、第四电容和三个结构相同的带通滤波单元，每个所述的带通滤波单元分别具有正输入端、负输入端和输出端，将三个所述的带通滤波单元分别称为第一带通滤波单元、第二带通滤波单元和第三带通滤波单元；所述的第一带通滤波单元的正输入端接地，所述的第一带通滤波单元的负输入端、所述的第二带通滤波单元的输出端、所述的第四电容的一端、所述的第三带通滤波单元的负输入端和所述的第三带通滤波单元的输出端连接且其连接端为所述的带通滤波器的输出端，所述的第四电容的另一端接地，所述的第一带通滤波单元的输出端、所述的第三电容的一端和所述的第二带通滤波单元的正输入端连接，所述的第三电容的另一端接地，所述的第二带通滤波单元的负输入端接地，所述的第三带通滤波单元的正输入端为所述的带通滤波器的输入端。该电路中，采用第三电容、第四电容和三个结构相同的带通滤波单元构成的二阶带通滤波器，便于片上集成，并且易获得较高的中心频率。

每个所述的带通滤波单元分别包括第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管、第二十六MOS管、第二十七MOS管、第二十八MOS管、第二十九MOS管、第三十MOS管和直流源；所述的第二十一MOS管、所述的第二十二MOS管、所述的第二十七MOS管、所述的第二十八MOS管、所述的第二十九MOS和所述的第三十MOS管均为NMOS管；所述的第二十三MOS管、所述的第二十四MOS管、所述的第二十五MOS管和所述的第二十六MOS管均为PMOS管；所述的第二十一MOS管的栅极为所述的带通滤波单元的负输入端，所述的第二十一MOS管的源极、所述的第二十二MOS管的源极和所述的第二十九MOS管的漏极连接，所述的第二十一MOS管的漏极、所述的第二十三MOS管的漏极、所述的第二十三MOS管的栅极和所述的第二十五MOS管的栅极连接，所述的第二十二MOS管的栅极为所述的带通滤波单元的正输入端，所述的第二十二MOS管的漏极、所述的第二十四MOS管的漏极、所述的第二十四MOS管的栅极和所述的第二十六MOS管的栅极连接，所述的第二十三MOS管的源极、所述的第二十四MOS管的源极、所述的第二十五MOS管的源极和所述的第二十六MOS管的源极均接入电源，所述的第二十五MOS管的漏极、所述的第二十七MOS管的漏极、所述的第二十七MOS管的栅极和所述的第二十八MOS管的栅极连接，所述的第二十六MOS管的漏极和所述的第二十八MOS管的漏极连接且其连接端为所述的带通滤波单元的输出端，所述的第二十七MOS管的源极、所述的第二十八MOS管的源极、所述的第二十九MOS管的源极和所述的第三十MOS管的源极均接地，所述的第二十九MOS管的栅极、所述的第三十MOS管的栅极、所述的第三十MOS管的漏极与所述的直流源连接。该电路中，带通滤波单元均采用相同结构的跨导放大器，通过改变输入参考电流源Iref的值，便可改变跨导放大器的跨导值，方便调节带通滤波器的中心频率和品质因数。

所述的后置相敏检测器包括第三开关、第四开关、第五开关和第六开关；所述的第三开关、所述的第四开关、所述的第五开关和所述的第六开关分别具有第一连接端、第二连接端、第一时钟端和第二时钟端；所述的第三开关的第一连接端和所述的第四开关的第一连接端连接且其连接端为所述的后置相敏检测器的输入端，所述的第三开关的第二时钟端、所述的第四开关的第一时钟端、所述的第五开关的第二时钟端和所述的第六开关的第一时钟端连接且其连接端为所述的后置相敏检测器的第一时钟端，所述的第三开关的第一时钟端、所述的第四开关的第二时钟端、所述的第五开关的第一时钟端和所述的第六开关的第二时钟端连接且其连接端为所述的后置相敏检测器的第二时钟端，所述的第三开关的第二连接端和所述的第六开关的第一连接端连接且其连接端为所述的后置相敏检测器的第一输出端，所述的第四开关的第二连接端和所述的第五开关的第一连接端连接且其连接端为所述的后置相敏检测器的第二输出端，所述的第五开关的第二连接端和所述的第六开关的第二连接端连接且其连接端为所述的后置相敏检测器的参考电压端。该电路中，后置相敏检测器采用无源开关形式的相敏检测器，其噪声远小于有源相敏检测器，可以提高检测电路检测精度。

所述的第三开关包括第三十一MOS管和第三十二MOS管，所述的第三十一MOS管为NMOS管，所述的第三十二MOS管为PMOS管；所述的第三十一MOS管的栅极为所述的第三开关的第一时钟端，所述的第三十二MOS管的栅极为所述的第三开关的第二时钟端，所述的第三十一MOS管的源极和所述的第三十二MOS管的源极连接且其连接端为所述的第三开关的第一连接端，所述的第三十一MOS管的漏极和所述的第三十二MOS管的漏极连接且其连接端为所述的第三开关的第二连接端；所述的第四开关的电路结构、所述的第五开关的电路结构、所述的第六开关的电路结构均与所述的第三开关的电路结构相同。该电路中，第三开关管、第四开关、第五开关和第六开关管均采用MOS对管的形式，可以减少沟道电荷注入，提高检测精度。

每个所述的低通滤波器分别包括第三电阻和第五电容，所述的第三电阻的一端为所述的低通滤波器的输入端，所述的第三电阻的另一端和所述的第五电容的一端连接且其连接端为所述的低通滤波器的输出端，所述的第五电容的另一端接地。

与现有技术相比，本发明的优点在于通过前置相敏检测器、带通滤波器、后置相敏检测器和两个结构相同的低通滤波器构成硅波导电导检测电路，表示硅波导电导变化信息的电流信号通过跨阻放大器放大转化为电压信号，并通过前置相敏检测器与外部参考信号(第一时钟信号和第二时钟信号)相乘(即第一次互相关操作)，完成频率的迁移，后通过带通滤波器滤除低频噪声，提取出表示波导电导变化信息的正弦电压信号，该电压信号通过后置相敏检测器与外部参考信号(第三时钟信号和第四时钟信号)相乘(即第二次互相关操作)，再次完成频率迁移，最后通过低通滤波器滤除噪声，提取出表示波导电导变化的直流电压信号，由此表示硅波导电导变化信息的电流信号与参考信号进行二次互相关操作，第一次互相关操作完成后，利用带通滤波器对低频处的闪烁噪声进行滤除，再进行第二次互相关操作，则检测电路输出的表示硅波导电导变化信息的电压信号受低频闪烁噪声的影响大大降低，分辨率较高。

附图说明

图1为本发明的硅波导电导检测电路的结构原理框图；

图2为本发明的硅波导电导检测电路的跨阻放大器的电路图；

图3为本发明的硅波导电导检测电路的运算放大器的电路图；

图4为本发明的硅波导电导检测电路的第一开关的电路图；

图5为本发明的硅波导电导检测电路的带通滤波器的电路图；

图6为本发明的硅波导电导检测电路的带通滤波单元的电路图；

图7为本发明的硅波导电导检测电路的后置相敏检测器的电路图；

图8为本发明的硅波导电导检测电路的第三开关的电路图；

图9为本发明的硅波导电导检测电路的低通滤波器的电路图；

图10为本发明的硅波导电导检测电路所检测的硅波导的等效电路图；

图11为本发明的硅波导电导检测电路的仿真图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1和图2所示，一种硅波导电导检测电路，包括前置相敏检测器、带通滤波器、后置相敏检测器和两个结构相同的低通滤波器；前置相敏检测器具有第一输入端、第二输入端、用于接入第一时钟信号CK的第一时钟端、用于接入第二时钟信号的第二时钟端、用于接入第一偏置电压Vb1的第一偏置端、用于接入第二偏置电压Vb2的第二偏置端、用于接入第三偏置电压Vb3的第三偏置端、用于接入第四偏置电压Vb4的第四偏置端、用于接入第五偏置电压Vb5的第五偏置端和输出端，第二时钟信号为第一时钟信号CK的反相信号，带通滤波器和两个低通滤波器分别具有输入端和输出端，后置相敏检测器具有输入端、用于接入第三时钟信号CK1的第一时钟端、用于接入第四时钟信号的第二时钟端、用于接入参考电压的参考电压端、第一输出端和第二输出端，第四时钟信号为第三时钟信号CK1的反相信号；第一时钟信号CK、第二时钟信号第三时钟信号CK1和第四时钟信号的幅值均为1V，且第三时钟信号CK1的频率是第一时钟信号CK的频率的两倍；将两个低通滤波器分别称为第一低通滤波器和第二低通滤波器，前置相敏检测器的第一输入端和第二输入端连接且其连接端为硅波导电导检测电路的输入端，前置相敏检测电路的输出端和带通滤波器的输出端连接，带通滤波器的输出端和后置相敏检测器的输入端连接，后置相敏检测器的第一输出端和第一低通滤波器的输入端连接，后置相敏检测器的第二输出端和第二低通滤波器的输入端连接，第一低通滤波器的输出端为硅波导电导检测电路的第一输出端，第二低通滤波器的输出端为硅波导电导检测电路的第二输出端；前置相敏检测器包括第一开关、第二开关和跨阻放大器，第一开关和第二开关分别具有第一连接端、第二连接端、第一时钟端和第二时钟端，跨阻放大器具有正输入端、负输入端、第一偏置端、第二偏置端、第三偏置端、第四偏置端和输出端，第一开关的第一连接端为前置相敏检测器的第一输入端，第二开关的第一连接端为前置相敏检测器的第二输入端，第一开关的第一时钟端和第二开关的第二时钟端连接且其连接端为前置相敏检测器的第一时钟端，第一开关的第二时钟端和第二开关的第一时钟端连接且其连接端为前置相敏检测器的第二时钟端，第一开关的第二连接端和跨阻放大器的负输入端连接，第二开关的第二连接端和跨阻放大器的正输入端连接，跨阻放大器的第一偏置端为前置相敏检测器的第一偏置端，跨阻放大器的第二偏置端为前置相敏检测器的第二偏置端，跨阻放大器的第三偏置端为前置相敏检测器的第三偏置端，跨阻放大器的第四偏置端为前置相敏检测器的第四偏置端，跨阻放大器的第五偏置端为前置相敏检测器的第五偏置端，跨阻放大器的输出端为前置相敏检测器的输出端；跨阻放大器包括第一电阻R1、第二电阻R2、第一电容C1和运算放大器，运算放大器具有正输入端、负输入端、第一偏置端、第二偏置端、第三偏置端、第四偏置端、第五偏置端和输出端，运算放大器的正输入端和第一电阻R1的一端连接且其连接端为跨阻放大器的正输入端，第一电阻R1的另一端接地，运算放大器的负输入端和第二电阻R2的一端连接且其连接端为跨阻放大器的负输入端，第二电阻R2的另一端、运算放大器的输出端和第一电容C1的一端连接且其连接端为跨阻放大器的输出端，第一电容C1的另一端接地，运算放大器的第一偏置端为跨阻放大器的第一偏置端，运算放大器的第二偏置端为跨阻放大器的第二偏置端，运算放大器的第三偏置端为跨阻放大器的第三偏置端，运算放大器的第四偏置端为跨阻放大器的第四偏置端，运算放大器的第五偏置端为跨阻放大器的第五偏置端。

如图3所示，本实施例中，运算放大器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18和第二电容C2；第一MOS管M1、第二MOS管M2、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17和第十八MOS管M18均为P型MOS管；第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第十一MOS管M11、第十二MOS管M12和第十三MOS管M13均为N型MOS管；第一MOS管M1的栅极和第十七MOS管M17的栅极连接且其连接端为运算放大器的负输入端，第一MOS管M1的源极、第二MOS管M2的源极和第十五MOS管M15的漏极连接，第一MOS管M1的漏极、第三MOS管M3的漏极和第五MOS管M5的源极连接；第二MOS管M2的栅极和第十八MOS管M18的栅极连接且其连接端为运算放大器的正输入端，第二MOS管M2的漏极、第四MOS管M4的漏极和第六MOS管M6的源极连接，第三MOS管M3的栅极和第四MOS管M4的栅极连接且其连接端为运算放大器的第一偏置端，第三MOS管M3的源极、第四MOS管M4的源极、第十一MOS管M11的源极、第十二MOS管M12的源极和第十三MOS管M13的源极均接地，第五MOS管M5的漏极、第七MOS管M7的漏极、第七MOS管M7的栅极和第八MOS管M8的栅极连接，第五MOS管M5的栅极和第六MOS管M6的栅极连接且其连接端为运算放大器的第二偏置端，第六MOS管M6的漏极、第八MOS管M8的漏极、第九MOS管M9的栅极、第十四MOS管M14的栅极和第二电容C2的一端连接，第七MOS管M7的源极、第八MOS管M8的源极、第九MOS管M9的源极、第十MOS管M10的源极、第十四MOS管M14的源极、第十五MOS管M15的源极和第十六MOS管M16的源极均接入电源VDD，第九MOS管M9的漏极、第十一MOS管M11的栅极、第十一MOS管M11的漏极、第十二MOS管M12的栅极和第十七MOS管M17的漏极连接，第十MOS管M10的栅极为运算放大器的第三偏置端，第十MOS管M10的漏极、第十二MOS管M12的漏极、第十三MOS管M13的栅极和第十八MOS管M18的漏极连接，第十三MOS管M13的漏极、第十四MOS管M14的漏极和第二电容C2的另一端连接且其连接端为运算放大器的输出端，第十五MOS管M15的栅极为运算放大器的第四偏置端，第十六MOS管M16的栅极为运算放大器的第五偏置端，第十六MOS管M16的漏极、第十七MOS管M17的源极和第十八MOS管M18的源极连接。

实施例二：本实施例与实施例一基本相同，区别仅在于：

如图4所示，本实施例中，第一开关包括第十九MOS管M19和第二十MOS管M20，第十九MOS管M19为NMOS管，第二十MOS管M20为PMOS管；第十九MOS管M19的栅极为第一开关的第一时钟端，第二十MOS管M20的栅极为第一开关的第二时钟端，第十九MOS管M19的源极和第二十MOS管M20的源极连接且其连接端为第一开关的第一连接端，第十九MOS管M19的漏极和第二十MOS管M20的漏极连接且其连接端为第一开关的第二连接端；第二开关的电路结构与第一开关的电路结构相同。

如图5所示，本实施例中，带通滤波器包括第三电容C3、第四电容C4和三个结构相同的带通滤波单元，每个带通滤波单元分别具有正输入端、负输入端和输出端，将三个带通滤波单元分别称为第一带通滤波单元OTA1、第二带通滤波单元OTA2和第三带通滤波单元OTA3；第一带通滤波单元OTA1的正输入端接地，第一带通滤波单元OTA1的负输入端、第二带通滤波单元OTA2的输出端、第四电容C4的一端、第三带通滤波单元OTA3的负输入端和第三带通滤波单元OTA3的输出端连接且其连接端为带通滤波器的输出端，第四电容C4的另一端接地，第一带通滤波单元OTA1的输出端、第三电容C3的一端和第二带通滤波单元OTA2的正输入端连接，第三电容C3的另一端接地，第二带通滤波单元OTA2的负输入端接地，第三带通滤波单元OTA3的正输入端为带通滤波器的输入端。

如图6所示，本实施例中，每个带通滤波单元分别包括第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第三十MOS管M30和直流源Iref；第二十一MOS管M21、第二十二MOS管M22、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29和第三十MOS管M30均为NMOS管；第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25和第二十六MOS管M26均为PMOS管；第二十一MOS管M21的栅极为带通滤波单元的负输入端，第二十一MOS管M21的源极、第二十二MOS管M22的源极和第二十九MOS管M29的漏极连接，第二十一MOS管M21的漏极、第二十三MOS管M23的漏极、第二十三MOS管M23的栅极和第二十五MOS管M25的栅极连接，第二十二MOS管M22的栅极为带通滤波单元的正输入端，第二十二MOS管M22的漏极、第二十四MOS管M24的漏极、第二十四MOS管M24的栅极和第二十六MOS管M26的栅极连接，第二十三MOS管M23的源极、第二十四MOS管M24的源极、第二十五MOS管M25的源极和第二十六MOS管M26的源极均接入电源VDD，第二十五MOS管M25的漏极、第二十七MOS管M27的漏极、第二十七MOS管M27的栅极和第二十八MOS管M28的栅极连接，第二十六MOS管M26的漏极和第二十八MOS管M28的漏极连接且其连接端为带通滤波单元的输出端，第二十七MOS管M27的源极、第二十八MOS管M28的源极、第二十九MOS管M29的源极和第三十MOS管M30的源极均接地，第二十九MOS管的栅极、第三十MOS管M30的漏极、第三十MOS管M30的栅极和直流源Iref连接。

如图7所示，本实施例中，后置相敏检测器包括第三开关、第四开关、第五开关和第六开关；第三开关、第四开关、第五开关和第六开关分别具有第一连接端、第二连接端、第一时钟端和第二时钟端；第三开关的第一连接端和第四开关的第一连接端连接且其连接端为后置相敏检测器的输入端，第三开关的第二时钟端、第四开关的第一时钟端、第五开关的第二时钟端和第六开关的第一时钟端连接且其连接端为后置相敏检测器的第一时钟端，第三开关的第一时钟端、第四开关的第二时钟端、第五开关的第一时钟端和第六开关的第二时钟端连接且其连接端为后置相敏检测器的第二时钟端，第三开关的第二连接端和第六开关的第一连接端连接且其连接端为后置相敏检测器的第一输出端，第四开关的第二连接端和第五开关的第一连接端连接且其连接端为后置相敏检测器的第二输出端，第五开关的第二连接端和第六开关的第二连接端连接且其连接端为后置相敏检测器的参考电压端。

如图8所示，本实施例中，第三开关包括第三十一MOS管M31和第三十二MOS管M32，第三十一MOS管M31为NMOS管，第三十二MOS管M32为PMOS管；第三十一MOS管M31的栅极为第三开关的第一时钟端，第三十二MOS管M32的栅极为第三开关的第二时钟端，第三十一MOS管M31的源极和第三十二MOS管M32的源极连接且其连接端为第三开关的第一连接端，第三十一MOS管M31的漏极和第三十二MOS管M32的漏极连接且其连接端为第三开关的第二连接端；第四开关的电路结构、第五开关的电路结构、第六开关的电路结构均与第三开关的电路结构相同。

如图9所示，本实施例中，每个低通滤波器分别包括第三电阻R3和第五电容C5，第三电阻R3的一端为低通滤波器的输入端，第三电阻R3的另一端和第五电容C5的一端连接且其连接端为低通滤波器的输出端，第五电容C5的另一端接地。

采用本发明的硅波导电导检测电路对硅波导继续检测，其中，被检测的硅波导的等效电路图如图10所示，图10中Vo为频率为1MHz幅度为1V的正弦电压信号，C7为用于测量的两电极之间的耦合电容，C8和C9为两电极与硅波导表面覆盖的二氧化过层之间的接触电容，G_WG表示硅波导的电导。本发明的硅波导电导检测电路输出的电压变化量与硅波导电导变化关系如图11所示，其中波导变化的步长为0.1pS。分析图11可知：在考虑检测电路的自噪声时，ΔV随着ΔG的改变呈线性增长，接近不考虑检测电路的自噪声时的理想情况，在100MHz的工作带宽中，本发明的硅波导电导检测电路对硅波导电导进行检测的分辨率为0.1pS。

Claims (8)

1.一种硅波导电导检测电路，其特征在于包括前置相敏检测器、带通滤波器、后置相敏检测器和两个结构相同的低通滤波器；所述的前置相敏检测器具有第一输入端、第二输入端、用于接入第一时钟信号的第一时钟端、用于接入第二时钟信号的第二时钟端、用于接入第一偏置电压的第一偏置端、用于接入第二偏置电压的第二偏置端、用于接入第三偏置电压的第三偏置端、用于接入第四偏置电压的第四偏置端、用于接入第五偏置电压的第五偏置端和输出端，所述的第二时钟信号为所述的第一时钟信号的反相信号，所述的带通滤波器和两个所述的低通滤波器分别具有输入端和输出端，所述的后置相敏检测器具有输入端、用于接入第三时钟信号的第一时钟端、用于接入第四时钟信号的第二时钟端、用于接入参考电压的参考电压端、第一输出端和第二输出端，所述的第四时钟信号为所述的第三时钟信号的反相信号；

将两个所述的低通滤波器分别称为第一低通滤波器和第二低通滤波器，所述的前置相敏检测器的第一输入端和第二输入端连接且其连接端为所述的硅波导电导检测电路的输入端，所述的前置相敏检测电路的输出端和所述的带通滤波器的输出端连接，所述的带通滤波器的输出端和所述的后置相敏检测器的输入端连接，所述的后置相敏检测器的第一输出端和所述的第一低通滤波器的输入端连接，所述的后置相敏检测器的第二输出端和所述的第二低通滤波器的输入端连接，所述的第一低通滤波器的输出端为所述的硅波导电导检测电路的第一输出端，所述的第二低通滤波器的输出端为所述的硅波导电导检测电路的第二输出端；

所述的前置相敏检测器包括第一开关、第二开关和跨阻放大器，所述的第一开关和所述的第二开关分别具有第一连接端、第二连接端、第一时钟端和第二时钟端，所述的跨阻放大器具有正输入端、负输入端、第一偏置端、第二偏置端、第三偏置端、第四偏置端和输出端，所述的第一开关的第一连接端为所述的前置相敏检测器的第一输入端，所述的第二开关的第一连接端为所述的前置相敏检测器的第二输入端，所述的第一开关的第一时钟端和所述的第二开关的第二时钟端连接且其连接端为所述的前置相敏检测器的第一时钟端，所述的第一开关的第二时钟端和所述的第二开关的第一时钟端连接且其连接端为所述的前置相敏检测器的第二时钟端，所述的第一开关的第二连接端和所述的跨阻放大器的负输入端连接，所述的第二开关的第二连接端和所述的跨阻放大器的正输入端连接，所述的跨阻放大器的第一偏置端为所述的前置相敏检测器的第一偏置端，所述的跨阻放大器的第二偏置端为所述的前置相敏检测器的第二偏置端，所述的跨阻放大器的第三偏置端为所述的前置相敏检测器的第三偏置端，所述的跨阻放大器的第四偏置端为所述的前置相敏检测器的第四偏置端，所述的跨阻放大器的第五偏置端为所述的前置相敏检测器的第五偏置端，所述的跨阻放大器的输出端为所述的前置相敏检测器的输出端；

所述的跨阻放大器包括第一电阻、第二电阻、第一电容和运算放大器，所述的运算放大器具有正输入端、负输入端、第一偏置端、第二偏置端、第三偏置端、第四偏置端、第五偏置端和输出端，所述的运算放大器的正输入端和所述的第一电阻的一端连接且其连接端为所述的跨阻放大器的正输入端，所述的第一电阻的另一端接地，所述的运算放大器的负输入端和所述的第二电阻的一端连接且其连接端为所述的跨阻放大器的负输入端，所述的第二电阻的另一端、所述的运算放大器的输出端和所述的第一电容的一端连接且其连接端为所述的跨阻放大器的输出端，所述的第一电容的另一端接地，所述的运算放大器的第一偏置端为所述的跨阻放大器的第一偏置端，所述的运算放大器的第二偏置端为所述的跨阻放大器的第二偏置端，所述的运算放大器的第三偏置端为所述的跨阻放大器的第三偏置端，所述的运算放大器的第四偏置端为所述的跨阻放大器的第四偏置端，所述的运算放大器的第五偏置端为所述的跨阻放大器的第五偏置端。

2.根据权利要求1所述的一种硅波导电导检测电路，其特征在于所述的运算放大器包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管和第二电容；所述的第一MOS管、所述的第二MOS管、所述的第七MOS管、所述的第八MOS管、所述的第九MOS管、所述的第十MOS管、所述的第十四MOS管、所述的第十五MOS管、所述的第十六MOS管、所述的第十七MOS管和所述的第十八MOS管均为P型MOS管；所述的第三MOS管、所述的第四MOS管、所述的第五MOS管、所述的第六MOS管、所述的第十一MOS管、所述的第十二MOS管和所述的第十三MOS管均为N型MOS管；所述的第一MOS管的栅极和所述的第十七MOS管的栅极连接且其连接端为所述的运算放大器的负输入端，所述的第一MOS管的源极、所述的第二MOS管的源极和所述的第十五MOS管的漏极连接，所述的第一MOS管的漏极、所述的第三MOS管的漏极和所述的第五MOS管的源极连接；所述的第二MOS管的栅极和所述的第十八MOS管的栅极连接且其连接端为所述的运算放大器的正输入端，所述的第二MOS管的漏极、所述的第四MOS管的漏极和所述的第六MOS管的源极连接，所述的第三MOS管的栅极和所述的第四MOS管的栅极连接且其连接端为所述的运算放大器的第一偏置端，所述的第三MOS管的源极、所述的第四MOS管的源极、所述的第十一MOS管的源极、所述的第十二MOS管的源极和所述的第十三MOS管的源极均接地，所述的第五MOS管的漏极、所述的第七MOS管的漏极、所述的第七MOS管的栅极和所述的第八MOS管的栅极连接，所述的第五MOS管的栅极和所述的第六MOS管的栅极连接且其连接端为所述的运算放大器的第二偏置端，所述的第六MOS管的漏极、所述的第八MOS管的漏极、所述的第九MOS管的栅极、所述的第十四MOS管的栅极和所述的第二电容的一端连接，所述的第七MOS管的源极、所述的第八MOS管的源极、所述的第九MOS管的源极、所述的第十MOS管的源极、所述的第十四MOS管的源极、所述的第十五MOS管的源极和所述的第十六MOS管的源极均接入电源，所述的第九MOS管的漏极、所述的第十一MOS管的栅极、所述的第十一MOS管的漏极、所述的第十二MOS管的栅极和所述的第十七MOS管的漏极连接，所述的第十MOS管的栅极为所述的运算放大器的第三偏置端，所述的第十MOS管的漏极、所述的第十二MOS管的漏极、所述的第十三MOS管的栅极和所述的第十八MOS管的漏极连接，所述的第十三MOS管的漏极、所述的第十四MOS管的漏极和所述的第二电容的另一端连接且其连接端为所述的运算放大器的输出端，所述的第十五MOS管的栅极为所述的运算放大器的第四偏置端，所述的第十六MOS管的栅极为所述的运算放大器的第五偏置端，所述的第十六MOS管的漏极、所述的第十七MOS管的源极和所述的第十八MOS管的源极连接。

3.根据权利要求1所述的一种硅波导电导检测电路，其特征在于所述的第一开关包括第十九MOS管和第二十MOS管，所述的第十九MOS管为NMOS管，所述的第二十MOS管为PMOS管；所述的第十九MOS管的栅极为所述的第一开关的第一时钟端，所述的第二十MOS管的栅极为所述的第一开关的第二时钟端，所述的第十九MOS管的源极和所述的第二十MOS管的源极连接且其连接端为所述的第一开关的第一连接端，所述的第十九MOS管的漏极和所述的第二十MOS管的漏极连接且其连接端为所述的第一开关的第二连接端；所述的第二开关的电路结构与所述的第一开关的电路结构相同。

4.根据权利要求1所述的一种硅波导电导检测电路，其特征在于所述的带通滤波器包括第三电容、第四电容和三个结构相同的带通滤波单元，每个所述的带通滤波单元分别具有正输入端、负输入端和输出端，将三个所述的带通滤波单元分别称为第一带通滤波单元、第二带通滤波单元和第三带通滤波单元；所述的第一带通滤波单元的正输入端接地，所述的第一带通滤波单元的负输入端、所述的第二带通滤波单元的输出端、所述的第四电容的一端、所述的第三带通滤波单元的负输入端和所述的第三带通滤波单元的输出端连接且其连接端为所述的带通滤波器的输出端，所述的第四电容的另一端接地，所述的第一带通滤波单元的输出端、所述的第三电容的一端和所述的第二带通滤波单元的正输入端连接，所述的第三电容的另一端接地，所述的第二带通滤波单元的负输入端接地，所述的第三带通滤波单元的正输入端为所述的带通滤波器的输入端。

5.根据权利要求4所述的一种硅波导电导检测电路，其特征在于每个所述的带通滤波单元分别包括第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管、第二十五MOS管、第二十六MOS管、第二十七MOS管、第二十八MOS管、第二十九MOS管、第三十MOS管和直流源；所述的第二十一MOS管、所述的第二十二MOS管、所述的第二十七MOS管、所述的第二十八MOS管、所述的第二十九MOS和所述的第三十MOS管均为NMOS管；所述的第二十三MOS管、所述的第二十四MOS管、所述的第二十五MOS管和所述的第二十六MOS管均为PMOS管；所述的第二十一MOS管的栅极为所述的带通滤波单元的负输入端，所述的第二十一MOS管的源极、所述的第二十二MOS管的源极和所述的第二十九MOS管的漏极连接，所述的第二十一MOS管的漏极、所述的第二十三MOS管的漏极、所述的第二十三MOS管的栅极和所述的第二十五MOS管的栅极连接，所述的第二十二MOS管的栅极为所述的带通滤波单元的正输入端，所述的第二十二MOS管的漏极、所述的第二十四MOS管的漏极、所述的第二十四MOS管的栅极和所述的第二十六MOS管的栅极连接，所述的第二十三MOS管的源极、所述的第二十四MOS管的源极、所述的第二十五MOS管的源极和所述的第二十六MOS管的源极均接入电源，所述的第二十五MOS管的漏极、所述的第二十七MOS管的漏极、所述的第二十七MOS管的栅极和所述的第二十八MOS管的栅极连接，所述的第二十六MOS管的漏极和所述的第二十八MOS管的漏极连接且其连接端为所述的带通滤波单元的输出端，所述的第二十七MOS管的源极、所述的第二十八MOS管的源极、所述的第二十九MOS管的源极和所述的第三十MOS管的源极均接地，所述的第二十九MOS管的栅极、所述的第三十MOS管的栅极、所述的第三十MOS管的漏极与所述的直流源连接。

6.根据权利要求1所述的一种硅波导电导检测电路，其特征在于所述的后置相敏检测器包括第三开关、第四开关、第五开关和第六开关；所述的第三开关、所述的第四开关、所述的第五开关和所述的第六开关分别具有第一连接端、第二连接端、第一时钟端和第二时钟端；所述的第三开关的第一连接端和所述的第四开关的第一连接端连接且其连接端为所述的后置相敏检测器的输入端，所述的第三开关的第二时钟端、所述的第四开关的第一时钟端、所述的第五开关的第二时钟端和所述的第六开关的第一时钟端连接且其连接端为所述的后置相敏检测器的第一时钟端，所述的第三开关的第一时钟端、所述的第四开关的第二时钟端、所述的第五开关的第一时钟端和所述的第六开关的第二时钟端连接且其连接端为所述的后置相敏检测器的第二时钟端，所述的第三开关的第二连接端和所述的第六开关的第一连接端连接且其连接端为所述的后置相敏检测器的第一输出端，所述的第四开关的第二连接端和所述的第五开关的第一连接端连接且其连接端为所述的后置相敏检测器的第二输出端，所述的第五开关的第二连接端和所述的第六开关的第二连接端连接且其连接端为所述的后置相敏检测器的参考电压端。

7.根据权利要求6所述的一种硅波导电导检测电路，其特征在于所述的第三开关包括第三十一MOS管和第三十二MOS管，所述的第三十一MOS管为NMOS管，所述的第三十二MOS管为PMOS管；所述的第三十一MOS管的栅极为所述的第三开关的第一时钟端，所述的第三十二MOS管的栅极为所述的第三开关的第二时钟端，所述的第三十一MOS管的源极和所述的第三十二MOS管的源极连接且其连接端为所述的第三开关的第一连接端，所述的第三十一MOS管的漏极和所述的第三十二MOS管的漏极连接且其连接端为所述的第三开关的第二连接端；所述的第四开关的电路结构、所述的第五开关的电路结构、所述的第六开关的电路结构均与所述的第三开关的电路结构相同。

8.根据权利要求1所述的一种硅波导电导检测电路，其特征在于每个所述的低通滤波器分别包括第三电阻和第五电容，所述的第三电阻的一端为所述的低通滤波器的输入端，所述的第三电阻的另一端和所述的第五电容的一端连接且其连接端为所述的低通滤波器的输出端，所述的第五电容的另一端接地。