CN109521951B - 处理特征数据的系统、方法以及使用其的存储器控制系统 - Google Patents

处理特征数据的系统、方法以及使用其的存储器控制系统 Download PDF

Info

Publication number
CN109521951B
CN109521951B CN201811085087.1A CN201811085087A CN109521951B CN 109521951 B CN109521951 B CN 109521951B CN 201811085087 A CN201811085087 A CN 201811085087A CN 109521951 B CN109521951 B CN 109521951B
Authority
CN
China
Prior art keywords
data
resolution
distribution data
cell distribution
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811085087.1A
Other languages
English (en)
Other versions
CN109521951A (zh
Inventor
吴玄教
卢承京
卢慧悧
宋镇百
李东起
李熙元
林东厚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109521951A publication Critical patent/CN109521951A/zh
Application granted granted Critical
Publication of CN109521951B publication Critical patent/CN109521951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种特征数据预处理系统包括：数据获取设备，其收集包括根据第一默认读取电平定义的第一单元分布数据和根据第二默认读取电平定义的第二单元分布数据的特征数据；数据预处理装置，据根据剪裁范围合并第一单元分布数据和第二单元分布数来生成训练数据，其中剪裁范围是根据第一默认电平和第二默认电平来定义的；以及数据库，其存储从数据预处理装置通信的训练数据。

Description

处理特征数据的系统、方法以及使用其的存储器控制系统
相关交叉引用
本申请要求于2017年9月19日在韩国知识产权局提交的韩国专利申请第10-2017-0120657号的优先权，其主题通过引用并入文本
技术领域
本发明构思涉及用于处理特征(characteristic)数据的预处理系统、装置和方法以及使用其的存储器控制系统。
背景技术
闪速存储器设备包括存储器单元阵列，该存储器单元阵列包括多个块，多个块中的每一个包括页，并且页中的每一个包括非易失性存储器单元。
闪速存储器设备可以被分类为NAND闪速存储器设备和NOR闪速存储器设备。非易失性存储器单元包括浮置栅极。
在未被访问或刷新的情况下数据保持存储在闪速存储器单元中时，在构成的浮置栅极上的电荷逐渐丢失。在对于一个或多个闪速存储器单元的浮置栅极电荷的这种耗散中的某点处，分布特征将恶化到存储的数据状态变成错误或不连贯的程度。
也就是说，当恶化的(多个)阈值电压落到低于(多个)读取电压时，在读取操作期间将错误地解释从闪速存储器单元读取的数据的位值。因此，从闪速存储器单元取回的读取信息将包括一个或多个位错误。
因此，通过分析和补偿恶化的操作条件来调节(或校正)对于非易失性存储器单元的实际电压电平是重要的。为此，分析、识别和校正描述非易失性存储器单元的错误的特征数据是必要的。
发明内容
一方面，本发明构思提供了能够减少特征数据错误的特征数据预处理系统。另一方面，本发明构思提供了能够减少特征数据错误的特征数据预处理装置。又一方面，本发明构思的提供了减少特征数据错误的特征数据预处理方法。又一方面，本发明构思提供了通过减少特征数据错误来展示改进性能的存储器控制系统。
然而，本发明构思的各方面不限于本文中阐述这样。通过参考下面给出的本发明构思的详细描述，本发明构思的上述和其它方面对于本发明构思所属领域中的普通技术人员将变得更加显而易见。
根据本发明构思的一方面，提供了特征数据预处理系统，包括：数据获取设备，其收集包括根据第一默认读取电平定义的第一单元分布数据和根据第二默认读取电平定义的第二单元分布数据的特征数据；数据预处理装置，其根据剪裁范围合并第一单元分布数据和第二单元分布数据以生成训练数据，其中根据第一默认电平和第二默认电平定义剪裁范围；以及数据库，其存储从数据预处理装置通信的训练数据。
根据本发明构思的另一方面，提供了特征数据预处理装置，包括：数据预处理系统，其接收使用第一分辨率从第一NAND闪速存储器导出的m个第一单元分布数据并且接收使用不同于第一分辨率的第二分辨率从第二NAND闪速存储器导出的m个第二单元分布数据，其中“m”是等于第一NAND闪速存储器和第二NAND闪速存储器中的每一个的读取位的数量的整数，其中数据预处理装置包括：平均上池化模块，其均衡第一分辨率和第二分辨率；以及数据合并模块，其根据m个剪裁范围合并第一单元分布数据和第二单元分布数据以生成相应的训练数据。
根据本发明构思的另一方面，提供了存储器控制系统，包括：数据获取设备，其收集包括第一单元分布数据和第二单元分布数据的多个特征数据；数据预处理装置，其根据预先确定的剪裁范围合并第一单元分布数据和第二单元分布数据以生成训练数据；数据库，包括训练数据；以及机器学习模型，其学习训练数据以导出控制系数。
根据本发明构思的另一方面，提供了特征数据预处理方法，包括：收集包括第一单元分布数据和第二单元分布数据的多个特征数据，其中第一单元分布数据包括n个第一默认读取电平并且第二单元分布数据包括n个第二默认读取电平，以及根据预先确定的n个剪裁范围合并第一单元分布数据和第二单元分布数据以生成训练数据，其中基于第一默认电平和第二默认电平来定义剪裁范围。
根据本发明构思的另一方面，提供了数据预处理的方法，包括：接收使用第一分辨率从第一NAND闪速存储器导出的m个第一单元分布数据和接收使用与第一分辨率不同的第二分辨率从第二NAND闪速存储器导出的m个第二单元分布数据，其中“m”是等于第一NAND闪速存储器和第二NAND闪速存储器中的每一个的读取位的数量的整数；均衡第一和第二分辨率；根据m个剪裁范围合并第一单元分布数据和第二单元分布数据以生成相应的训练数据；并且将训练数据存储在数据库中。
附图说明
通过参考附图详细描述其示例性实施例，本发明构思的上述和其他方面和特征将变得更加显而易见，其中：
图1是示出根据本发明构思的实施例的可以被用于特征数据预处理系统中的特征数据的定义的一种可能方法的概念图；
图2是示出可以被包括在图1的特征数据中的示例性单元分布数据的图表；
图3是示出根据本发明构思的实施例的特征数据预处理系统的总体框图；
图4是在一个示例中进一步示出图3的特征数据预处理系统10的框图；
图5是列出NAND闪速存储器的示例性默认读取电平的表格；
图6是示出图4的数据合并模块220的操作的一种可能方法的概念图；
图7是列出根据本发明构思的实施例的可能由特征数据预处理系统使用的示例性剪裁范围的表格；
图8是示出根据本发明构思的实施例的特征数据预处理系统的特征数据预处理装置的框图；
图9是用于解释图8的平均上池化模块的操作的概念图；
图10是用于解释单元分布数据被图8的平均上池化模块平均上池化的情况的概念图；
图11是示出根据本发明构思的实施例的特征数据预处理系统的另一特征数据预处理装置的框图；
图12是用于解释图11的数据清理模块的操作的概念图；
图13是示出根据本发明构思的实施例的特征数据预处理系统的又一特征数据预处理装置的框图；
图14是用于解释根据本发明构思的一些实施例的特征数据预处理系统的数据分析器的框图；
图15是用于解释图14的数据分析器的操作的概念图；
图16是图14的数据分析器的第七决策树的示例性结构图。
图17是图14的数据分析器的决策森林的示例性结构图。
图18是用于解释根据本发明构思的一些实施例的特征数据预处理系统的另一数据分析器的框图；和
图19是示出由图18的数据分析器确定的决策多项式方程的系数的示例性表格。
具体实施方式
在下文中，将参照附图描述本发明构思的某些实施例。实施例从包括NAND闪速存储器的示例中引出，但是本发明构思的范围不限于此。作为功能设备和/或系统组件，NAND闪速存储器可以被提供为具有各种尺寸并且可以以各种配置提供NAND闪速存储器。然而，不管具体的尺寸或配置如何，构成NAND闪速存储器单元的全部或(多个)选择的部分可以由各种存储器单元特征数据(以下统称为“特征数据”)来描述或表征。
图1示出了根据本发明构思的实施例的一种方法，其中从各个NAND闪速存储器导出的特征数据与预处理系统结合使用。在这一点上，各个NAND闪速存储器可以展示显著不同的特征数据，即使它们是使用(多个)相同的工艺类似地设计和制造的。特征数据可以被不同地定义或表达，但是可以包括例如单元分布数据、编程/擦除(program/erase，PE)循环数据、字线(wordline，WL)号数据、保留数据、温度数据等。实际上，每个NAND闪速存储器可以被有效地且分别地描述为与考虑周密的(即适当地定义的)对应的特征数据有关。进一步地，可以根据对应的特征数据跨越一系列操作和/或环境条件来描述每个NAND闪速存储器的性能。
这是一个值得注意的可能性，因为由相同的工艺制造的NAND闪速存储器仍然可能展示出不同的诸如单元分布数据的性能能力。也就是说，作为一个示例，单元分布数据(例如，表征NAND闪速存储器单元可以在其上被编程的电压范围的数据)可以在类似地制造的NAND闪速存储器之间变化，并且可能在使用期间和/或作为不同的测量方法的结果进一步偏离。
图2是示出可以被包括在对于(例如)3位NAND闪速存储器的特征数据中的单元分布数据的图表。参照图2，图表的横轴指示电压，并且纵轴指示单元计数。识别到NAND闪速存储器通常可用作单级单元(single level cell，SLC)、多级单元(multi-level cell，MLC)和三级单元(triple level cell，TLC)，图2的示例假定TLC(或3位NAND存储器单元)的使用能够以八(8)个可能的数据状态(即第一至第八状态，或S1至S8)中的一个来存储数据。这里，可以将第一状态S1归属于位状态000，将第二状态S2归属于位状态001，将第三状态S3归属于位状态010，将第四状态S4归属于位状态011，将第五状态S5归属于位状态100，将第六状态S6归属于位状态101，将第七状态S7归属于位状态110，将第八状态S8归属于位状态111。
在读取操作期间(即响应于运行指向NAND闪速存储器的(多个)识别的地址的读取操作)，可以使用对应的第一至第七默认读取电平R1至R7分别识别八(8)个可能的数据状态中的每一个。也就是说，当NAND闪速存储器的读取电压低于第一默认读取电平R1时，可以识别第一状态S1；当读取电压在第一默认读取电平R1和第二默认读取电平R2之间时，可以识别第二状态S2；当读取电压在第二默认读取电平R2和第三默认读取电平R3之间时，可以识别第三状态S3；当读取电压在第三默认读取电平R3和第四默认读取电平R4之间时，可以识别第四状态S4；当读取电压在第四默认读取电平R4和第五默认读取电平R5之间时，可以识别第五状态S5；当读取电压在第五默认读取电平R5与第六默认读取电平R6之间时，可以识别第六状态S6；当读取电压在第六默认读取电平R6和第七默认读取电平R7之间时，可以识别第七状态S7，并且当读取电压高于第七默认读取电平R7时，可以识别第八状态S8。因此，NAND闪速存储器可以说使用(2N-1)个默认读取电平来区分数据状态，其中“N”是被用于在NAND闪速存储器中存储数据的位的数量。
正如将被理解的是，单元分布数据可以被不同地定义。例如，单元分布数据可以包括开始电压(Vs)、结束电压(Ve)和定义的分辨率。例如，在图2中示出的示例的上下文中，假设开始电压Vs-确定(或测量)单元分布数据开始处的电压-为-3.0V，并且假设结束电压Ve-确定单元分布数据结束处的电压-为5.0V。进一步地，在该上下文中，术语“分辨率”表示在开始电压Vs和结束电压Ve之间定义的电压范围上的测量间隔。图2的示出示例假设单元分布数据分辨率为40mV。因此，对于任何给定的读取操作，可以在对于单元分布数据的测量的时间(例如，在NAND闪速存储器测试期间)处设置开始电压Vs、结束电压Ve和分辨率。当分辨率被设置得相对较大时，可以有效地利用被用以存储产生的单元分布数据的存储器或寄存器空间。
图3是示出根据本发明构思的实施例的特征数据预处理系统的总体框图；这里，特征数据预处理系统包括第一数据预处理系统10和第一数据分析器20。
第一数据预处理系统10可以被用于预处理从NAND闪速存储器导出(或测量)的特征数据。产生的特征数据可以对于对应的NAND闪速存储器使用不同格式来导出。因此，只有当潜在格式不同的特征数据被合并成具有共同格式的数据集合时，后续的数据分析中的错误的发生才会被最小化。因此，在接收到特征数据时，第一数据预处理系统10预处理特征数据以生成适于附加处理和/或后续分析的训练数据。
第一数据分析器20可以被用于从第一数据预处理系统10接收产生的训练数据，并且通过运行一个或多个机器学习技术来“学习”训练数据，并且提供与该训练数据相关联的适当的“参数”训练数据。在这种情况下，由第一数据分析器20提供的参数中的一个可以是在定义(或搜索)对于NAND闪速存储器的特征数据的(多个)最佳读取电平方面有用的信息。
图4是在一个示例中进一步示出图3的第一数据预处理系统10的框图，其包括数据获取设备100、数据预处理装置200和数据库300。
数据获取设备100可以被用于收集多个特征数据(例如，第一至第四特征数据或Data1至Data4)。这里，第一至第四特征数据可以是从四(4)个不同的NAND闪速存储器中导出的特征数据。与前面的描述一致，第一至第四特征数据中的每一个可以包括单元分布数据、P/E循环数据和字线号数据等。
数据获取设备100可以被用于收集第一至第四特征数据(Data1至data4)，并将收集的特征数据通信(例如，发送)到数据预处理装置200。如图3示出的示例所示，可以从数据预处理装置200分开地提供数据获取设备100，但是在本发明构思的一些实施例中，数据获取设备100可以被包括在数据预处理装置200中。
因此，数据预处理装置200接收由数据获取设备100收集的第一至第四特征数据。数据预处理装置200于是预处理第一至第四特征数据以便生成对应的训练数据。数据预处理装置200于是可以将训练数据通信(例如，发送和/或存储)到数据库300。
在本发明构思的某些实施例中，数据预处理装置200可以包括数据合并模块220，其中数据合并模块220被用于“合并”第一至第四特征数据以生成训练数据。
参照图2和图4，被包括在特征数据中的单元分布数据可以具有唯一的默认读取电平。作为每个NAND闪速存储器的唯一值的默认读取电平是被确定为用于确定一个或多个数据状态的读取电平的电压值。
因此，扩展以上描述，即使在使用(多个)相同工艺来制造相同设计(或模型或部件编号)的NAND闪速存储器的情况下，仍然可以获得不同的读取电平，并且可以将这些读取电平设置为默认读取电平。
例如，图5是列出对于第一特征数据(Data1)和第二特征数据(Data2)的不同默认读取电平的表格，其中这样的差异电平可能归因于制造中的小变化。这里，针对第一TLCNAND闪速存储器和第二TLC闪速存储器列出七个默认读取电平(R1至R7)作为各个特征数据的部分。第一至第七默认读取电平R1至R7可以在不同单元分布数据内的不同方向上有所不同。也就是说，第一特征数据Data1中的第一默认读取电平R1大于第二特征数据Data2中的第一默认读取电平R1，但是第一特征数据Data1中的第四默认读取电平R4等于第二特征数据Data2中的第四默认读取电平R4。由于这仅仅是一个示例，所以两个特征数据之间的幅度可以在各个默认读取电平之间有所不同也是可能的。
第一特征数据Data1中的第五默认读取电平R5为1260mV，并且第二特征数据Data2中的第五默认读取电平R5为1275mV。即使从NAND闪速存储器读取的、测量第一特征数据Data1的电压是1300mV并且从NAND闪速存储器读取的、测量第二特征数据Data2的电压也是1300mV，根据例如用于获得这些数据的测量条件，这也可以具有不同的含义。
也就是说，第一特征数据(Data1)的单元分布数据中的电压可以是指R5+40mV，其中第二特征数据(Data2)的单元分布数据中的电压可以是指R5+25mV。因此，对于第一单元分布数据(Data1)的单元计数值1300mV可以与第二单元分布数据(Data2)相关联的单元计数值相比具有不同的含义。
识别到这种差异，如果单元分布数据(例如，第一至第四特征数据，Data1至Data4)被简单地合并，则合并的数据几乎肯定将会包含错误或错误诱导因素。并且因而，在这样的错误数据中执行学习的学习模型不能被假设为具有正确的值或正确的结构。
现在参照图4、图6和图7，在本发明构思的某些实施例中，可以使用图4的数据合并模块220以执行数据剪裁和数据合并。在该上下文中，术语“数据剪裁”是指数据的分离或分配。也就是说，在本发明构思的某些实施例中，数据合并模块220可以根据某些定义的“剪裁范围”将第一至第四特征数据(Data1到Data4)的单元分布数据分离。
这里，各个剪裁范围可以根据各个默认读取电平来定义(或分离)。例如，假设“M”个默认读取电平，可能存在“m”个剪裁范围，其中根据对应的默认读取电平来定义每个相应的剪裁范围。
参照图7的表格，第一剪裁范围被定义为通过将0至1000mV添加到第一默认读取电平R1而得到的值，并且第二剪裁范围被定义为通过将0至1000mV添加到第二默认读取电平R2而得到的值。第三剪裁范围被定义为通过将0至1000mV添加到第三默认读取电平R3而得到的值，并且第四剪裁范围被定义通过将-1000mV至1000mV添加到第六默认读取电平R6而得到的值。第五剪裁范围被定义为通过将0至2000mV添加到第五默认读取电平R5而得到的值，第六剪裁范围被定义为通过将-1000到1000mV添到第六默认值读取电平R6而得到的值，并且第七剪裁范围被定义为通过将-1000至1000mV添加到第七默认读取电平R7而得到的值。
因此，可以根据各个剪裁范围将第一至第四特征数据(Data1至Data4)的单元分布数据划分成m个集合。因此，产生的训练数据可以包括第一至第m训练数据TD1至TDm(例如，对于TLC NAND闪速存储器来说，m＝7)。
在图4和图6的示出的示例中，数据合并模块220可以被用于合并根据各个剪裁范围分离的单元分布数据。也就是说，数据合并模块220可以通过合并对应于第一剪裁范围的所有单元分布数据来生成第一训练数据TD1，通过合并对应于第二剪裁范围的所有单元分布数据来生成第二训练数据TD2等，直到生成第m训练数据TDm。因此，可以由数据合并模块220生成训练数据的“m”个集合(例如，对于SLC的训练数据的一个集合、对于MLC的训练数据的三个集合以及对于TLC的训练数据的七个集合)。
在这点上应该注意的是，训练数据集合和对应的(多个)默认读取电平的定义可以被不同地确定。例如，在图7的示出的示例中，第四剪裁范围不是由第四默认读取电平R4定义的，而是由第六默认读取电平来R6定义的。进一步地，剪裁范围不需要在大小方面是统一的。
以此方式，可以考虑特别的存储器设备(例如，NAND闪速存储器)的操作特性。例如，假设TLC NAND闪速存储器及其对应的读取操作，则可以对NAND闪速存储器的每一页面执行分开的读取操作。因此，可以一起读取与第一默认读取电平R1和第五默认读取电平R5相对应的最低有效位(least significant bits，LSB)，并且可以一起读取与第二默认读取电平R2、第四默认读取电平R4以及第六默认读取电平R6相对应的中心有效位(centersignificant bits，CSB)。进一步地，可以一起读取与第三默认读取电平R3和第七默认读取电平R7相对应的最高有效位(most significant bits，MSB)。
假设对于每一页执行两次读取操作，由于与第二默认读取电平R2、第四默认读取电平R4以及第六默认读取电平R6相对应的CSB具有三个默认电平，所以有可能同时读取两个默认读取电平区域而不分开地执行读取操作。因此，可以基于第六默认读取电平R6来定义与第四默认读取电平R4和第六默认读取电平R6相对应的第四剪裁范围和第六剪裁范围。
进一步地，如上所述，由于不同数量的读取电平可以与每一页相关联，所以各种剪裁范围可以彼此不同。也就是说，第一、第二和第三剪裁范围中的每一个可以是1000mV，而第四、第五、第六和第七剪裁范围中的每一个可以是2000mV。
当然，本文中描述的剪裁范围和参考电压都是示例性的，并且本发明构思不限于此。也就是说，在根据本发明构思的实施例的特征数据预处理系统中，可以根据需要设置各种剪裁范围的数量和对应的范围。
返回参照图4，数据库300可以被用于存储由数据预处理装置200生成的训练数据。也就是说，第一至第m训练数据TD1至TDm可以被存储在数据库300中以用于随后参考和/或通信到第一数据分析器20。
当合并具有不同默认读取电平的特征数据时，根据本发明构思的一些实施例的特征数据预处理系统可以在考虑不同默认读取电平时执行数据的适当合并。以这种方式生成的训练数据可以被用于建立更有意义并且更准确的学习模型，因为它不包括当在不考虑默认读取电平的情况下合并训练数据时会存在的错误。采用这种学习模型方法，可以使NAND闪速存储器的后续控制更加精确和准确。
在下文中，将参考图2和图8、图9和图10来描述根据本发明构思的一些实施例的另一特征数据预处理系统。
图8是进一步示出根据本发明构思的实施例的替代特征数据预处理系统10的另一特征数据预处理装置11的框图。图9是在一个示例中示出图8的平均上池化模块210的操作的概念图，并且图10是进一步描述其中单元分布数据被图8的平均上池化模块平均上池化的情况的列表。
共同参照图2和图8、图9和图10，根据本发明构思的实施例的特征数据预处理系统的第二数据预处理系统11的数据预处理装置200还包括平均上池化模块210。平均上池化模块210可以从数据获取设备100接收第一至第四特征数据(Data1至Data4)中的单元分布数据。这里，为了该描述的目的，假设图2中显示的单元分布数据已经使用不同分辨率被导出。如前所述，这种单元分布数据很难在没有进一步考虑的情况下准确地合并。
平均上池化模块210可以被用于实质地“匹配”单元分布数据的不同分辨率。因此，平均上池化模块210可以将分辨率匹配的单元分布数据通信到数据合并模块220，并且数据合并模块220于是可以将具有相同分辨率的单元分布数据合并到适当的剪裁范围中。
参照图9，假设第一特征数据(Data1)的单元分布数据具有40mV的分辨率，并且第二特征数据(Data2)的单元分布数据具有60mV的分辨率。平均上池化模块210可以被用于将第一特征数据Data1和第二特征数据Data2两者转换为具有在此被表示为“K”mV的共同分辨率的单元分布数据。
在图9和图10中的示出的示例中，K可以是作为第一特征数据(Data1)的分辨率的40和作为第二特征数据(Data2)的分辨率的60的公约数。具体地，参照图10并且假设K＝5，将描述平均上池化模块210的操作。
在第一特征数据(Data1)的单元分布数据中，-2000mV处的单元计数值可以是6313，而在-1960mV处的单元计数值可以是1549。因此，当分辨率为5mV时，40mV包括八个5mV间隔，从-2035mV到-2000mV的一个5mv分辨率可以具有6313/8≒789.1的单元计数值。类似地，从-1995mV至-1960mV的一个5mV的分辨率可以具有1549/8≒193.6的单元计数值。
平均上池化之前的单元计数值是整数，但平均上池化之后的单元计数值可以是双类型信息。但是，该实施例不限于此。
根据本发明构思的实施例的特征数据预处理系统允许具有不同分辨率的单元分布数据的分辨率格式彼此一致，以便使得后续的剪裁和合并能够被更容易地执行。因此，具有不同分辨率的单元分布数据也可以被用于生成训练数据而没有困难，并且以这种方式获得的学习模型允许NAND闪速存储器的控制更加精确。
在下文中，将参照图11和图12来描述根据本发明构思的实施例的另一特征数据预处理系统12。
图11是在一个示例中示出根据本发明构思的实施例的特征数据预处理系统的另一特征数据预处理装置的框图，并且图12是进一步解释图11的数据清理模块的操作的概念图。
参照图11和图12，根据本发明构思的实施例的特征数据预处理系统的第三数据预处理系统12的数据预处理装置200还包括数据清理模块230。
数据清理模块230可以从数据合并模块220接收第一至第m训练数据TD1至TDm。数据清除模块230可以从第一至第m训练数据TD1至TDm中去除无意义的数据(例如，过期的数据和/或无效的数据，诸如很少使用的初始状态信息、破坏的数据、错误的测量数据和/或损坏的传输数据)。这里，由数据清理模块30的“数据的去除”表示被包括在第1至第m训练数据TD1至TDm中的无意义数据部分的去除，而不是第1至第m训练数据TD1至TDm中的任意一个的去除。
在这点上，第1至第m训练数据TD1至TDm可以包含关于NAND闪速存储器的过时或无效信息。特别地，这可能是当NAND闪速存储器已经被用于某预先确定的时间段时的情况。因此，第1至第m训练数据TD1至TDm应该合适地描述NAND闪速存储器(即使是已经被用于很长一段时间的NAND闪速存储器(以下称为“恶化的存储器设备”))的操作的有意义的数据。如果另外无意义的数据与第1至第m训练数据TD1至TDm混合，则使用该无意义数据构建的学习模型的准确度可能会被降低。因此，数据清理模块230可以被用于去除无意义的数据。
在其(训练数据TD1至TDm)被从数据清理模块230通信到数据库300时，数据清理模块230可以进一步增加第1到第m训练数据TD1至TDm的有效性。
根据本发明构思的特定实施例的特征数据预处理装置可以提前去除无意义数据以增加训练数据的适应性。因此，在将来有可能更准确地控制NAND闪速存储器。
在下文中，将参照图13描述根据本发明构思的一些实施例的特征数据预处理系统，其中图13是示出根据本发明构思的实施例的特征数据预处理系统的又一特征数据预处理装置的框图。
参照图13，根据本发明构思的一些实施例的特征数据预处理系统的第三数据预处理系统13的数据预处理装置200包括平均上池化模块210、数据合并模块220和数据清理模块230。
首先，平均上池化模块210可以从数据获取设备100接收第一至第四特征数据(Data1至Data4)中的单元分布数据。平均上池化模块210可以匹配具有不同分辨率的单元分布数据的分辨率。因此，第一至第四特征数据中的单元分布数据可以具有相同的分辨率。
随后，数据合并模块220可以根据各个剪裁范围将第一至第四特征数据的单元分布数据划分为m个集合。此时，可以基于每个默认读取电平来定义剪裁范围。
进一步地，数据合并模块220可以合并根据剪裁范围中的每一个被划分的单元分布数据。也就是说，数据合并模块220可以通过合并针对剪裁范围中的每一个的单元分布数据来生成多个训练数据，即第一至第m训练数据TD1至TDm。
随后，数据清理模块230可以从数据合并模块220接收第一至第m训练数据TD1至TDm。数据清理模块230可以从第一至第m训练数据TD1至TDm去除无意义的数据。
根据本实施例的特征数据预处理系统可以适当地合并具有彼此不同的分辨率的单元分布数据，并且可以适当地合并具有彼此不同的默认读取电平的单元分布数据。进一步地，该特征数据预处理系统可以通过去除无意义的数据来生成高纯度的训练数据。
在下文中，将参考图1、图3和图14、图15、图16和图17来描述根据本发明构思的一些实施例的特征数据预处理系统。
图14是在一个示例中进一步示出根据本发明构思的实施例的特征数据预处理系统的数据分析器20的框图。图15是用于解释图14的数据分析器的操作的概念图。图16是图14的数据分析器的第七决策树的示例性结构图，并且图17是图14的数据分析器的决策森林的示例性结构图。
参照图1、图3和图14、图15、图16和图17，根据本发明构思的实施例的特征数据预处理系统的第一数据分析器20包括聚类模块500和机器学习模块400。第一数据分析器20可以从第一数据预处理系统10接收训练数据。当然，还可以提供上述第二数据预处理系统11或第三数据预处理系统12来代替第一数据预处理系统10。
第一数据分析器20可以导出用于控制NAND闪速存储器的参数P。该参数P可以被用作用于通过使用新的NAND闪速存储器器的特征数据作为输入来导出NAND闪速存储器的最佳读取电平的工具。
聚类模块500可以从数据库300接收训练数据。聚类模块500可以对每个训练数据进行聚类并将聚类的训练数据分类为多个类别。
特别地，在训练数据当中，单元分布数据由连续值组成，所以可能难以应用被应用于离散值的学习模型。因此，训练数据由聚类模块500分类为多个类别，并且类别中的每一个都可以被应用于学习模型。
机器学习模块400可以从聚类模块500接收被分类为多个类别的训练数据。机器学习模块400可以导出用于控制NAND闪速存储器的上述参数P。
机器学习模块400包括算法选择模块410、特性(feature)选择模块420和学习模块430。
算法选择模块410可以选择适合于训练数据的算法。例如，当训练数据具有连续值时，算法选择模块410可以选择基于线性回归的递归分区算法、多元线性回归算法或多逻辑回归算法。
进一步地，当训练数据具有如本实施例中的离散值时，算法选择模块410可以选择C4.5算法、诸如随机森林的决策树算法或具有简单结构的神经网络模型。
特性选择模块420可以选择用于应用由算法选择模块410选择的算法的属性。这里，“属性”可以指的是特征数据中的PE循环数据、温度数据、字线号数据和单元分布数据当中的特定位置处的单元计数数据。
特性选择模块420可以通过在所有独立属性(即P/E循环数据、温度数据、字线号数据和单元分布数据)当中的特定位置处的单元计数数据来执行属性选择，以及执行从属属性(即最佳读取电平)之间的相关性分析。
也就是说，特性选择模块420可以通过分析任何独立属性是否与最佳读取电平高度相关来选择要应用的属性。
学习模块430可以使用由算法选择模块410选择的算法和由特性选择模块420选择的属性来构建用于预测最佳读取电平的模型。可以通过用于自学习训练数据的机器学习来构建该模型。
由学习模块430构建的预测模型可以以参数(P)格式来表达。也就是说，可以以通过将确定的参数应用于输入数据而以导出输出数据的格式来表达预测模型。
当由学习模块430构建的预测模块的性能不是很好时，算法选择模块410和特性选择模块420可以分别再次选择算法和属性。因此，学习模块430可以导出新的参数。
参照图15，将描述当算法选择模块410选择分类和回归树(classification andregression tree，CART)算法时的数据流。
训练数据TD被存储在数据库300中，并且该训练数据TD可以包括第1至第m训练数据TD1至TDm。第1至第m训练数据TD1至TDm可以由前述第一至第四数据预处理系统10至13生成。
可以通过由算法选择模块410选择的学习算法LA来分别学习第1至第m训练数据TD1至TDm。在这种情况下，可以通过相同种类的学习算法LA来学习第一至第m训练数据TD1至TDm中的全部。
然而，由特性选择模块420选择的属性可以分别被应用于第1至第m训练数据TD1至TDm。对于第1至第m训练数据TD1至TDm中的每一个，这些属性可能不同。
由于根据所使用的属性而完全不同地学习学习算法LA，因此当属性被不同地选择时，它们可以被认为是不同的学习算法LA。因此，可以通过使用在这方面彼此不同的学习算法LA(尽管使用相同种类的算法)来学习第1至第m训练数据TD1至TDm。
分类和回归树(CART)算法是一种使用决策树的算法。因此，第一训练数据TD1可以通过学习算法LA形成第一决策树T1，并且第二训练数据TD2可以通过学习算法LA形成第二决策树T2。类似地，第m训练数据TDm可以形成第m个决策树。
参照图16，当m＝7时可以识别第七决策树，即用于TLC NAND闪速存储器的学习模型。
第七决策树可能具有八个子属性SA和九个类别C。在这种情况下，类别C可以由聚类模块500决定，或者可以由算法导出。在该实施例中，学习模型可以通过CART算法自我导出类别C。
由特性选择模块420在第七决策树中选择的属性可以是R7(第七默认读取电平)+220mV处的导通单元计数值(OCC@(R7+220mV))。
导通单元计数值可以不是简单地指在特定电压处的单元计数值，而是可以是指在低于特定电压的电压处通过累积所有单元计数值而获得的值。
使用导通单元计数值而不是单元计数值的原因很简单。其原因是测量了导通单元计数值而非单元计数值，并且通过操作将这些测量的导通单元计数值转换为单元计数值。也就是说，当使用导通单元计数值时，可以进一步减小系统的操作量，并且因此可以以更高的速度执行数据分析。
写在第七决策树中的每一个节点的顶部上的数量可以是以10mV为单位的默认读取电平和候选读取电平之间的差值。也就是说，首先，当第七默认读取电平(R7)-260mV的电压被设置为候选读取电平并且在第七默认读取电平(R7)+220mV处的导通单元计数值大于137e+3时，导通单元计数值移动到左节点，并且，此时，候选读取电平可以被设置为第七默认读取电平(R7)-350mV。
在这种情况下，当在第七默认读电平(R7)+220mV处的导通单元计数值大于141e+3时，导通单元计数值移动到左节点，并且，此时，候选读取电平可以被设置为第七默认读电平(R7)-380mV。
在这种情况下，当在第七默认读电平(R7)+220mV处的导通单元计数值大于147e+3时，导通单元计数值移动到左节点(叶节点，即最后一个节点)，并且，此时，候选读取电平可以被设置为第七默认读取电平(R7)-550mV。
也就是说，通过这种方式，可以通过分支来找到最佳读取电平。在这种情况下，必要的信息只是在第七默认读取电平(R7)+220mV处的导通单元计数值。在每个节点和类(C)中，可以显示当前节点的分布比例。也就是说，在作为第一节点的根节点处的分布比率变成100％，并且可以在每个分支前进时降低。在作为最低节点的叶节点处的分布比率的总和可以是100％。如图16所示，在叶节点处的分布比率的总和超过100％，因为分布比率是四舍五入的。
参照图17，当m＝7时，将描述决策森林P。决策森林P指的是多个决策树(即第一至第七决策树T1至T7)被聚集。
具体地，在第一决策树T1中，特性选择模块420选择在第一默认读取电平(R1)-540mV处的P/E循环数据和导通单元计数值作为属性。在第二决策树T2中，特性选择模块420选择在第一默认读取电平(R1)420mV处的P/E循环数据和导通单元计数值作为属性。在第三决策树T3中，特性选择模块420选择在第三默认读取电平(R3)-300mV处的PE循环数据和导通单元计数值作为属性。
在第四决策树T4中，特性选择模块420选择在第六默认读取电平(R6)-250mV处的P/E循环数据和导通单元计数值作为属性。在第五决策树T5中，特性选择模块420选择在第五默认读取电平(R5)-450mV处的P/E循环数据和导通单元计数值作为属性。在第六决策树T6中，特性选择模块420选择在第六默认读取电平(R6)-250mV处的P/E循环数据和导通单元计数值作为属性。在第七决策树T7中，特性选择模块420选择在第七默认读取电平(R7)-220mV处的P/E循环数据和导通单元计数值作为属性。
如此以来，决策森林P可以包含不同的决策树。不同的决策树中的每一个(即第一至第七决策树T1至T7)可以具有不同的子属性SA和不同的类别。进一步地，决策森林P可以具有决策树，该决策树具有不同种类的属性和不同结构(即朝向叶节点的步骤的数量、分支的数量等)。
如上所述，TLC NAND闪速存储器可以对每一个页执行读取操作。因此，可以一起读取与第一读取电平R1和第五默认读取电平R5相对应的最低有效位(LSB)，并且可以一起读取与第二默认读取电平R2、第四默认读取电平R4、及第六默认读取电平R6相对应的中心有效位(CSB)。进一步地，可以一起读取与第三默认读取电平R3和第七默认读取电平R7相对应的最高有效位(most significant bits，MSB)。
假设对于每一个页均匀地执行两个读取操作，由于与第二默认读取电平R2、第四默认读取电平R4和第六默认读取电平R6相对应的CSB具有三个默认电平，因此有可能在不分开地执行读取操作的情况下同时读取两个默认读取电平区域。因此，与第四默认读取电平R4和第六默认读取电平R6相对应的第四决策树T4和第六决策树T6可以具有相同的属性。然而，该实施例不限于此，并且可以根据存储器的操作不同地执行属性的选择。
再次参照图15，以这种方式形成的参数P，即本实施例中的决策森林可以通过新的输入数据Di来导出输出数据Do。这里，输入数据Di可以是P/E循环、导通单元计数值等，并且输出数据Do可以是最佳读取电平。
根据本实施例的特征数据预处理系统可以预处理具有不同默认读取电平的单元分布数据，以生成针对每个剪裁范围合并的训练数据。因此，可以通过为每一个训练数据选择属性并应用算法来导出分开的最佳读取电平。也就是说，在SLC的情况下可以构建一个预测模型，在MLC的情况下可以独立地构建四个预测模型，并且在TLC的情况下可以独立地构建七个预测模型。
因此，根据本发明构思的一些实施例的特征数据预处理系统和NAND闪速存储器控制系统可以导出NAND闪速存储器的更准确和精确的最佳读取电平。
在下文中，将参考图18和图19来描述根据本发明构思的一些实施例的特征数据预处理系统。将省略或简化与上述内容重叠的内容。
图18是用于解释根据本发明构思的一些实施例的特征数据预处理系统的另一数据分析器的框图，图19是示出由图18的数据分析器确定的决策多项式方程的系数的示例性表格。
参照图18和图19，根据本发明构思的一些实施例的特征数据预处理系统的第二数据分析器21可以仅包括机器学习模块400。
第二数据分析器21可以从数据库300接收训练数据。特别地，训练数据的单元分布数据由连续值组成。在这种情况下，训练数据可以在不聚类的情况下被发送到机器学习模块400。
机器学习模块400的算法选择模块410可以选择基于线性回归的递归分区算法、多元线性回归算法或多逻辑回归算法。
将参照图19描述在算法选择模块410选择多元线性回归算法的情况下的决策多项式方程。
在该实施例中，可以使用决策方程，而不是图14至图17的实施例中的决策森林P。当决策方程是多项式方程时，多项式方程的示例由y＝A+Bx+Cx2+Dx3表示。然而，该实施例不限于此。也就是说，决策多项式可以是不仅具有4阶而且还具有其他阶的多项式。
在一些实施例中，决策方程可以被定义为对数方程或指数方程。也就是说，决策方程不限于此，只要它是用于预测最佳读取电平的方程即可。
当使用决策森林等时，根据本实施例的特征数据预处理系统可以具有小得多的代码大小。由于移动电器在代码大小方面受到很大限制，因此有可能在减少这种大小的代码的同时为学习部分提供精确的预测。进一步地，由于它是数学方程，所以甚至对于没有学习过的部分也可以提供预测。
在下文中，将参照图2、图5到图7、图9、图10和图12来描述根据本发明构思的一些实施例的特征数据预处理系统。
首先，参照图2、图9和图10，由于图2中示出的单元分布数据可能具有不同的分辨率，所以这些分辨率可以被匹配。示例性地，假设第一特征数据Data1的单元分布数据具有40mV的分辨率并且第二特征数据的单元分布数据具有60mV的分辨率。
第一特征数据(Data1)的单元分布数据和第二特征数据(Data2)的单元分布数据两者都被转换成具有K mV分辨率的单元分布数据。在这种情况下，“K”可以是作为第一特征数据(Data1)的单元分布数据的分辨率40以及作为第二特征数据(Data2)的单元分布数据的分辨率60的公约数。
随后，参照图5、图6和图7，执行数据剪裁和数据合并。
数据裁剪可以是指分离数据。第一至第四特征数据(Data1至Data4)的单元分布数据可以根据剪裁范围被分离。随后，可以合并由剪裁范围分离的单元分布数据。
也就是说，与第一剪裁范围相对应的所有单元分布数据被合并以生成第一训练数据TD1。类似地，与第二剪裁范围相对应的所有单元分布数据被合并以生成第二训练数据TD2，并且第n训练数据TDn也可以以相同的方式生成。
随后，参照图12，可以从第1至第m训练数据去除无意义的数据，即(例如)可以去除无效数据。例如，无效数据可以是类似于很少使用的初始状态的NAND闪速存储器上的数据，或者可以是由于测量或传输期间的损坏而看起来不正确的数据。
根据本实施例的特征数据预处理方法可以适当地合并具有彼此不同的分辨率的单元分布数据，并且可以适当地合并具有彼此不同的默认读取电平的单元分布数据。进一步地，这种特征数据预处理方法可以通过去除无意义的数据来生成高纯度训练数据。
虽然已经参照本发明构思的示例性实施例具体示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由以下权利要求限定的本发明构思的范围的情况下，可以在其中进行形式和细节上的各种改变。因此，期望的是，本发明的实施例在所有方面都被认为是说明性的而非限制性的，参考所附权利要求而不是前面的描述来指示本发明的范围。

Claims (20)

1.一种特征数据预处理系统，包括：
数据获取设备，收集包括根据第一默认读取电平定义的第一单元分布数据和根据第二默认读取电平定义的第二单元分布数据的特征数据；
数据预处理装置，根据剪裁范围合并第一单元分布数据和第二单元分布数据以生成训练数据，其中所述剪裁范围根据第一默认读取电平和第二默认读取电平来定义；以及
数据库，存储从所述数据预处理装置通信的训练数据。
2.根据权利要求1所述的特征数据预处理系统，其中，第一默认读取电平的数量、第二默认读取电平的数量、第一单元分布数据的数量以及第二单元分布数据的数量分别等于“m”的整数值，并且
其中，根据对于第一单元分布数据和第二单元分布数据的m个默认读取电平来定义m个剪裁范围。
3.根据权利要求1所述的特征数据预处理系统，其中，使用第一分辨率来定义第一单元分布数据，并且使用不同于第一分辨率的第二分辨率来定义第二单元分布数据，并且
所述数据预处理装置还包括：
平均上池化模块，均衡第一单元分布数据的第一分辨率和第二单元分布数据的第二分辨率。
4.根据权利要求3所述的特征数据预处理系统，
其中所述平均上池化模块将第一单元分布数据的第一分辨率和第二单元分布数据的第二分辨率均衡为第三分辨率，并且
第三分辨率是第一分辨率和第二分辨率的公约数。
5.根据权利要求4所述的特征数据预处理系统，其中，所述平均上池化模块将与第一单元分布数据的第一分辨率相对应的单元计数均匀地划分为与第三分辨率相对应的单元计数。
6.根据权利要求1所述的特征数据预处理系统，其中，所述数据预处理装置还包括数据清理模块，所述数据清理模块在将所述训练数据通信到所述数据库之前从所述训练数据去除无意义的数据。
7.根据权利要求2所述的特征数据预处理系统，其中“m”等于2N-1，并且“N”是提供所述特征数据的存储器设备的读取数据位的数量。
8.根据权利要求7所述的特征数据预处理系统，其中，所述存储器设备为NAND闪速存储器设备，N＝3，并且第一默认读取电平和第二默认读取电平中的每一个分别包括第一至第七顺序增加的默认读取电平。
9.根据权利要求8所述的特征数据预处理系统，其中，m个剪裁范围包括第一至第七剪裁范围，
第一剪裁范围、第二剪裁范围和第三剪裁范围分别基于第一读取电平、第二读取电平和第三读取电平，
第五剪裁范围、第六剪裁范围和第七剪裁范围分别基于第五读取电平、第六读取电平和第七读取电平，并且
第四剪裁范围、第五剪裁范围和第六剪裁范围基于相同的读取电平。
10.根据权利要求9所述的特征数据预处理系统，其中，第四剪裁范围和第六剪裁范围基于第六读取电平。
11.一种特征数据预处理装置，包括：
数据预处理系统，接收使用第一分辨率从第一NAND闪速存储器导出的m个第一单元分布数据和使用不同于第一分辨率的第二分辨率从第二NAND闪速存储器导出的m个第二单元分布数据，其中“m”等于2N-1，并且“N”是等于对于第一NAND闪速存储器和第二NAND闪速存储器中的每一个的读取位的数量的整数，
其中所述数据预处理装置包括：
平均上池化模块，均衡第一分辨率和第二分辨率；以及
数据合并模块，根据m个剪裁范围合并第一单元分布数据和第二单元分布数据以生成对应的训练数据。
12.根据权利要求11所述的特征数据预处理装置，其中，所述平均上池化模块使用小于第一分辨率或第二分辨率中的一个的第三分辨率来均衡第一分辨率和第二分辨率。
13.根据权利要求11所述的特征数据预处理装置，还包括：
数据清理模块，从所述训练数据去除无意义的数据。
14.根据权利要求11所述的特征数据预处理装置，其中，根据对于第一单元分布数据和第二单元分布数据的m个默认读取电平来定义所述m个剪裁范围。
15.根据权利要求14所述的特征数据预处理装置，其中，所述m个剪裁范围包括第1至第m剪裁范围，并且第k个剪裁范围的大小在第一单元分布数据与第二单元分布数据之间彼此相等，其中“k”是整数。
16.一种存储器控制系统，包括：
数据获取设备，收集包括第一单元分布数据和第二单元分布数据的多个特征数据；
数据预处理装置，根据预先确定的剪裁范围合并第一单元分布数据和第二单元分布数据以生成训练数据，其中，预先确定的剪裁范围是根据对于第一单元分布数据和第二单元分布数据的默认读取电平来定义的；
数据库，存储生成的训练数据；以及
机器学习模型，学习存储在数据库中的训练数据以导出控制系数。
17.根据权利要求16所述的存储器控制系统，其中，所述机器学习模型包括：
算法选择模块，通过分析所述多个特征数据来选择适当的算法；
属性选择模块，选择所述特征数据的核心属性；以及
学习模型，使用所述算法和所述核心属性构建预测模型。
18.根据权利要求17所述的存储器控制系统，其中，所述机器学习模型对所述多个特征数据进行聚类，并将所述聚类的特征数据分类为多个类别。
19.根据权利要求17所述的存储器控制系统，其中，所述属性选择模块通过所述特征数据的属性和最佳读取电压的相关性分析来选择所述核心属性。
20.根据权利要求19所述的存储器控制系统，其中，所述预测模型为所述剪裁范围中的每一个剪裁范围导出独立的控制系数。
CN201811085087.1A 2017-09-19 2018-09-18 处理特征数据的系统、方法以及使用其的存储器控制系统 Active CN109521951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170120657A KR102353405B1 (ko) 2017-09-19 2017-09-19 특성 데이터 전처리 시스템, 장치, 방법 및 이를 이용한 메모리 제어 시스템
KR10-2017-0120657 2017-09-19

Publications (2)

Publication Number Publication Date
CN109521951A CN109521951A (zh) 2019-03-26
CN109521951B true CN109521951B (zh) 2023-03-28

Family

ID=65720220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811085087.1A Active CN109521951B (zh) 2017-09-19 2018-09-18 处理特征数据的系统、方法以及使用其的存储器控制系统

Country Status (3)

Country Link
US (1) US10613795B2 (zh)
KR (1) KR102353405B1 (zh)
CN (1) CN109521951B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210031220A (ko) 2019-09-11 2021-03-19 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20210057254A (ko) 2019-11-11 2021-05-21 삼성전자주식회사 스토리지 장치 및 그 동작방법
KR20210082875A (ko) 2019-12-26 2021-07-06 삼성전자주식회사 머신 러닝을 이용한 비휘발성 메모리 장치의 동작 제어 방법 및 스토리지 시스템
US11586958B2 (en) * 2020-04-06 2023-02-21 Micron Technology, Inc. Apparatuses, systems, and methods for machine learning using on-memory pattern matching
US20220027083A1 (en) * 2020-07-27 2022-01-27 Microchip Technology Inc. Regression Neural Network for Identifying Threshold Voltages to be Used in Reads of Flash Memory Devices
KR20220021753A (ko) 2020-08-14 2022-02-22 삼성전자주식회사 불휘발성 메모리의 파워 로스 프로텍션 영역에 저장된 온 셀 카운트를 복원하여 읽기 동작을 수행하는 스토리지 장치
KR20220058278A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법
KR20220077312A (ko) 2020-12-01 2022-06-09 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성된 컨트롤러의 동작 방법 및 스토리지 장치의 동작 방법
KR20220086733A (ko) 2020-12-16 2022-06-24 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 저장 장치
US11514992B2 (en) 2021-02-25 2022-11-29 Microchip Technology Inc. Method and apparatus for reading a flash memory device
US11934696B2 (en) 2021-05-18 2024-03-19 Microchip Technology Inc. Machine learning assisted quality of service (QoS) for solid state drives
US11699493B2 (en) 2021-05-24 2023-07-11 Microchip Technology Inc. Method and apparatus for performing a read of a flash memory using predicted retention-and-read-disturb-compensated threshold voltage shift offset values
US11514994B1 (en) 2021-05-28 2022-11-29 Microchip Technology Inc. Method and apparatus for outlier management
CN117480732A (zh) 2021-09-28 2024-01-30 微芯片技术股份有限公司 具有陷阱块管理的ldpc解码

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156766A (ja) * 2003-11-25 2005-06-16 Nec Corp 表示システムおよびそれを用いた電子機器
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US8458563B2 (en) * 2008-06-23 2013-06-04 Ramot At Tel Aviv University Ltd. Reading a flash memory by joint decoding and cell voltage distribution tracking
KR101486980B1 (ko) * 2008-10-27 2015-01-30 삼성전자주식회사 불휘발성 메모리의 문턱 전압 산포의 분석 방법
KR101578518B1 (ko) * 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
KR20120138170A (ko) * 2011-06-14 2012-12-24 에스케이하이닉스 주식회사 반도체 시스템, 비휘발성 메모리 장치 및 리드 방법
KR101934892B1 (ko) 2012-10-17 2019-01-04 삼성전자 주식회사 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템
KR102038408B1 (ko) 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
TWI521513B (zh) 2013-06-28 2016-02-11 群聯電子股份有限公司 讀取電壓設定方法、控制電路與記憶體儲存裝置
CN104616695B (zh) 2013-11-05 2017-12-22 光宝科技股份有限公司 固态存储装置及其读取电压设定方法
US9455029B2 (en) * 2014-05-23 2016-09-27 Micron Technology, Inc. Threshold voltage analysis
US8891303B1 (en) * 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
KR102450971B1 (ko) * 2015-05-08 2022-10-05 삼성전자주식회사 객체 인식 장치 및 방법
JP6536295B2 (ja) 2015-08-31 2019-07-03 富士通株式会社 予測性能曲線推定プログラム、予測性能曲線推定装置および予測性能曲線推定方法
US10347343B2 (en) * 2015-10-30 2019-07-09 Seagate Technology Llc Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean

Also Published As

Publication number Publication date
KR102353405B1 (ko) 2022-01-19
KR20190032116A (ko) 2019-03-27
US20190087119A1 (en) 2019-03-21
CN109521951A (zh) 2019-03-26
US10613795B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN109521951B (zh) 处理特征数据的系统、方法以及使用其的存储器控制系统
US20230317165A1 (en) Global responder signal circuitry for memory arrays
US9069659B1 (en) Read threshold determination using reference read threshold
US11721399B2 (en) Memory system with dynamic calibration using a trim management mechanism
TWI596616B (zh) 胞元間干擾的消除
US9431118B1 (en) System, method and computer program product for processing read threshold information and for reading a flash memory module
US11043275B2 (en) Memory system, read method, program, and memory controller
CN111143685B (zh) 一种商品推荐方法及装置
CN104979018A (zh) 测试半导体存储器的方法
CN112784549B (zh) 一种生成图表的方法、装置、及存储介质
KR20210152385A (ko) 메모리 장치 및 이의 동작 방법
CN115617867A (zh) 时间序列的预测方法、电子设备和存储介质
CN115269247A (zh) 基于深度森林的闪存坏块预测方法、系统、介质及设备
CN112148942A (zh) 基于数据聚类的业务指标数据分类方法及装置
US11295229B1 (en) Scalable generation of multidimensional features for machine learning
CN115017990B (zh) 一种交通流量预测方法、装置、设备及存储介质
CN112396428A (zh) 一种基于用户画像数据的客群分类管理方法及装置
CN111046912A (zh) 特征衍生方法、装置及计算机设备
CN102117380B (zh) 简化基于矩阵的Boosting算法的系统及方法
Agarwal et al. A machine learning model to prune insignificant attributes
US20200250536A1 (en) Gpu-based artificial intelligence system using channel-level architecture search for deep neural network
CN116016142B (zh) 传感网络故障识别方法、装置、计算机设备和存储介质
US20200364314A1 (en) Method and apparatus with system verification based on reinforcement learning
CN117171010A (zh) 模糊测试用例生成方法、装置、设备及介质
CN116310557A (zh) 基于动态类原型生成机制的类增量学习方法及产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant