CN109521942A - 一种基于高分辨率示波器的can总线协议分析系统及方法 - Google Patents

一种基于高分辨率示波器的can总线协议分析系统及方法 Download PDF

Info

Publication number
CN109521942A
CN109521942A CN201811340498.0A CN201811340498A CN109521942A CN 109521942 A CN109521942 A CN 109521942A CN 201811340498 A CN201811340498 A CN 201811340498A CN 109521942 A CN109521942 A CN 109521942A
Authority
CN
China
Prior art keywords
data
bus
label
circuit
oscillscope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811340498.0A
Other languages
English (en)
Other versions
CN109521942B (zh
Inventor
贺增昊
姜正吉
杨江涛
邵成华
吕增强
田万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Instruments Co Ltd CETI
Original Assignee
China Electronics Technology Instruments Co Ltd CETI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Instruments Co Ltd CETI filed Critical China Electronics Technology Instruments Co Ltd CETI
Priority to CN201811340498.0A priority Critical patent/CN109521942B/zh
Publication of CN109521942A publication Critical patent/CN109521942A/zh
Application granted granted Critical
Publication of CN109521942B publication Critical patent/CN109521942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/029—Software therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及检测设备技术领域，具体涉及高分辨率示波器的CAN总线协议分析系统及方法。一种基于高分辨率示波器的CAN总线协议分析系统，包括通道调理电路、ADC、FPGA和存储器，FPGA逻辑处理与控制模块；所述的FPGA逻辑处理与控制模块与FPGA的采集数据处理电路、存储器连接，用于实现CAN总线协议的解码和触发以及存储控制功能。本发明的基于高分辨率示波器的CAN总线协议分析系统，在原有高分辨率示波器硬件电路的基础上增加CAN总线协议分析的FPGA逻辑处理与控制模块以及在上位机处理系统中集成数据处理和显示模块的方式实现了CAN总线协议分析功能。该方法既有利于示波器产品成本降低，而且解码和触发速度快，显示方式丰富，用户使用方便。

Description

一种基于高分辨率示波器的CAN总线协议分析系统及方法
技术领域
本发明涉及检测设备技术领域，具体涉及高分辨率示波器的CAN总线协议分析系统及方法。
背景技术
CAN是Controller Area NetWork的缩写，中文名字叫控制器区域网，是由博世公司在20世纪八十年代研发的一种分层串行数据通信协议，专门用于汽车的监测与控制。
CAN总线是一种差分的2线接口总线，CAN总线将非归零(NRZ)位编码与位填充一起使用，保证了消息的紧凑及最小的转换数量和高抗噪声能力。CAN总线的消息传输为多主方式，在总线空闲时每个节点都可以开始传送消息。消息广播到网络上的所有节点。在多个节点同时发起消息时，位仲裁用来确定那条消息的优先权较高。CAN总线的数据传输采用帧格式的形式，按照帧格式的不同，分为含有11位标识符的标准帧和含有29位标识符的扩展帧。CAN总线的帧类型分为数据帧、远程帧、错误帧和过载帧。总线上检测到错误的任何节点会传输一个错误帧，导致总线上所有节点能够看到当前消息不完整，传输节点会重新发送消息。接收设备如果没有准备好接收数据，发起过载帧。数据帧用来传输数据，远程帧用来请求数据。数据帧和远程帧由每个帧开头和结束的开始位和停止位控制，包括下述字段：仲裁字段、控制字段、数据字段、CRC字段和ACK字段，如图1所示。
SOF-CAN帧以帧开头(SOF)位开始
仲裁字段-仲裁字段包括标识符(地址)和一些标识位组成，采用标准格式和扩展个是的标识符时，仲裁字段的包含成员有所不同。标识符(地址)可以采用标准格式(11位-2.0A版)或者扩展格式(29位-2.0B版)。当采用标准格式时，仲裁字段由11位标识符和远程请求(RTR)位组成，RTR用来区别数据帧和远程帧。当采用扩展格式时，仲裁字段由11位基本ID、18位扩展ID、SRR(替代远程请求位)、IDE(识别符扩展位)和RTR组成。
控制字段-控制字段由6位组成，标识符采用标准格式时，控制字段由IDE、r0(保留位)和4位数据长度代码组成，标识符采用扩展格式时，控制字段由数据长度代码和两位扩展位(r0、r1)组成。
数据字段-数据字段由0-8个数据字节组成。
CRC-15位循环冗余校验代码和隐性分隔符位。
ACK-确认字段长两位。第一位是时隙位，作为隐性位传输，但之后被成功地收到传输消息的任何节点传送的显性位覆盖。第二位是隐性分隔符位。
EOF-七个隐性位，表明帧尾(EOF)。
INT-三个隐性位的间断(INT)字段表明总线空闲。总线空闲时间可以是任意长度，包括零。
目前，CAN总线协议分析功能的实现方式主要有两种，一种是通过专用CAN总线协议分析仪来实现，其优点是总线协议解码和触发的速度快，缺点是需要单独购买仪器，成本高；另外一种是在示波器的基本功能基础上增加CAN总线协议分析功能，其优点是硬件成本低，仪器集成度高，使用方便，观察信号形式丰富，缺点是解码速度慢。在示波器中集成CAN总线协议分析功能也有多种实现方式，一种是硬件触发，软件解码，另一种是硬件解码和触发，软件做数据处理和显示，第一种方式相对第二种方式解码和触发速度慢，死区时间长。
高分辨示波器的一个发展趋势是功能多样化，一台示波器可以完成多路高速数模信号并行测量功能、总线分析功能、任意波形输出功能、功率测量以及数字电压表功能等多台仪器的功能，功能多样化的示波器给用户带来更大的便捷。为了实现示波器的总线分析功能，一般采用硬件触发、软件解码显示的方式。当采集启动后，预触发信号产生并送给硬件触发模块，硬件解码模块收到预触发信号后对接收到的采集系统的采集数据进行分析，提取总线数据的帧信息，通过将提取的帧信息与用户输入的触发条件比较判断得出触发信号，触发信号产生后送给送到采集系统，采集系统完成采集，并通知系统软件采集结束，系统软件接收到采集结束信号后接收采集系统数字量化后的采集数据，根据用户设定的触发电平参数得到采集数据传输的比特信息，然后结合特定总线协议得到总线传输的信息。最后，将得到的总线传输信息交由上层应用软件显示。流程图如图2所示，由此流程可以看出，在软件完成串行总线解码后才能开始下一次采集过程，耗时较多，且容易漏掉感兴趣的信号。
发明内容
为了解决现有的示波器CAN总线协议分析技术存在的问题，本发明提出了一种在原有高分辨率示波器硬件电路的基础上增加CAN总线协议分析的FPGA逻辑处理与控制模块以及数据处理和显示模块的方式实现了CAN总线协议分析功能的方法。
本发明解决其技术问题采用的技术方案是：一种基于高分辨率示波器的CAN总线协议分析系统，包括通道调理电路、ADC、FPGA和存储器、FPGA逻辑处理与控制模块；所述的FPGA逻辑处理与控制模块与FPGA的采集数据处理电路、存储器连接，用于实现CAN总线协议的解码和触发以及存储控制功能。
进一步的，所述的分析系统还包括数据处理系统，所述的数据处理系统集成于示波器整机系统中，用于实现采集数据、解码数据的组合处理以及信号显示。
进一步的，所述的FPGA逻辑处理与控制模块包括依次连接的解码时钟发生电路、采集电路、解码电路和触发及存储控制电路；触发及存储控制电路又与解码时钟发生电路连接。
进一步的，所述的解码电路包括帧起始检测电路、间隙错误检测电路、位填充错误检测电路、帧类型检测电路、帧信息检测电路和帧结尾检测电路。
进一步的，数据处理系统包括数据处理模块和显示模块；所述的数据处理模块用于实现采集数据、解码数据的组合处理；所述的显示模块用于对组合处理的数据进行显示。
进一步的，所述的采集数据经组合处理后，通过显示模块进行模拟信号显示和数字信号显示；所述的解码数据经组合处理后，通过显示模块进行帧显示和事件表显示。
一种基于高分辨率示波器的CAN总线协议分析方法，包括以下步骤：
(1)、信号经过通道调理电路后，进入ADC进行数据采集；
(2)、ADC采集到的数据送入FPGA中的接收电路，采集数据经过接收电路降速处理后送入采集数据处理电路，数据经过采集处理电路处理后送往CAN总线的FPGA逻辑处理与控制模块；
(3)、FPGA逻辑处理与控制模块在解码时钟发生电路的时钟驱动下首先完成数据重新采样，然后FPGA根据总线协议检测帧起始；
(4)、FPGA检测到帧起始后，进一步完成位填充错误检测、帧类型检测、帧信息检测和帧结尾检测，然后在触发电路和存储控制电路的控制下完成解码数据存储和采集控制；
(5)、当前采集周期结束后，上位机处理系统的CAN总线协议分析模块读取步骤(2)处理后的采集数据，然后完成模拟信号显示和数字信号显示；
(6)、上位机处理系统的CAN总线协议分析模块读取步骤(4)处理后的解码数据，然后重新组合处理，处理完成后完成帧显示和事件表显示。
进一步的，步骤(4)中，解码数据以标签的形式存储。
进一步的，CAN总线标签由64位二进制数组成，高32位为标签位置数据，其中高32位的最高两位为标签类型，用来标识该32位数据为标签位置数据，固定为00，其它30位为位置计数器值；低32位为标签信息，低32位的最高两位为标签类型，用来标识该32位数据为标签信息数据，固定为01，0-7位为数据，8-15位为信息类型，其它位为保留位。
进一步的，标签位置数据是对FPGA内部计数时钟的计数值，每次开始采集时复位；总线信息位置通过与触发捕获到的标签存储的计数值比较得到，公式如下：
Tx＝(Nx-N0)*T0 (1)
其中，T0为FPGA内部计数时钟的周期，Nx为第x个标签的位置计数值，N0为触发位置处的标签位置计数值，Tx为第x个标签相对于触发位置的时间。
进一步的，步骤(5)中，采集数据处理包括荧光数据处理和AD采样数据处理，荧光数据处理实现模拟波形显示；模拟波形具有荧光效果；AD采样数据处理实现数字波形显示。
进一步的，步骤(6)中，解码数据处理是对CAN总线标签的处理，用来实现帧波形显示和事件表显示。
本发明提出了一种在原有高分辨率示波器硬件电路的基础上增加CAN总线协议分析的FPGA逻辑处理与控制模块以及在上位机处理系统中集成数据处理和显示模块的方式实现了CAN总线协议分析功能的方法。该方法既有利于示波器产品成本降低，而且解码和触发速度快，显示方式丰富，用户使用方便。该方法的FPGA逻辑处理于控制模块实现CAN总线协议的解码和触发以及存储控制功能，数据处理和显示模块实现了硬件解码数据的组合处理以及模拟信号、数字信号、帧格式和事件表等四种形式的显示。
附图说明
图1是CAN数据/远程帧的帧格式示意图；
图2是现有示波器中CAN总线协议硬件触发和软件解码方法流程图；
图3是本发明提出的CAN总线协议分析系统框图；
图4是本发明提出的CAN总线协议分析方法流程图；
图5是CAN总线硬件解码标签结构图；
图6是CAN总线AD采样数据转化算法流程；
图7 CAN总线标签存储及起始搜索示意图。
具体实施方式
本发明的基于高分辨率示波器的CAN总线协议分析系统，结构原理如图3所示，包括通道调理电路、ADC、FPGA和存储器、FPGA逻辑处理与控制模块、数据处理系统。其中，FPGA逻辑处理与控制模块与原有FPGA的采集数据处理电路、存储器连接，包括采集电路、解码时钟发生电路、解码电路、触发及存储控制电路。其余FPGA部分和电路都是原有高分辨率示波器的电路。FPGA逻辑处理与控制模块用于实现CAN总线协议的解码和触发以及存储控制功能。
解码时钟发生电路、采集电路、解码电路和触发及存储控制电路依次连接；触发及存储控制电路又与解码时钟发生电路连接。
解码电路包括帧起始检测电路、间隙错误检测电路、位填充错误检测电路、帧类型检测电路、帧信息检测电路和帧结尾检测电路。
数据处理系统集成于高分辨率示波器整机处理系统中，用于实现采集数据、解码数据的组合处理以及信号显示。数据处理系统采集数据处理模块、解码数据处理模块及显示模块。
本发明的基于高分辨率示波器的CAN总线协议分析方法，流程如图4所示，具体步骤包括：
(1)、信号经过通道调理电路后，进入ADC进行数据采集；
(2)、ADC采集到的数据送入FPGA中的接收电路，采集数据经过接收电路降速处理后送入采集数据处理电路，数据经过采集处理电路处理后送往CAN总线的FPGA逻辑处理与控制模块；
(3)、FPGA逻辑处理与控制模块在解码时钟发生电路的时钟驱动下首先完成数据重新采样，然后FPGA根据总线协议检测帧起始；
(4)、FPGA检测到帧起始后，进一步完成位填充错误检测、帧类型检测、帧信息检测和帧结尾检测，然后在触发与存储控制电路的控制下完成解码数据存储和采集控制；其中，解码数据以标签的形式存储在存储器中，标签的结构如图5所示；
(5)、当前采集周期结束后，上位机处理系统的CAN总线协议分析模块读取步骤(2)处理后的采集数据，然后完成模拟信号显示和数字信号显示；
(6)、上位机处理系统的CAN总线协议分析模块读取步骤(4)处理后的解码数据，然后重新组合处理，处理完成后完成帧显示和事件表显示。
CAN总线标签由64位二进制数组成，高32位为标签位置数据，其中高32位的最高两位为标签类型，用来标识该32位数据为标签位置数据，固定为00，其它30位为位置计数器值。低32位为标签信息，低32位的最高两位为标签类型，用来标识该32位数据为标签信息数据，固定为01，0-7位为数据，8-15位为信息类型，其它位为保留位。
标签位置数据是对FPGA内部计数时钟的计数值，每次开始采集时复位。总线信息位置通过与触发捕获到的标签存储的计数值比较得到，公式如下：
Tx＝(Nx-N0)*T0 (1)
其中，T0为FPGA内部计数时钟的周期，Nx为第x个标签的位置计数值，N0为触发位置处的标签位置计数值，Tx为第x个标签相对于触发位置的时间。
假设触发位置为时间零点(示波器的时间零点为触发位置)，这样总线传输帧的时间都可以通过上述公式计算得到。
数据处理系统中，采集数据处理包括荧光数据处理和AD采样数据处理，荧光数据处理实现模拟波形显示。模拟波形具有荧光效果；AD采样数据处理实现数字波形显示，AD采样数据先经过跟阈值电平转化的量化值比较后转化为0/1值，转化流程见图6。
数据处理系统中，解码数据处理是对CAN总线标签的处理，用来实现帧波形显示和事件表显示。该部分的关键技术包括帧波形起始搜索和帧波形伸缩。
帧波形起始搜索：标签由64位二进制也就是2个三十二数据组成，循环存储在RAM里，如果每次都读取最长存储区域2M个32位数据，会影响软件响应时间，为了缩短软件响应，需要搜索到采集开始的的标签在存储区里的位置。
如图7所示，X起始标签存储位置用POSx表示,Y触发位置标签存储位置用POStrig表示Z采集结束标签存储位置用POSz表示，YZ直接读取，x搜索获得。
用第n个标签的时钟计数个数减去触发位置的计数个数乘以计数时钟就能算出第n个标签的时间，该时间的需要满足大于采集开始时间，见公式2，通过搜索算法搜索到满足条件的最小存储位置的标签就是起始标签。搜索算法采用改进的折半查找算法，算法复杂度为N为采集标签总个数。
(POSn-POStrig)*T计数时钟>＝-TDelay-1/2*LDepth/Fsample (2)
其中，TDelay：触发延迟时间，T计数时钟：标签时间计数器周期，LDepth：存储深度，Fsample：采样率。
帧波形伸缩：像素点间隔时间随时基档位改变而改变导致了帧波形伸缩。帧波形伸缩是通过计算字段占的像素点个数实现的。计算过程如下：
像素点间隔时间：
屏幕开始时间：
T屏幕开始时间＝-TDelay-Tt*5 (4)
字段开始时间：
Tstart＝(POSstart-POStrig)*T计数时钟 (5)
字段结束时间：
Tstop＝(POSstart-POStrig)*T计数时钟 (6)
通过像素点时间间隔、屏幕开始时间、字段开始时间、字段结束时间即公式(3)-(6)计算出字段像素起始数和字段像素结束数，通过像素起始和结束位置就可以得到字段显示位置及大小从而实现了字段显示伸缩。字段像素起始数和字段像素结束数如下公式：
字段像素起始数：
字段像素结束数：

Claims (15)

1.一种基于高分辨率示波器的CAN总线协议分析系统，包括通道调理电路、ADC、FPGA和存储器；其特征在于：还包括FPGA逻辑处理与控制模块；所述的FPGA逻辑处理与控制模块与FPGA的采集数据处理电路、存储器连接，用于实现CAN总线协议的解码和触发以及存储控制功能。
2.根据权利要求1所述的基于高分辨率示波器的CAN总线协议分析系统，其特征在于：包括数据处理系统，所述的数据处理系统集成于示波器的整机系统中，用于实现采集数据、解码数据的组合处理以及信号显示。
3.根据权利要求2所述的基于高分辨率示波器的CAN总线协议分析系统，其特征在于：所述的FPGA逻辑处理与控制模块包括依次连接的解码时钟发生电路、采集电路、解码电路和触发及存储控制电路；触发及存储控制电路又与解码时钟发生电路连接。
4.根据权利要求3所述的基于高分辨率示波器的CAN总线协议分析系统，其特征在于：所述的解码电路包括帧起始检测电路、间隙错误检测电路、位填充错误检测电路、帧类型检测电路、帧信息检测电路和帧结尾检测电路。
5.根据权利要求2、3或4所述的基于高分辨率示波器的CAN总线协议分析系统，其特征在于：数据处理系统包括数据处理模块和显示模块；所述的数据处理模块用于实现采集数据、解码数据的组合处理；所述的显示模块用于对组合处理的数据进行显示。
6.根据权利要求5所述的基于高分辨率示波器的CAN总线协议分析系统，其特征在于：所述的数据处理模块包括采集数据处理模块和解码数据处理模块。
7.根据权利要求5所述的基于高分辨率示波器的CAN总线协议分析系统，其特征在于：所述的采集数据经组合处理后，通过显示模块进行模拟信号显示和数字信号显示；所述的解码数据经组合处理后，通过显示模块进行帧显示和事件表显示。
8.一种基于高分辨率示波器的CAN总线协议分析方法，包括以下步骤：
(1)、信号经过通道调理电路后，进入ADC进行数据采集；
(2)、ADC采集到的数据送入FPGA中的接收电路，采集数据经过接收电路降速处理后送入采集数据处理电路，数据经过采集处理电路处理后送往CAN总线的FPGA逻辑处理与控制模块；
(3)、FPGA逻辑处理与控制模块在解码时钟发生电路的时钟驱动下首先完成数据重新采样，然后FPGA根据总线协议检测帧起始；
(4)、FPGA检测到帧起始后，进一步完成位填充错误检测、帧类型检测、帧信息检测和帧结尾检测，然后在触发电路和存储控制电路的控制下完成解码数据存储和采集控制；
(5)、当前采集周期结束后，采集数据处理模块读取步骤(2)处理后的采集数据经组合处理后，显示模块完成模拟信号显示和数字信号显示；
(6)、解码数据处理模块读取步骤(4)处理后的解码数据，然后重新组合处理，处理完成后显示模块完成帧显示和事件表显示。
9.根据权利要求8所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：步骤(4)中，解码数据以标签的形式存储。
10.根据权利要求9所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：CAN总线标签由64位二进制数组成，高32位为标签位置数据，其中高32位的最高两位为标签类型，用来标识该32位数据为标签位置数据，固定为00，其它30位为位置计数器值；低32位为标签信息，低32位的最高两位为标签类型，用来标识该32位数据为标签信息数据，固定为01，0‐7位为数据，8‐15位为信息类型，其它位为保留位。
11.根据权利要求10所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：标签位置数据是对FPGA内部计数时钟的计数值，每次开始采集时复位；总线信息位置通过与触发捕获到的标签存储的计数值比较得到，公式如下：
Tx＝(Nx-N0)*T0 (1)
其中，T0为FPGA内部计数时钟的周期，Nx为第x个标签的位置计数值，N0为触发位置处的标签位置计数值，Tx为第x个标签相对于触发位置的时间。
12.根据权利要求8所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：步骤(5)中，采集数据处理包括荧光数据处理和AD采样数据处理，荧光数据处理实现模拟波形显示；模拟波形具有荧光效果；AD采样数据处理实现数字波形显示。
13.根据权利要求11所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：步骤(6)中，解码数据处理是对CAN总线标签的处理，用来实现帧波形显示和事件表显示；包括帧波形起始搜索和帧波形伸缩。
14.根据权利要求13所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：所述的帧波形起始搜索方法如下：X采集开始标签存储位置用POSx表示，Y触发位置标签存储位置用POStrig表示，Z采集结束标签存储位置用POSz表示，YZ直接读取，x搜索获得；用第n个标签的时钟计数个数减去触发位置的计数个数乘以计数时钟就能算出第n个标签的时间，该时间需要满足大于采集开始时间，见公式2，
(POSn-POStrig)*T计数时钟>＝-TDelay-1/2*LDepth/Fsample (2)
其中，TDelay：触发延迟时间，T计数时钟：标签时间计数器周期，LDepth：存储深度，Fsample：采样率；通过搜索算法搜索到满足条件的最小存储位置的标签就是采集开始标签。
15.根据权利要求13所述的基于高分辨率示波器的CAN总线协议分析方法，其特征在于：所述的帧波形伸缩是通过计算字段占的像素点个数实现的，计算过程如下：
像素点间隔时间：Tt：时基档位 (3)
屏幕开始时间：T屏幕开始时间＝-TDelay-Tt*5 (4)
字段开始时间：Tstart＝(POSstart-POStrig)*T计数时钟 (5)
字段结束时间：Tstop＝(POSstart-POStrig)*T计数时钟 (6)
通过像素点时间间隔、屏幕开始时间、字段开始时间、字段结束时间即公式(3)‐(6)计算出字段像素起始数和字段像素结束数，通过像素起始和结束位置就可以得到字段显示位置及大小，从而实现了字段显示伸缩；字段像素起始数和字段像素结束数如下公式：
字段像素起始数：
字段像素结束数：
CN201811340498.0A 2018-11-12 2018-11-12 一种基于高分辨率示波器的can总线协议分析系统及方法 Active CN109521942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811340498.0A CN109521942B (zh) 2018-11-12 2018-11-12 一种基于高分辨率示波器的can总线协议分析系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811340498.0A CN109521942B (zh) 2018-11-12 2018-11-12 一种基于高分辨率示波器的can总线协议分析系统及方法

Publications (2)

Publication Number Publication Date
CN109521942A true CN109521942A (zh) 2019-03-26
CN109521942B CN109521942B (zh) 2021-11-02

Family

ID=65774115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811340498.0A Active CN109521942B (zh) 2018-11-12 2018-11-12 一种基于高分辨率示波器的can总线协议分析系统及方法

Country Status (1)

Country Link
CN (1) CN109521942B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928826A (zh) * 2019-11-21 2020-03-27 中电科仪器仪表有限公司 一种低功耗数据传送模式的dphy总线协议解码与触发的方法
CN116488775A (zh) * 2023-06-25 2023-07-25 北京云枢创新软件技术有限公司 一种波形标注方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684850A (en) * 1995-08-14 1997-11-04 William K. Warburton Method and apparatus for digitally based high speed x-ray spectrometer
CN101609107A (zh) * 2009-05-27 2009-12-23 东南大学 多通道数字示波器实现波形荧光显示效果的方法
US20130207641A1 (en) * 2012-02-15 2013-08-15 Agilent Technologies, Inc. Digital oscilloscope comprising multiple data acquisition pathways
CN105608040A (zh) * 2015-12-21 2016-05-25 中国电子科技集团公司第四十一研究所 一种用fpga实现通用串行总线触发与解码的方法
CN105959143A (zh) * 2016-05-18 2016-09-21 中国电子科技集团公司第四十研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
CN106018910A (zh) * 2016-05-16 2016-10-12 中国电子科技集团公司第四十研究所 一种示波器中以太网协议分析与触发电路及方法
CN107589289A (zh) * 2017-09-04 2018-01-16 中国电子科技集团公司第四十研究所 一种基于示波器的spi总线硬件触发与解码方法
CN207425319U (zh) * 2017-08-31 2018-05-29 深圳市明微电子股份有限公司 一种自适应数据频率的解码电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684850A (en) * 1995-08-14 1997-11-04 William K. Warburton Method and apparatus for digitally based high speed x-ray spectrometer
CN101609107A (zh) * 2009-05-27 2009-12-23 东南大学 多通道数字示波器实现波形荧光显示效果的方法
US20130207641A1 (en) * 2012-02-15 2013-08-15 Agilent Technologies, Inc. Digital oscilloscope comprising multiple data acquisition pathways
CN105608040A (zh) * 2015-12-21 2016-05-25 中国电子科技集团公司第四十一研究所 一种用fpga实现通用串行总线触发与解码的方法
CN106018910A (zh) * 2016-05-16 2016-10-12 中国电子科技集团公司第四十研究所 一种示波器中以太网协议分析与触发电路及方法
CN105959143A (zh) * 2016-05-18 2016-09-21 中国电子科技集团公司第四十研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
CN207425319U (zh) * 2017-08-31 2018-05-29 深圳市明微电子股份有限公司 一种自适应数据频率的解码电路
CN107589289A (zh) * 2017-09-04 2018-01-16 中国电子科技集团公司第四十研究所 一种基于示波器的spi总线硬件触发与解码方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHENG A Y ET AL.: "Design of Vehicle CAN-Network Bit-Level Interference Testing System Based on FPGA", 《ADVANCED MATERIALS RESEARCH》 *
姜正吉等: "基于FPGA的音频总线解码模块设计及在示波器中的应用", 《电子质量》 *
贺增昊等: "数字荧光示波器的ARINC429总线协议分析软件设计", 《电子质量》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928826A (zh) * 2019-11-21 2020-03-27 中电科仪器仪表有限公司 一种低功耗数据传送模式的dphy总线协议解码与触发的方法
CN116488775A (zh) * 2023-06-25 2023-07-25 北京云枢创新软件技术有限公司 一种波形标注方法及系统
CN116488775B (zh) * 2023-06-25 2023-09-15 北京云枢创新软件技术有限公司 一种波形标注方法及系统

Also Published As

Publication number Publication date
CN109521942B (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
CN102355382A (zh) 一种控制器局域网总线分析与触发的方法
CN106021165B (zh) 一种lin总线解码、触发和分析技术
EA024623B1 (ru) Способ и система передачи данных и терминал передачи данных
CN104008078B (zh) 一种基于fpga的数据传输板之间进行高速传输的方法
CN105703885B (zh) 基于曼彻斯特码的解析方法及装置
CN109521942A (zh) 一种基于高分辨率示波器的can总线协议分析系统及方法
CN112330456A (zh) 一种超低延时硬件加速行情数据流解析系统
CN108226598A (zh) 一种示波器信号译码方法、装置及示波器
CN107707446A (zh) 一种基于fpga的sent总线解码、触发和分析方法
CN111459052B (zh) 多功能车辆总线仿真检测系统和方法
CN106018910B (zh) 一种示波器中以太网协议分析与触发电路及方法
CN108390752A (zh) 信号接收方法
CN102298565A (zh) 一种异步串行总线信号的解码与触发方法
CN109728879B (zh) 串口突发接入应用层slip协议报文同步纠错方法
CN114384354A (zh) 硬件实现的串行通讯高动态范围波特率识别方法及电路
CN113691322A (zh) 一种应用于低压漏电定位仪的通信系统及其通信方法
JP2009164833A (ja) データ処理装置およびデータ処理方法並びにプログラム
CN107004418A (zh) 一种基于音频信道的数字通信方法及装置
CN109521239A (zh) 一种示波器中arinc429总线协议分析与触发系统及方法
CN108540364A (zh) 一种基于cpld技术的mvb总线数据解码及收集方法
CN107786309B (zh) 一种免时钟同步的芯片数据传输方法、系统及电子设备
CN109309682B (zh) 一种用于数字化计量的ft3到iec61850-9-2协议转换方法及系统
CN214375920U (zh) 一种基于fpga的高速数据采集系统
CN113688083A (zh) 一种基于同步422接口的数据帧头识别系统及方法
CN110928826A (zh) 一种低功耗数据传送模式的dphy总线协议解码与触发的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Applicant after: CLP kesiyi Technology Co.,Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Applicant before: CHINA ELECTRONICS TECHNOLOGY INSTRUMENTS Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant