CN109471637B - 电路图的审查脚本调试方法 - Google Patents

电路图的审查脚本调试方法 Download PDF

Info

Publication number
CN109471637B
CN109471637B CN201811322954.9A CN201811322954A CN109471637B CN 109471637 B CN109471637 B CN 109471637B CN 201811322954 A CN201811322954 A CN 201811322954A CN 109471637 B CN109471637 B CN 109471637B
Authority
CN
China
Prior art keywords
circuit diagram
examination
information
script
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811322954.9A
Other languages
English (en)
Other versions
CN109471637A (zh
Inventor
初秀琴
戴翔宇
张超余
赵国荣
张文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811322954.9A priority Critical patent/CN109471637B/zh
Publication of CN109471637A publication Critical patent/CN109471637A/zh
Application granted granted Critical
Publication of CN109471637B publication Critical patent/CN109471637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/41Compilation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3624Software debugging by performing operations on the source code, e.g. via a compiler

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种电路图的审查脚本调试方法,主要解决现有方法中审查脚本调试效率低的问题。其实现方案为:根据电子设计交换格式行业标准解析EDIF200电路图文件,提取电路图信息,建立公共数据结构;编写接口函数获取电路图公共数据结构中储存的信息;将该公共数据结构和接口函数编译成动态链接库文件;选取PyCharm软件作为审查脚本的调试工具并进行配置,将审查脚本文件导入配置后的PyCharm软件中,配置审查脚本并明确审查功能;对已配置的审查脚本进行调试。本发明既能检测出审查脚本的语法和格式错误,也能通过接口函数获取到电路图中的信息,大大提高了电路图的审查脚本调试效率,可用于电路系统的设计。

Description

电路图的审查脚本调试方法
技术领域
本发明属于电子电路技术领域,更进一步涉及一种电路图的审查脚本调试方法,用于电路系统的设计,提高产品开发效率。
背景技术
随着电子技术的发展,电路系统的规模越来越大,电路系统的电路图做为一个十分重要的部分,其管脚的规模已经达到了数万级,如何检查电路图设计的正确性成为了一个难题。目前,用于设计电路图的电子设计自动化EDA工具往往只提供了设计规则检查DRC,只能实现简单的电路连通性检查,对于企业或科研机构日益增加的自定义检查需求却无能为力。企业和科研机构在长期的发展过程中,积累了大量的设计经验和要求规范,我们将这些经验和规范统称为设计规则。对电路图进行设计规则的检查可以大大的缩短产品的开发周期,因此迫切的需要将企业的设计规则应用到电路原理图的审查中,即将设计规则使用脚本语言转换成电路图的审查脚本。
目前,企业所编写的电路图的审查脚本均使用的是工具命令语言TCL,其格式比较复杂,对空格以及符号的使用有非常严格的要求,且没有成熟的商用软件可以对其进行调试,一旦脚本出现错误,工程师往往难以找到已编写的脚本中的语法和格式问题。另外,工程师在编写电路图的审查脚本时,需要在脚本中使用电路图审查系统提供的接口函数,来获取电路图中的元器件或者是连接关系等信息,而目前企业的电路图审查系统均为嵌套在商用电子设计自动化EDA工具中的插件,从而导致工程师在审查脚本的开发调试时并不能查看接口函数的返回结果,工程师只能通过反复的尝试,直到脚本达到预期效果,费时费力,大大的降低了脚本的调试效率。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种电路图的审查脚本调试方法,以提高脚本的调试效率。
为实现上述目的,本发明的技术方案包括如下:
(1)根据行业标准解析电子设计交换格式EDIF200电路图文件,提取电路图信息,建立公共数据结构:
1a)使用词法分析器遍历EDIF200电路图文件,根据EDIF200标准中规定的关键字要求,提取EDIF200文件中符合要求的关键词;
1b)将1a)中提取的关键词按EDIF200标准中的语法要求组成句子,传递给语法分析器,语法分析器根据句意执行对应的C++代码,提取电路图中的信息,该信息包括:设计页、器件、网络和管脚;
1c)判断1a)和1b)的结果是否正确:若正确,则使用C++中MFC的类来建立电路图的公共数据结构,否则,中断电路图信息的提取,并退出程序;
1d)将1b)中提取的电路图信息存储到1c)中已建立的公共数据结构中;
(2)编写与审查脚本交互的两类接口函数,并使用接口函数获取电路图公共数据结构中储存的信息;
2a)编写实例获取类函数,用来获取电路图公共数据结构中设计页、器件、管脚和网络;
2b)编写属性获取类函数,用来获取电路图公共数据结构中设计页、器件、管脚和网络的属性;
(3)将电路图的公共数据结构和接口函数通过Visio Studio2015软件编译生成动态链接库文件,即AVP_api.dll文件;
(4)选取PyCharm软件做为审查脚本的调试工具,完成PyCharm软件的配置;
4a)将(3)中的AVP_api.dll文件,重命名为AVP_api.pyd文件;
4b)将AVP_api.pyd文件添加到PyCharm软件的库文件路径下,完成PyCharm软件的配置;
(5)将审查脚本文件导入配置后的PyCharm软件中,在审查脚本中使用库文件的引入语句“Import AVP_api”引用AVP_api.pyd文件,得到已配置的审查脚本;
(6)明确已配置的审查脚本的审查功能,并对已配置的审查脚本进行调试:
6a)在PyCharm软件中编译配置后的审查脚本,对配置后的审查脚本进行格式和语法检测,根据PyCharm软件生成的检测报告,修改审查脚本语法和格式错误;
6b)在PyCharm软件中对配置后的审查脚本中使用的接口函数设置断点,完成断点设置后,对审查脚本进行编译操作,PyCharm软件会生成接口函数的返回结果报告,根据PyCharm软件生成的接口函数的返回结果报告,修改审查脚本的逻辑错误,即修改审查脚本中对接口函数的输入参数设置错误、使用条件设置错误,使审查脚本能够实现规定的审查功能,完成审查脚本的调试。
本发明与现有技术相比具有的优点:
1.本发明使用脚本语言Python来代替之前最常用的工具命令语言TCL语言,作为设计规则的编写语言,其相比工具命令语言TCL具有数量更丰富的库函数,语法和格式更为简单,功能更加强大,且工具命令语言TCL因其复杂的格式要求,工程师渐渐不再使用该语言,所以使用脚本语言Python来编写电路图审查脚本能够更快速高效;同时,脚本语言Python来编写电路图审查脚本,脚本的格式与语法均有成熟的软件进行检测,从而提高了审查脚本的调试与开发效率。
2.本发明使用EDIF200电路图文件作为电路图文件,并编写审查脚本可使用接口函数,使得审查系统与商用的电子设计自动化EDA工具解耦。
3.本发明将电路图的公共数据结构和两大类接口函数编译成AVP_api.pyd文件,将该文件添加至PyCharm软件的库文件路径下中,给电路图审查脚本编写的工程师提供了一种新的调试脚本的环境,在该环境下,配置好审查脚本后进行编译操作,既能检测出脚本的语法错误,也能为工程师提供脚本中每个接口函数返回的值,方便工程师进行判断与修改,从而大大的提高了审查脚本的调试与开发效率。
4.本发明使用的调试方法基于PyCharm软件,工程师能够使用PyCharm软件自带的单步调试、设置断点等高级调试功能,提高了审查脚本的调试与开发效率。
附图说明
图1是本发明的实现流程图;
图2是EDIF200文件的结构图;
图3是本发明中电路信息提取过程示意图;
图4是本发明中公共数据结构的示意图;
具体实施方式
下面结合附图对本发明做进一步的描述。
参照图1,本发明的具体实施步骤如下:
步骤1,根据行业标准解析EDIF200电路图文件,提取电路中的信息,并建立公共数据结构。
所述的EDIF200电路图文件,是指EDA工具输出的符合电子设计交换格式行业标准的文本文件,其结构如图2所示,它是以edif关键词开始,依次包含EDIF文件信息头edif_inf、设计库library和顶层设计design,且在EDIF200文件的信息头edif_inf中,包含了EDIF200的版本信息;在设计库library中,包含了电路图器件、模块、网络和管脚的符号信息;在顶层设计design中,包含有电路图设计页信息,以及设计页中器件、模块、网络和管脚的实例信息,这些信息均以文本的形式呈现。
本步骤的具体实现如下:
1a)对EDIF200电路图文件,用词法分析器和语法分析器对设计库和顶层设计中电路图信息的提取,其提取过程按照图3所示,其过程如下:
词法分析器将EDIF200电路图文件中的字符按从左至右的顺序一个一个的读入,并依据电子设计交换格式行业标准中的构词规则组成单词,然后传递给语法分析器;
语法分析器将词法分析器送来的单词按照电子设计交换格式行业标准中的语法规则组合成短的语句,并执行对应的C++代码操作,进行语法分析,提取语句中包含的电路图中的信息,该信息包括:电路图的设计页及其属性、器件及其属性、模块及其属性、网络及其属性、和管脚及其属性;
当词法分析器组成的单词不符合电子设计交换格式行业标准规范时,中断电路图信息的提取,并退出程序;
当语法分析器组成的句子不符合电子设计交换格式行业标准规范时,中断电路图信息的提取,同时将中断信息传递给词法分析器,并退出程序。
1b)使用C++中MFC的类定义方式建立电路图公共数据结构,用来储存1a)提取到的电路图信息,该电路图公共数据结构,如图4所示,数据结构中主要分为了三大类,分别为图形信息类CFigObj、实例信息类CSchObj和属性类CAttr;CFigObj类及其子类用来存储1a)提取到的电路图中设计页、器件、模块、网络和管脚的图形信息;CSchObj类及其子类用来存储1a)提取到的电路图中设计页、器件、模块、网络和管脚的符号以及实例的信息;CAttr类用来存储1a)提取到的电路图中设计页、器件、模块、网络和管脚的属性信息。
1c)将1a)中提取到设计页、器件、模块、管脚和网络的图形信息存储到数据结构中的CFigObj类及其子类中;将设计页、器件、模块、管脚和网络的符号和实例信息存储到数据结构中的CSchObj类及其子类中。
步骤2,编写与审查脚本交互的两类接口函数,使用接口函数获取电路图公共数据结构中储存的信息。
2a)编写C++代码实现实例获取类接口函数,用以获得电路图公共数据结构中的设计页、器件、模块、管脚和网络的实例信息。该类函数包括:电路图器件实例信息的函数、电路图模块实例信息的函数、电路图管脚实例信息的函数、电路图网络信息的函数、电路图模块实例信息的函数、电路图设计页信息的函数;
该类函数均通过遍历步骤1b)中电路图公共数据结构,获取CSchObj类及其子类的对象,得到电路图中的实例信息;
2b)编写C++代码实现属性获取类接口函数,用以获得电路图公共数据结构中的设计页、器件、模块、管脚和网络的属性信息。该类接口函数包括:电路图器件属性的函数、电路图模块属性的函数、电路图管脚属性的函数、电路图网络属性的函数;
该类函数均通过遍历步骤1b)中电路图公共数据结构,获得CAttr类的对象,得到电路图中的实例的属性信息。
步骤3,将电路图的公共数据结构和接口函数通过Visio Studio2015软件编译生成动态链接库文件,即AVP_api.dll文件。
3a)在Visual Studio2015软件中建立一个MFC动态链接库的工程项目;
3b)将步骤1a)中的词法分析器和语法分析器和1b)中的电路图公共数据结构及步骤2中设计的接的口函数以C++代码文件的形式添加至3a)中创建的工程项目中,并向工程项目中添加脚本语言Python的库文件中提供的“Python.h”头文件;
3c)使用Visio studio2015软件编译整个工程项目,获得MFC动态链接库文件“AVP_api.dll”。
步骤4,选取PyCharm软件做为审查脚本的调试工具,完成PyCharm软件的配置。
4a)将3c)中获得的动态链接库文件重命名为“AVP_api.pyd”;
4b)将重命名后的动态链接库文件AVP_api.pyd,添加到PyCharm软件的库文件夹路径下,完成PyCharm软件的配置。
步骤5,将审查脚本文件导入已配置的PyCharm软件中,完成审查脚本的配置。
将审查脚本导入已配置好的PyCharm软件中,在脚本文件的最开始部分增加库文件引入代码“Import AVP_api”,引用AVP_api.pyd文件,完成审查脚本的配置。
步骤6,明确已配置的审查脚本的审查功能,在PyCharm软件中完成已配置的审查脚本的调试。
6a)在完成配置后的PyCharm软件中,编译已配置的审查脚本,对审查脚本进行格式和语法检测,即根据PyCharm的检测结果修改审查脚本,PyCharm软件会将检测结果呈现在软件中的“Variables”窗口中,语法和格式的错误位置均会呈现出来,根据检测结果调整代码,完成语法和格式的修改;
6b)在PyCharm软件中对配置后的审查脚本中使用的接口函数设置断点,完成断点设置后,对审查脚本进行编译操作,生成接口函数的返回结果;
根据PyCharm软件生成的接口函数的返回结果,修改审查脚本的逻辑错误,即修改审查脚本中对接口函数的输入参数设置错误、使用条件设置错误等,使审查脚本能够实现规定的审查功能,完成审查脚本的调试。
以上描述仅是本发明的一个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变任在本发明的权利要求保护范围内。

Claims (5)

1.一种电路图的审查脚本调试方法,其特征在于,包括如下:
(1)根据电子设计交换格式行业标准解析电子设计交换格式EDIF200电路图文件,提取电路图信息,建立公共数据结构:
1a)使用词法分析器遍历EDIF200电路图文件,根据电子设计交换格式行业标准中规定的关键字要求,提取EDIF200电路图文件中符合要求的关键词;
1b)将1a)中提取的关键词按电子设计交换格式行业标准中的语法要求组成句子,传递给语法分析器,语法分析器根据句意执行对应的C++代码,提取电路图中的信息,该信息包括:设计页、器件、网络和管脚;
1c)判断1a)和1b)的结果是否正确:若正确,则使用C++中MFC的类来建立电路图的公共数据结构,否则,中断电路图信息的提取,并退出程序;
1d)将1b)中提取的电路图信息存储到1c)中已建立的公共数据结构中,该数据结构包括图形信息类CFigObj、实例信息类CSchObj和属性类CAttr,CFigObj类及其子类用来存储1b)提取到的电路图中设计页、器件、模块、网络和管脚的图形信息;CSchObj类及其子类用来存储1b)提取到的电路图中设计页、器件、模块、网络和管脚的符号以及实例的信息;CAttr类用来存储1b)提取到的电路图中设计页、器件、模块、网络和管脚的属性信息;编写C++代码实现实例获取类接口函数,用以获得电路图公共数据结构中的设计页、器件、模块、管脚和网络的实例信息;
(2)编写与审查脚本交互的两类接口函数,并使用这两类接口函数获取电路图公共数据结构中储存的信息;
2a)编写实例获取类函数,用来获取电路图公共数据结构中设计页、器件、管脚和网络;
2b)编写属性获取类函数,用来获取电路图公共数据结构中设计页、器件、管脚和网络的属性;
(3)将电路图的公共数据结构和接口函数通过Visio Studio2015软件编译生成动态链接库文件,并命名为AVP_api.dll;
(4)选取PyCharm软件做为审查脚本的调试工具,完成PyCharm软件的配置;
4a)将(3)中的AVP_api.dll文件,重命名为AVP_api.pyd文件;
4b)将AVP_api.pyd文件添加到PyCharm软件的库文件路径下,完成PyCharm软件的配置;
(5)将审查脚本文件导入配置后的PyCharm软件中,在审查脚本中使用库文件的引入语句“Import AVP_api”引用AVP_api.pyd文件,得到已配置的审查脚本;
(6)明确已配置的审查脚本的审查功能,并对已配置的审查脚本进行调试:
6a)在PyCharm软件中编译配置后的审查脚本,对配置后的审查脚本进行格式和语法检测,根据PyCharm软件生成的检测报告,修改审查脚本语法和格式错误;
6b)在PyCharm软件中对配置后的审查脚本中使用的接口函数设置断点,完成断点设置后,对审查脚本进行编译操作,PyCharm软件会生成接口函数的返回结果,根据PyCharm软件生成的接口函数的返回结果,修改审查脚本的逻辑错误,即修改审查脚本中对接口函数的输入参数设置错误、使用条件设置错误,使审查脚本能够实现规定的审查功能,完成审查脚本的调试。
2.根据权利要求1所述的方法,其特征在于,步骤1a)中的EDIF200电路图文件,是指EDA工具输出的符合电子设计交换格式行业标准的文本文件。
3.根据权利要求1所述的方法,其特征在于步骤1b)中提取电路图信息,是指使用语法分析器对EDIF200电路图文件进行解析。
4.根据权利要求1所述的方法,其特征在于,步骤(2)的接口函数,是指获取电路图基本信息的函数,包括:电路图器件信息和属性的函数、电路图网络信息和属性的函数、电路图模块信息和属性的函数和电路图设计页信息的函数,这些函数均由C++代码实现,且这些函数均通过遍历的方式访问步骤1c)中电路图的公共数据结构,获取电路图中的基本信息。
5.根据权利要求1所述的方法,其特征在于,步骤1c)中建立的电路图公共数据结构,是由C++中MFC的类来定义的,均由C++代码实现,用于存储电路图中的设计页、元器件、网络和管脚元素的信息。
CN201811322954.9A 2018-11-08 2018-11-08 电路图的审查脚本调试方法 Active CN109471637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811322954.9A CN109471637B (zh) 2018-11-08 2018-11-08 电路图的审查脚本调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811322954.9A CN109471637B (zh) 2018-11-08 2018-11-08 电路图的审查脚本调试方法

Publications (2)

Publication Number Publication Date
CN109471637A CN109471637A (zh) 2019-03-15
CN109471637B true CN109471637B (zh) 2021-07-06

Family

ID=65671733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811322954.9A Active CN109471637B (zh) 2018-11-08 2018-11-08 电路图的审查脚本调试方法

Country Status (1)

Country Link
CN (1) CN109471637B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115392160B (zh) * 2022-06-10 2024-04-09 无锡芯光互连技术研究院有限公司 一种电路图描述文件的格式转换方法
CN115392175B (zh) * 2022-08-25 2024-01-23 苏州浪潮智能科技有限公司 一种电路设计错误处理方法、装置、介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505270A (zh) * 2002-12-04 2004-06-16 华为技术有限公司 一种用于硬件设计的原理图审查方法
CN1862267A (zh) * 2005-09-19 2006-11-15 华为技术有限公司 对电路原理图进行审查的方法
CN104378373A (zh) * 2014-11-14 2015-02-25 北京邮电大学 一种面向sbc的畸形sip消息检测的方法与系统
CN106886636A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 一种高速电路系统最坏电源噪声的精确预测方法
CN107025362A (zh) * 2017-04-28 2017-08-08 无锡市同步电子科技有限公司 一种校验原理图和pcb生产数据一致性的方法
CN107256156A (zh) * 2011-12-15 2017-10-17 美光科技公司 用于状态机中的检测的方法及系统
US10012698B1 (en) * 2015-03-26 2018-07-03 Amazon Technologies, Inc. Portable test unit with load

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6427055B2 (ja) * 2015-03-31 2018-11-21 株式会社デンソー 並列化コンパイル方法、及び並列化コンパイラ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505270A (zh) * 2002-12-04 2004-06-16 华为技术有限公司 一种用于硬件设计的原理图审查方法
CN1862267A (zh) * 2005-09-19 2006-11-15 华为技术有限公司 对电路原理图进行审查的方法
CN107256156A (zh) * 2011-12-15 2017-10-17 美光科技公司 用于状态机中的检测的方法及系统
CN104378373A (zh) * 2014-11-14 2015-02-25 北京邮电大学 一种面向sbc的畸形sip消息检测的方法与系统
US10012698B1 (en) * 2015-03-26 2018-07-03 Amazon Technologies, Inc. Portable test unit with load
CN106886636A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 一种高速电路系统最坏电源噪声的精确预测方法
CN107025362A (zh) * 2017-04-28 2017-08-08 无锡市同步电子科技有限公司 一种校验原理图和pcb生产数据一致性的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Effective Radii of On-Chip Decoupling Capacitors Under Noise Constraint;Wang, J等;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20161231;第124卷(第12期);第3415-3423页 *
PCB版图审查软件PLV中基于TCL的信号完整性审查实现;朱剑;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170315(第3期);第I135-766页 *
The UML Diagram to VHDL Code Transformation Based on MDA Methodology;Chi-Pan Hwang 等;《Lecture Notes in Computer Scienc》;20131231;第7929卷(第1期);第504-510页 *
端接方式对改善高速电路串扰的分析研究;初秀琴 等;《电子科技》;20111231;第24卷(第3期);第40-43页 *

Also Published As

Publication number Publication date
CN109471637A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
US11797298B2 (en) Automating identification of code snippets for library suggestion models
US10705943B2 (en) Automating identification of test cases for library suggestion models
CN106970819B (zh) 一种基于prdl规则描述语言的c程序代码规范检查装置
US10684849B2 (en) Automating generation of library suggestion engine models
Anastasakis et al. Analysis of model transformations via alloy
US8875110B2 (en) Code inspection executing system for performing a code inspection of ABAP source codes
US8028276B1 (en) Method and system for generating a test file
US8924937B1 (en) Method and system for generating verification information and tests for software
US8527911B1 (en) Comprehending a circuit design
US9122540B2 (en) Transformation of computer programs and eliminating errors
CN109189479B (zh) 一种用于处理器指令集的并行自动化验证方法
CN109471637B (zh) 电路图的审查脚本调试方法
CN108563561B (zh) 一种程序隐性约束提取方法及系统
Cristiá et al. A language for test case refinement in the Test Template Framework
Villalobos-Arias et al. Evaluation of a model‐based testing platform for Java applications
CN114327614A (zh) 参考模型数据流记录和分析的方法及应用
CN112286784B (zh) 一种测试用例生成方法、装置、服务器及存储介质
Kalibatiene et al. Ensuring consistency in different IS models–UML case study
CN110737431A (zh) 软件开发方法、开发平台、终端设备及存储介质
Grigorev et al. String-embedded language support in integrated development environment
CN103969574A (zh) 应用FPGA实现ATE测试波形的Verilog编码方法
CN116663463B (zh) 一种电路验证方法、装置、电子设备及可读存储介质
KR100656559B1 (ko) Bibd 방법론을 이용하는 프로그램 자동 개발 장치
Hemaraj et al. Design and development of frameworks for CPU verification efficiency improvement
Youn et al. Bringing the WebAssembly Standard up to Speed with SpecTec

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant