CN117149202A - 针对硬件描述语言的编译方法、装置、设备、介质及产品 - Google Patents

Abstract

本公开涉及一种针对硬件描述语言的编译方法、装置、设备、介质以及计算机程序产品。该编译方法包括获得以硬件描述语言编写的源代码，并判断源代码是否包括用于生成多个实例的循环生成语句，例如可产生对象的多次例化的语句。如果源代码包括这种循环生成语句，则生成针对多个实例的公共代码，并基于公共代码来生成与源代码相对应的目标代码。根据在此所描述的编译方法，通过为循环生成语句的多个实例生成公共代码，能够减少编译期间所生成的代码量，并且能够减少编译时间，显著提高了编译器的编译效率。

Description

针对硬件描述语言的编译方法、装置、设备、介质及产品

技术领域

本公开总体上涉及编译技术领域，更特别地涉及一种针对硬件描述语言的编译方法、装置、设备、计算机可读存储介质以及计算机程序产品。

背景技术

硬件描述语言(HDL)是可以描述电路功能和行为的编程语言，其可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。硬件描述语言可以被自动化工具识别，并自动转换成逻辑门级网表，使得硬件描述语言可用于电路系统设计，并能通过逻辑仿真的形式验证电路功能。硬件描述语言在一些地方与软件编程语言类似，但是二者的主要区别在于，硬件描述语言能够对于硬件电路的时序特性进行描述。

编译器是一种计算机程序，其能够将某种编程语言编写的源代码编译转换成目标代码。通常，源代码为高级语言代码，而目标代码则是汇编语言或目标机器的代码，也称为机器代码。编译器能够识别代码中的词汇、句子以及各种特定的格式，并将他们转换成计算机能够识别的二进制形式。

发明内容

根据本公开的一些实施例，提供了一种针对硬件描述语言的编译方法、装置、设备、计算机可读存储介质以及计算机程序产品。

在本公开的第一方面，提供了一种针对硬件描述语言的编译方法。该方法包括：获得以硬件描述语言编写的源代码；确定源代码是否包括用于生成多个实例的循环生成语句；如果源代码包括循环生成语句，生成针对多个实例的公共代码；以及基于公共代码，生成与源代码相对应的目标代码。根据在此描述的编译方法，通过为循环生成语句的多个实例生成公共代码，能够减少编译期间所生成的代码量，并且能够减少代码编译时间，显著提高了编译器的编译效率。

在一些实施例中，对源代码进行词法分析和语法分析；展开源代码中的循环生成语句；以及对展开的源代码进行语义分析以生成抽象语法树。如果对展开的多个实例是由同一个循环生成语句定义，则可以只对其中的一个实例生成一份公共代码，而针对其他实例不生成代码，由此减少编译器的编译时间。

在一些实施例中，确定源代码是否包括用于生成多个实例的循环生成语句包括：在抽象语法树中识别源代码是否包括用于生成多个实例的循环生成语句。通过这种方式，能够更好地识别出可优化的循环生成语句。

在一些实施例中，生成针对多个实例的公共代码包括：识别循环生成语句中所包括的一个或多个预定类型的语句；以及针对一个或多个预定类型的语句中每一个，分别生成对应的公共代码。通过这种方式，能够对循环生成语句中所涉及的多种预定类型语句，分别减少相应的编译时间。

在一些实施例中，分别生成对应的公共代码包括：针对循环生成语句中的第一预定语句，生成与第一预定语句相对应的第一公共代码；以及针对循环生成语句中的第二预定语句，生成与第二预定语句相对应的第二公共代码。这样，针对相同类型的多个语句，也能分别执行编译优化。

在一些实施例中，方法还包括：在运行时通过调用公共代码来运行多个实例，由此在减少编译时间的同时，保证不影响功能的正常仿真功能。

在一些实施例中，在运行时通过调用公共代码来运行多个实例包括：针对多个实例中的每个实例，分别生成与每个实例相对应的数据空间，其中数据空间存储每个实例的循环变量的值和公共代码的信息。通过为每个实例定义数据空间，能够方便各个实例实现其本来的功能，保证了电路仿真的可靠性。

在一些实施例中，公共代码的信息包括公共代码的首地址，以便于快捷调用公共代码，并且数据空间还存储每个实例的状态信息和所处理的中间数据。

在一些实施例中，在运行时通过调用公共代码来运行多个实例还包括：从数据空间读取目标实例的循环变量的值和公共代码的信息；以及通过向公共代码传入目标实例的循环变量，来运行目标实例。在仿真运行时，采用同一份公共代码，接入不同的循环变量值作为入参，能够实现原来需要多份代码实现的功能，由此提高了编译和运行效率。

在一些实施例中，通过向公共代码传入目标实例的循环变量来运行目标实例包括：通过向公共代码传入第一实例的循环变量，来运行第一实例；以及通过向公共代码传入第二实例的循环变量，来运行第二实例。通过这种方式，采用同一份公共代码，接入多个实例的循环变量值作为入参，来运行多个实例。

在一些实施例中，公共代码包括第一公共代码和第二公共代码，并且通过向公共代码传入目标实例的循环变量来运行目标实例包括：通过向第一公共代码传入第一预定语句的实例的循环变量，来运行第一预定语句的实例；以及通过向第二公共代码传入第二预定语句的实例的循环变量，来运行第二预定语句的实例。这样，针对多个语句，能够通过多份公共代码来进行优化。

在一些实施例中，多个实例对应于多个电路模块，并且在运行时通过调用公共代码来运行多个实例包括：通过运行多个实例，来仿真包括多个电路模块的芯片的功能。通过这种方式，能够提升芯片仿真的执行效率。

在一些实施例中，硬件描述语言是Verilog语言，并且循环生成语句是Verilog语言中的Loop Generate语句。通过这种方式，能够对Verilog语言中的Loop Generate循环生成语句进行针对性地优化，从而提高Verilog语言的编译效率。

在本公开的第二方面，提供了一种针对硬件描述语言的编译装置。该编译装置包括代码获得模块、语句判断模块、公共代码模块以及目标生成模块。代码获得模块被配置为获得以硬件描述语言编写的源代码。语句判断模块被配置为确定所述源代码是否包括用于生成多个实例的循环生成语句。公共代码模块被配置为如果所述源代码包括所述循环生成语句，生成针对多个实例的公共代码。目标生成模块被配置为基于所述公共代码，生成与所述源代码相对应的目标代码。根据本公开的实施例的针对硬件描述语言的编译装置，通过针对循环生成语句的多个实例生成公共代码，能够减少代码编译时间并且减少所生成的代码量，提高了编译效率。

在本公开的第三方面，提供了一种电子设备。该电子设备包括处理器以及存储器，其中存储器存储有指令，指令在被处理器执行时，使得电子设备执行根据第一方面中的任一项的方法。电子设备例如可以为服务器、计算机、或者以上一个或多个的组合。

在本公开的第四方面，提供了一种计算机可读存储介质。计算机可读存储介质存储有指令，指令在被电子设备执行时，使得电子设备执行根据第一方面中任一项的方法。在一些实施例中，计算机可读存储介质可以是非瞬态的。计算机可读存储介质包括但不限于易失性存储器(例如随机访问存储器)、非易失性存储器(例如快闪存储器、硬盘(hard diskdrive，HDD)、固态盘(solid state drive，SSD)等)。

在本公开的第五方面，提供一种计算机程序产品。计算机程序产品包括指令，指令在被电子设备执行时，使得电子设备执行根据第一方面中任一项的方法。例如，根据本公开的第五方面的计算机程序产品可以是芯片仿真软件。在一些实施例中，程序产品可以包括一个或多个软件安装包，在需要使用前述第一方面或其可能的变形提供的方法的情况下，可以下载或拷贝软件安装包并在电子设备上执行。

附图说明

结合附图并参考以下详细说明，本公开各实现方式的特征、优点以及其他方面将变得更加明显。在此以示例性而非限制性的方式示出了本公开的若干实现方式，在附图中：

图1示出了根据本公开的实施例的示例仿真环境的示意图；

图2示出了根据本公开的实施例的针对硬件描述语言的编译方法的流程图；

图3示出了根据本公开的实施例的芯片开发的流程图；

图4示出了根据本公开的实施例的示例编译器的架构图；

图5示出了根据本公开的实施例的Verilog语言中的Loop Generate语句的示意图；

图6示出了根据本公开的实施例的编译和运行流程的示意图；

图7示出了根据本公开的实施例的进程数据空间中的数据结构的示意图；

图8A示出了根据本公开的实施例的针对语句生成公共代码的示意图；

图8B示出了根据本公开的实施例的针对多个语句生成多份公共代码的示意图；

图9示出了根据本公开的一些实施例的针对硬件描述语言的编译装置的框图；以及

图10示出了可以用来实施本公开内容的示例性实现方式的示例电子设备的示意性框图。

具体实施方式

下面将参照附图更详细地描述本公开的优选实现。虽然附图中示出本公开的示例实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。

在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或者”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“实施例”和“一些实施例”均表示“至少一些实施例”。下文还可能包括其他明确的和隐含的定义。

如上所述，硬件描述语言是可以描述电路功能和行为的编程语言，其可以用于仿真芯片的电路。硬件描述语言中存在可用于生成多个实例的循环生成语句，例如，Verilog语言职工定义了循环生成语句的语法，此语法允许一个代码块被实例化成指定的份数。对于相同的电路需要复制多份的设计，用这种循环生成语句可以给设计人员带来极大的便利。在实际的芯片设计代码中会经常使用循环生成语句来创建多个实例，一个代码块就可以实例化成多份代码。

然而，Verilog语言中生成多个实例的循环生成语句，会被实例化成多份，对应多个进程(process)，而如果把每个实例都生成对应的代码，然后进行代码优化和机器码生成，会导致生成的代码量膨胀，优化和生成时间都会成倍增长，导致编译非常缓慢，影响仿真验证效率。例如，如果循环生成语句要生成100个实例，则需要生成100份代码，编译时间会随着实例化的个数线性增长，实例化个数越多，编译越慢，而如果生成10000个实例甚至更多个，则将导致编译时间非常漫长，对于中大规模的芯片设计来说，编译时间变得非常慢，会严重影响仿真验证的效率。

为此，本公开的实施例提供了一种针对硬件描述语言的新编译方案，能够解决循环生成语句的编译时间随着实例化个数而线性增长的问题。根据在此描述的编译方案，通过为上述循环生成语句的多个实例生成一份公共代码，能够减少编译期间所生成的代码量，并且能够减少代码编译时间，显著提高编译器的编译效率。例如，根据本公开的实施例，在具有N次循环的循环生成语句中，公共代码的量只占所有实例原始代码量的1/N，显著减少了代码量和编译时间。由此可见，根据本公开的实施例，编译时间和编译出的代码量不会随着循环生成语句的实例化的个数而线性增长。

根据本公开的一些实施例，还可以为每个实例申请独立的特殊设计的数据空间，从而实现运行时各个实例对于公共代码的有效调用。在一些实施例中，本公开的实施例可以Verilog语言中的Loop Generate循环生成语句进行编译优化。根据本公开的一些实施例的针对Verilog的Loop Generate循环生成语句的高效编译方法，编译时间不会随着实例化的个数线性增长，相反，编译时间会大幅减少，提高了编译和仿真效率。

以下将参考附图1-10描述了本公开的一些示例实施例。

图1示出了根据本公开的实施例的示例仿真环境100的示意图。如图1所示，在仿真环境100中，仿真器120通过输入硬件描述语言110(例如Verilog语言)的代码，能够输出电路仿真结果130，其中仿真器120可以包括编译器121和仿真引擎122。编译器121可以基于所输入的硬件描述语言110，编译生成机器可读的目标代码，仿真引擎122基于编译生成的目标代码以及仿真环境，通过运行目标代码程序来仿真所模拟的电路功能，从而对仿真电路进行验证。应当理解，虽然图1示出了仿真器120的示例结构，本公开的实施例也可以与其他结构的仿真器结合使用。

仿真环境100可以对电路功能进行模拟，而无需建立实际繁琐且昂贵的电路。在构建实际的电路之前，对电路设计进行仿真验证，能够极大地提高设计效率。原因在于，电路设计人员可以在构建实际电路之前，提前模拟电路的行为，而不必为电路的物理实现付出时间和经济成本。尤其是对于集成电路，由于其高度复杂性，更依赖于模拟仿真。集成电路在物理上实现电路所需的光掩模等电子工艺成本不菲，而集成电路的高复杂性又在面包板上难以实现，用传统的方法研究电路的行为较为困难。因此，几乎所有的集成电路设计都较为依赖仿真。仿真器120可以包括电子器件库，其可以提供多种通用器件，例如电阻器、电容器、电感器件以及用户定义的一些模型。编译器121可以包括编译前端和编译后端，以下参考图4示出了编译器121的示例实现。

图2示出了根据本公开的实施例的针对硬件描述语言的编译方法200的流程图。编译方法200可以由参考图1所描述的编译器121或仿真器120来执行。例如，可以通过电路仿真设计软件来实现本公开的编译方法200。

在框202，获得以硬件描述语言编写的源代码。与普通的软件编程语言相比，硬件描述语言还包括时序特征，硬件描述语言用于描述硬件功能，例如电路模块的功能，比如电路图的模样或者电路图中元件的连接方式等。例如，编译器121处输入的源代码为硬件描述语言，硬件描述语言一种用形式化方法来描述数字电路和数字逻辑系统的语言，本公开的实施例的硬件描述语言包括但不限于Verilog语言、SystemVerilog语言，等等。任何已知的或者将来开发/发布的具有用于生成多个电路实例的循环生成语句的硬件描述语言，可以与本公开的实施例进行结合。

在框204，判断源代码是否包括用于生成多个实例的循环生成语句。不同于传统软件程序中的循环生成语句，循环生成语句是用于生成多个电路实例的一种循环语句。在一些实施例中，用于生成多个实例的循环生成语句可以是Verilog语言中的Loop Generate语句，例如IEEE 1800-2017标准的第27章Loop Generate Construct语法或者IEEE 1364-2005标准的第12.4.1章的Loop Generate Construct语法，任何将来的与Verilog语言中的Loop Generate有关的IEEE标准或其他标准，可以适用于本公开的方案，以下参考图5示出了Loop Generate语句的示例表述。如果在框204判断为否，则说明源代码中不存在用于生成多个示例的循环生成语句，因而无需执行根据本公开的实施例的编译优化方案。

如果在框204判断为是，则在框206生成针对多个实例的公共代码。传统的方案针对每个实例分别生成代码，因为需要耗费大量的编译时间。本公开的实施例，针对多个示例，比如同一个赋值语句循环生成的多个实例，生成它们的公共代码，由此能够减少所生成的代码量以及编译时间。

在框208，基于公共代码，生成与源代码相对应的目标代码。例如，编译器121可以基于多个实例的公共代码，通过代码优化器的优化，生成与源代码相对应的目标代码。根据本公开的实施例所生成的目标代码，由于使用同一份公共代码来替代类似的多份实例代码，显著减少了所生成的目标代码量。因此，根据在此描述的编译方法，通过为循环生成语句的多个实例生成公共代码，能够减少编译期间所生成的代码量，并且能够减少代码编译时间，提高了编译器的编译效率。

根据本公开的实施例的针对硬件描述语言的编译方法200，可以用来仿真包括电路模块的芯片的功能。图3示出了根据本公开的实施例的芯片开发的流程图300，芯片的开发通常需要经历规格定义、详细架构设计、RTL编码、功能验证、物理设计到最终成流片的过程。如图3所示，芯片开发可以包括以下四个阶段：芯片设计阶段310、芯片制造阶段320、芯片封装阶段330、以及芯片测试阶段340。

在芯片设计阶段310，包括电路设计、版图设计以及制作光罩，主要环节在于电路设计。在芯片设计阶段310，电子设计自动化(EDA)软件发挥着重要作用。EDA是指利用计算机辅助设计软件，来完成超大规模集成电路芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。可以使用硬件描述语言将电路描述出来，EDA软件可以将硬件描述语言的代码转换为逻辑门的离散网表。网表也称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式，逻辑门阵列有着连线表一样的排列外观。网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。硬件厂商利用这种网表，可以制造具体的专用集成电路或其他电路。随着芯片工艺和性能的不断提升，芯片设计的复杂度越来越高，一块很小的芯片可能是一个异常复杂的立体电路。根据本公开的实施例提供的针对硬件描述语言的编译方案，可以应用于芯片设计阶段310。

在芯片制造阶段320，包括光罩光刻、晶圆处理以及晶圆测试。芯片制造涉及大量关键制造设备，比如光刻机、蚀刻机、离子注入机、抛光机、清洗机等。芯片制造是一层层向上叠加的，最高可达上百次叠加。每一次的叠加，都必须和前一次完美重叠，重叠误差要求是1纳米。晶圆从传送模组放置在晶圆平台上，会产生一定的机械误差，而精密机械的误差是微米等级。每次曝光之前，需要针对每片晶圆做精密的量测，截取到晶圆每一个区块纳米等级的微小误差。在曝光阶段实时校正，达到纳米等级的准度。

在芯片封装阶段330，包括晶圆切割、接线焊接以及芯片封装。封装阶段主要完成芯片的安放、固定、密封、保护等，测试环节对芯片进行全面的测试，最终制成商用芯片产品。芯片封装是对生产完毕的IC晶圆片进行切割和接线焊接以及装测，整体工艺和技术难度不高。在切割晶圆之后，获得单个芯片，封装在保护壳中。

在芯片测试阶段340，包括成品测试、芯片成品以及芯片交付。芯片测试是对成品芯片进行检测，属于质量控制环节。常见的测试项目包括：打印字符是否清晰、正确，引脚平整性、共面行，引脚间的脚距，塑封体是否损伤、电性能及其它功能测试等。

图4示出了根据本公开的实施例的示例编译器121的架构图，图4中的编译器121可以为参考图1所描述的仿真器120中的编译器121的示例实现。如图4所示，编译器121可将输入的源代码405编译生成目标代码425，编译器121包括前端410和后端420，其中前端410分解并再组织源代码，前端的工作不依赖平台，负责将源代码405转换成中间代码(IR，未示出)。后端420的工作是依赖平台的，其负责将中间代码转换成目标代码425。

继续参考图4，前端410包括词法分析器411、语法分析器412、代码展开器413以及语义分析器414。后端420包括中间代码生成器421、代码优化器422以及代码生成器423。应当理解，前端和后端可以是逻辑上的划分，并且可以采用与图4中所示出的不同逻辑。例如，中间代码生成器421也可以为前端410中的一部分。备选地，中间代码生成器421也可以既不属于前端410，也不属于后端420，其可以为前端410与后端420之间的中间部分，本公开对于前端和后端的逻辑划分不做限制。

词法分析器411也称为扫描器，负责将源代码中的字符流打碎，重新分组成有意义的词素，其中每个词素对应符号表中的一个记号(token)。也就是说，词法分析器411将源代码中的每个“单词”提取出来形成记号，确定各个单词的类型，这里的“单词”不仅包括单词，还包括左括号、右括号、赋值操作等符号。语法分析器412也称为解析器，其负责根据规则将词法分析器411获得的记号识别出各类短语，并构造成抽象语法树(AST)，其中树结构反映了源代码的语法。代码展开器413用于展开源代码中的特定词，例如将循环生成语句展开成循环次数的实例份数。语义分析器414验证AST树，并生成经验证的AST树，在此过程中会做检查以修正语义错误。语义分析器414用于对AST树进行检查，保证后续不发生编译错误。

中间代码生成器421生成介于源代码和目标代码之间的中间代码，中间代码通常比源代码更繁琐，也不适合于人类阅读。中间代码的一个示例是三地址码，三地址码由类似于汇编语言的指令序列组成，每个指令最多有三个操作数。也就是说，中间代码生成器421将AST树换成另一种形式的IR表示。代码优化器422用于优化中间代码，例如等价程序交换，以生成更好更快的代码。代码生成器423(Codegen)生成机器运行的目标语言，即完成源代码至机器可执行的机器代码的转换。

图5示出了根据本公开的实施例的Verilog语言中的Loop Generate循环生成语句的示例500的示意图。Verilog是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言，主要用于在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog能够在多种抽象级别对数字逻辑系统进行描述，既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述。除了对电路的逻辑功能进行描述，Verilog代码还能够被用于逻辑仿真、逻辑综合，其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表，从而方便在现场可编程逻辑门阵列上实现硬件电路，或者让硬件厂商制造具体的专用集成电路。描述复杂的硬件电路，设计人员总是将复杂的功能划分为简单的功能，模块是提供每个简单功能的基本结构，Verilog采用以模块为基础的设计。

图5中示出的Loop Generate语句通过生成循环，可以产生一个对象(比如一个元件或者是一个模块)的多次例化，Loop Generate允许一个代码被实例化成指定的份数，Loop Generate描述的是电路重复例化，对应真实电路时，实际是把循环展开，其中for循环的次数就是循环生成语句实例化的次数，在图5的示例500中，由于是100次的生成循环，因此展开后就是100份独立的电路。此外，Loop Generate里的逻辑都是并行处理的，LoopGenerate语句的主要功能就是对module、assign、always、task等语句或者模块进行复制。

如图5所示，Loop Generate结构允许使用类似于for循环生成语句的语法，通过多次实例化生成块。循环变量应在循环生成方案使用之前在genvar声明中声明。genvar在展开过程中定义成整数以评估生成循环并创建生成块的实例，但在仿真时它并不存在。除循环生成方案之外，不得在任何地方引用genvar。关键词generate和endgenerate在模块中用于定义循环生成区域。循环生成区域是模块描述中可能出现循环生成构造的文本范围。解析器可以选择识别循环生成区域以针对误用的循环生成构造关键字生成不同的错误消息。循环生成区域是非嵌套的，它们可能只直接出现在模块内，如果使用generate关键词，则应与endgenerate关键词匹配。

在图5的示例500中，Loop Generate块包括2个assign语句以及1个always语句，描述的是200个连续赋值assign和100个always块，这些always和assign都是并行处理的，都称之为进程(process)，这些process在仿真器中会被编译成对应的程序块。因此，在图5的示例中，1个always语句和2个assign语句共对应300个实例进程。其中assign是Verilog语言中的赋值语句，assign语句左侧是信号名，可以是单个信号，也可以是不同信号网的连接。驱动强度和延迟是可选的，主要用于数据流建模，而不是综合到实际硬件中。assign语句右侧的表达式或信号被分配给左侧的网或网的表达式。assign在执行时，寄存器类型变量将由赋值表达式进行连续驱动，即进入连续赋值状态。如果此时有普通的过程赋值语句对该寄存器变量进行过程赋值操作，由于过程连续赋值语句assign的优先级高于普通过程赋值语句，所以出于连续赋值状态的寄存器变量将忽略普通过程赋值语句对它的过程赋值操作，其逻辑状态仍然由过程连续赋值语句内的赋值表达式所决定。此外，always语句包括的所有行为语句构成一个always语句块，其具有时序逻辑。该always语句块从仿真0时刻开始执行其中的行为语句，最后一条执行完成后，再开始执行其中的第一条语句，如此往复循环，直到整个仿真结束。因此，always语句块常用于对数字电路中一组反复执行的活动进行建模。

图6示出了根据本公开的实施例的编译和运行流程600的示意图，在此参考以上图4和图5以及以下图7一起来描述图6中的编译和运行流程600。图6的示例分为两个阶段，编译时阶段610和运行时阶段620，其中在编译时阶段610，根据源代码生成目标代码，在运行时阶段620，运行目标代码以仿真电路运行。

在编译时阶段610，在框602，对源代码进行词法分析。例如，词法分析器411对源代码405进行词法分析。在框604，基于词法分析的结果进行语法分析。例如，语法分析器412对词法分析结果进行语法分析。在框606，展开源代码中的循环生成语句。例如，代码展开器413对Verilog中的特定几种语句(例如循环生成语句)进行展开和细化，实例化为多份。在框608，对展开的源代码按协议进行语义分析以生成抽象语法树(AST)609。例如，语义分析器414通过语义分析生成AST树609。AST树是源代码语法结构的一种抽象表示，它以树状的形式表现编程语言的语法结构，AST树中的每个节点都表示源代码中的一种结构。之所以说语法是抽象的，是因为这里的语法并不会表示出真实语法中出现的每个细节。比如，嵌套括号被隐含在树的结构中，并没有以节点的形式呈现；而类似于if-condition-then这样的条件跳转语句，可以使用带有三个分支的节点来表示。

在框612，将AST树上展开的循环生成语句实例化成多个进程，并生成公共代码。例如，中间代码生成器421生成代码的中间表示。在一些实施例中，在AST树中识别源代码是否包括用于生成多个实例的循环生成语句，例如Verilog语言中的Loop Generate循环生成语句。在AST树转为中间代码的过程中，在AST树中识别循环生成语句，如果展开的实例是有同一个循环生成语句定义的，则就对一个实例生成一份公共代码，其他实例不生成代码。根据本公开的实施例，如果AST树指示存在Loop Generate循环生成语句，则针对循环中生成的多个实例，生成一个公共代码来供这些实例共同使用。相反，传统的方法需要为每个实例生成代码，会占用大量编译时间。在一些实施例中，识别Loop Generate循环生成语句中所包括的一个或多个预定类型的语句，比如assign语句、always语句，initial语句等生成程序语句，然后针对一个或多个预定类型的语句中每一个，分别生成对应的公共代码。比如，在图5的示例中，针对第5行的assign语句生成一份公共代码，针对第6行的assign语句生成另一份公共代码，针对第8-20行的always语句生成又一份公共代码。通过这种方式，针对不同和/或相同类型的多个预定语句，能够分别执行根据本公开的实施例的编译优化方案。

在框614，优化代码。例如，代码优化器422对中间代码进行优化，以提高代码的执行效率。在框616，生成目标代码，进而生成目标文件619(例如.o类型的文件)。例如，代码生成器423基于优化后的代码，生成目标代码425。接下来，可用使用链接器将.o文件转换成可执行程序，可执行程序可通过加载器加载到存储器中充当执行文件。

在运行时阶段620，在仿真前为循环生成语句中的每一个实例申请一份数据空间，其存储如图7所示出的例化信息，基于所生成的包括目标代码的目标文件619以及针对每个实例(已经被实例化成进程)的实例数据630(包括针对实例1的实例数据630-1…针对实例N的实例数据630-N，统称或者单独称为实例数据630)，能够实现原本需要多份代码才能实现的实例1-N的仿真功能。在运行时阶段620，通过调用公共代码来运行多个实例。参考图7，其示出了根据本公开的实施例的进程数据空间中的数据结构700的示意图。如图7所示，每个进程的数据结构包括进程函数的地址、循环变量的值、进程的状态信息、以及进程所处理的中间数据。其中进程函数的地址可以为对应的公共代码的首地址。备选地，进程函数的地址可以被替换为将进程的函数指针指向进程函数。循环变量的值对应各个进程在循环中的genvar的值，进程的状态信息可以为状态机的状态，进程所处理的中间数据包括进程运行过程中的一些中间数据，例如所处理的信号值。

在运行时阶段620，从数据空间的数据结构700读取各个实例的循环变量的值和公共代码的信息，然后通过向公共代码传入目标实例的循环变量，来运行目标实例。例如，运行时，传入实例数据630-1的循环变量值(即1)，来实现第1个实例对应的功能；传入实例数据630-N的循环变量值(即N)，来实现第N个实例对应的功能。通过这种方式，在仿真运行时，采用同一份公共代码，接入不同的循环变量值作为入参，能够实现原来需要多份代码实现的功能，由此提高了编译和运行效率。本公开的实施例的公共代码调用是内部的调用，不同于应用程序接口(API)等较慢的外部调用方式。此外，本公开的实施例是针对电路设计人员编写的特定代码，提取其实例化的公共部分，因而不同人员和/或场景下编写的代码是不同的，因而公共代码可能无法在不同人员和/或场景下进行共用；相反，本公开的实施例所生成的公共代码是特定于用户所编写的硬件程序代码的，因而也不同于传统的静态库的调用方式。

在一些实施例中，可以通过公共代码和各实例的循环变量，来运行各个示例。例如，可以通过向公共代码传入第一实例的循环变量，来运行第一实例；通过向公共代码传入第二实例的循环变量，来运行第二实例。在一些实施例中，在存在多份公共代码的情况下，各个进程分别调用对应的公共代码，并传入循环变量值，来运行对应的实例。在一些实施例中，通过向第一公共代码传入第一预定语句的实例的循环变量，来运行第一预定语句的实例；通过向第二公共代码传入第二预定语句的实例的循环变量，来运行第二预定语句的实例。这样，针对多个语句，能够通过多份公共代码来进行优化。在本公开的一些实施例中，多个实例对应于多个电路模块，因此通过运行多个实例，能够仿真包括多个电路模块的芯片的功能。

图8A示出了根据本公开的实施例的针对语句生成公共代码的示意图800，其示出了生成一份公共代码的示意图。如图8所示，针对循环生成语句中的赋值语句，在根据本公开的实施例的编译器的编译过程中，针对多个实例的多个进程810-1至810-N(统称为或者单独称为进程810)，即赋值语句进程1、赋值语句进程2…赋值语句进程N，只生成一份公共代码，即赋值语句进程函数820，而不会对每个实例的进程都生成对应的代码。在运行过程中，通过作为公共代码的赋值语句进程函数820以及各个进程的数据(其包括各个进程的循环变量genvar以及公共代码的信息)，将赋值语句进程数据830-1、830-2…830-N(统称为或者单独称为进程数据830)中的循环变量换入赋值语句进程函数820，就能实现各个实例进程对应的功能。例如，将第1个赋值语句进程数据830-1中的循环变量传入赋值语句进程函数820，就能实现第1个进程对应的功能；将第N个赋值语句进程数据830-N中的循环变量传入赋值语句进程函数820，就能实现第N个进程对应的功能。在图8A的示例中，由于使用了公共代码，多个进程810-1至810-N仅生成一个可共享的赋值语句进程函数820，而传统方案会针对每个实例化进程都生成对应的进程函数。

图8B示出了根据本公开的实施例的针对多个语句生成多份公共代码的示意图850，其示出了生成多份公共代码的示意图。与图8A的区别在于，在图8B的示例中，针对LoopGenerate块中的多个assign、always语句(例如图5的示例500的示例中的)，分别生成语句对应的公共代码(即进程函数)。如图8所示，针对always语句的进程851-1至851-N(统称为或者单独称为进程851)，生成对应的公共代码是进程函数861，在运行的过程中，通过调用各个进程数据871-1至871-N(统称为或者单独称为进程数据871)，能够实现always语句的各个实例的仿真功能。此外，针对图5中第5行assign语句的进程852-1至852-N(统称为或者单独称为进程852)，生成对应的公共代码是进程函数862，在运行的过程中，通过调用各个进程数据872-1至872-N(统称为或者单独称为进程数据872)，能够实现第5行的assign语句的各个实例的仿真功能。另外，针对图5中第6行assign语句的进程853-1至853-N(统称为或者单独称为进程853)，生成对应的公共代码是进程函数863，在运行的过程中，通过调用各个进程数据873-1至873-N(统称为或者单独称为进程数据873)，能够实现第6行的assign语句的各个实例的仿真功能。通过这种方式，针对循环生成语句中的多个语句，能够通过多份公共代码来进行优化。在图8B的示例中，通过公共代码的方式，产生了3个进程函数861、862、863(即只产生3份公共代码)，因此生成的代码量不会随着实例的个数而线性增长，而传统的方案会被展开成300个进程函数。

虽然本公开的一些实施例采用Verilog语言进行示例描述，然而本公开的实施例同样适用于SystemVerilog等语言。任何已知的或者将来开发/发布的具有用于生成多个电路实例的循环生成语句的硬件描述语言，可以与本公开的实施例进行结合。此外，虽然本公开的一些实施例使用Loop Generate作为循环生成语句的示例，然而在其他的场景下，也可以结合其他的赋值(如非阻塞赋值)和/或实例语句来进行实现。

图9示出了根据本公开的一些实施例的针对硬件描述语言的编译装置900的示意性框图。如图9所示，针对硬件描述语言的编译装置900包括代码获得模块910、语句判断模块920、公共代码模块930以及目标生成模块940。代码获得模块910被配置为获得以硬件描述语言编写的源代码。语句判断模块920被配置为确定所述源代码是否包括用于生成多个实例的循环生成语句。公共代码模块930被配置为如果所述源代码包括所述循环生成语句，生成针对多个实例的公共代码。目标生成模块940被配置为基于所述公共代码，生成与所述源代码相对应的目标代码。根据本公开的实施例的针对硬件描述语言的编译装置900，通过针对循环生成语句的多个实例生成公共代码，能够减少代码编译时间并且减少所生成的代码量，提高了编译效率。

在一些实施例中，编译装置900还包括：词语和语法分析模块，被配置为对所述源代码进行词法分析和语法分析；语句展开模块，被配置为展开所述源代码中的所述循环生成语句；以及语义分析模块，被配置为对展开的源代码进行语义分析以生成抽象语法树。

在一些实施例中，语句判断模块920包括循环生成语句识别模块，被配置为在所述抽象语法树中识别所述源代码是否包括所述用于生成多个实例的循环生成语句。

在一些实施例中，公共代码模块930包括：预定语句识别模块，被配置为识别所述循环生成语句中所包括的一个或多个预定类型的语句；以及公共代码生成模块，被配置为针对所述一个或多个预定类型的语句中每一个，分别生成对应的公共代码。

在一些实施例中，公共代码生成模块包括：第一公共代码生成模块，被配置为针对所述循环生成语句中的第一预定语句，生成与所述第一预定语句相对应的第一公共代码；以及第二公共代码生成模块，被配置为针对所述循环生成语句中的第二预定语句，生成与所述第二预定语句相对应的第二公共代码。

在一些实施例中，编译装置900还包括运行模块，被配置为在运行时通过调用所述公共代码来运行所述多个实例。

在一些实施例中，运行模块包括数据空间生成模块，被配置为针对所述多个实例中的每个实例，分别生成与每个实例相对应的数据空间，其中所述数据空间存储每个实例的循环变量的值和公共代码的信息。

在一些实施例中，所述公共代码的信息包括所述公共代码的首地址，并且所述数据空间还存储每个实例的状态信息和所处理的中间数据。

在一些实施例中，运行模块还包括：变量读取模块，被配置为从所述数据空间读取目标实例的循环变量的值和公共代码的信息；变量传入模块，被配置为通过向所述公共代码传入所述目标实例的循环变量，来运行所述目标实例。

在一些实施例中，所述变量传入模块包括：第一实例传入模块，被配置为通过向所述公共代码传入第一实例的循环变量，来运行所述第一实例；以及第二实例传入模块，被配置为通过向所述公共代码传入第二实例的循环变量，来运行所述第二实例。

在一些实施例中，所述公共代码包括第一公共代码和第二公共代码，并且所述变量传入模块包括：第一代码模块，被配置为通过向所述第一公共代码传入第一预定语句的实例的循环变量，来运行所述第一预定语句的实例；以及第二代码模块，被配置为通过向所述第二公共代码传入第二预定语句的实例的循环变量，来运行所述第二预定语句的实例。

在一些实施例中，所述多个实例对应于多个电路模块，并且运行模块包括电路仿真模块，被配置为通过运行所述多个实例，来仿真包括所述多个电路模块的芯片的功能。

在一些实施例中，所述硬件描述语言是Verilog语言，并且所述循环生成语句是所述Verilog语言中的Loop Generate语句。

图10示出了可以用来实施本公开内容的示例性实现方式的示例设备1000的示意性框图，其可以用于实现本公开的实施例的方法或者过程中的至少一部分。如图所示，设备1000包括中央处理单元(CPU)1001，其可以根据存储在只读存储器(ROM)1002中的计算机程序指令或者从存储单元1008加载到随机访问存储器(RAM)1003中的计算机程序指令，来执行各种适当的动作和处理。在RAM 1003中，还可存储设备1000操作所需的各种程序和数据。CPU 1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。

设备1000中的多个部件连接至I/O接口1005，包括：输入单元1006，例如键盘、鼠标等；输出单元1007，例如各种类型的显示器、扬声器等；存储单元1008，例如磁盘、光盘等；以及通信单元1009，例如网卡、调制解调器、无线通信收发机等。通信单元1009允许设备1000通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

上文所描述的各个方法和/或过程可由处理单元1001执行。例如，在一些示例性实现方式中，方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1008。在一些示例性实现方式中，计算机程序的部分或者全部可以经由ROM 1002和/或通信单元1009而被载入和/或安装到设备1000上。当计算机程序被加载到RAM 1003并由CPU1001执行时，可以执行上文描述的方法的一个或多个动作。

根据本公开的示例性实现方式，提供了一种电子设备，包括：至少一个处理器和至少一个存储器，至少一个存储器被耦合到至少一个处理器并且存储用于由至少一个处理单元执行的指令，指令当由至少一个处理单元执行时，使得该设备执行如上文所述的方法。

本公开可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。

计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是、但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。在此所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。

在此所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。

用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言，以及常规的过程式编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些示例性实现方式中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。

在此参照根据本公开示例性实现方式的方法、装置、设备和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。

这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。

也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。

附图中的流程图和框图显示了根据本公开的多个实例性实现方式的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

已经描述了本公开的各实施方式，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施方式。在不偏离所说明的各实施方式的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施方式的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文披露的各实施方式。

Claims (17)

1.一种针对硬件描述语言的编译方法，其特征在于，包括：

获得以硬件描述语言编写的源代码；

确定所述源代码是否包括用于生成多个实例的循环生成语句；

如果所述源代码包括所述循环生成语句，生成针对多个实例的公共代码；以及

基于所述公共代码，生成与所述源代码相对应的目标代码。

2.根据权利要求1所述的方法，其特征在于，还包括：

对所述源代码进行词法分析和语法分析；

展开所述源代码中的所述循环生成语句；以及

对展开的源代码进行语义分析以生成抽象语法树。

3.根据权利要求2所述的方法，其特征在于，确定所述源代码是否包括用于生成多个实例的循环生成语句包括：

在所述抽象语法树中识别所述源代码是否包括所述用于生成多个实例的循环生成语句。

4.根据权利要求2所述的方法，其特征在于，生成针对多个实例的公共代码包括：

识别所述循环生成语句中所包括的一个或多个预定类型的语句；以及

针对所述一个或多个预定类型的语句中每一个，分别生成对应的公共代码。

5.根据权利要求4所述的方法，其特征在于，分别生成对应的公共代码包括：

针对所述循环生成语句中的第一预定语句，生成与所述第一预定语句相对应的第一公共代码；以及

针对所述循环生成语句中的第二预定语句，生成与所述第二预定语句相对应的第二公共代码。

6.根据权利要求1所述的方法，其特征在于，还包括：

在运行时通过调用所述公共代码来运行所述多个实例。

7.根据权利要求6所述的方法，其特征在于，在运行时通过调用所述公共代码来运行所述多个实例包括：

针对所述多个实例中的每个实例，分别生成与每个实例相对应的数据空间，其中所述数据空间存储每个实例的循环变量的值和公共代码的信息。

8.根据权利要求7所述的方法，其特征在于，所述公共代码的信息包括所述公共代码的首地址，并且所述数据空间还存储每个实例的状态信息和所处理的中间数据。

9.根据权利要求7所述的方法，其特征在于，在运行时通过调用所述公共代码来运行所述多个实例还包括：

从所述数据空间读取目标实例的循环变量的值和公共代码的信息；以及

通过向所述公共代码传入所述目标实例的循环变量，来运行所述目标实例。

10.根据权利要求9所述的方法，其特征在于，通过向所述公共代码传入所述目标实例的循环变量，来运行所述目标实例包括：

通过向所述公共代码传入第一实例的循环变量，来运行所述第一实例；以及

通过向所述公共代码传入第二实例的循环变量，来运行所述第二实例。

11.根据权利要求9所述的方法，其特征在于，所述公共代码包括第一公共代码和第二公共代码，并且通过向所述公共代码传入所述目标实例的循环变量，来运行所述目标实例包括：

通过向所述第一公共代码传入第一预定语句的实例的循环变量，来运行所述第一预定语句的实例；以及

通过向所述第二公共代码传入第二预定语句的实例的循环变量，来运行所述第二预定语句的实例。

12.根据权利要求6所述的方法，其特征在于，所述多个实例对应于多个电路模块，并且在运行时通过调用所述公共代码来运行所述多个实例包括：

通过运行所述多个实例，来仿真包括所述多个电路模块的芯片的功能。

13.根据权利要求1所述的方法，其特征在于，所述硬件描述语言是Verilog语言，并且所述循环生成语句是所述Verilog语言中的Loop Generate语句。

14.一种针对硬件描述语言的编译装置，其特征在于，包括：

代码获得模块，被配置为获得以硬件描述语言编写的源代码；

语句判断模块，被配置为确定所述源代码是否包括用于生成多个实例的循环生成语句；

公共代码模块，被配置为如果所述源代码包括所述循环生成语句，生成针对多个实例的公共代码；以及

目标生成模块，被配置为基于所述公共代码，生成与所述源代码相对应的目标代码。

15.一种电子设备，其特征在于，包括：

处理器；以及

存储器，所述存储器存储有指令，所述指令在被所述处理器执行时，使得所述电子设备执行根据权利要求1至13中任一项所述的方法。

16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有指令，所述指令在被电子设备执行时，使得所述电子设备执行根据权利要求1至13中任一项所述的方法。

17.一种计算机程序产品，其特征在于，所述计算机程序产品包括指令，所述指令在被电子设备执行时，使得所述电子设备执行根据权利要求1至13中任一项所述的方法。