CN109461796A - InGaN/(In)GaN量子阱结构的制造方法及LED外延片 - Google Patents

InGaN/(In)GaN量子阱结构的制造方法及LED外延片 Download PDF

Info

Publication number
CN109461796A
CN109461796A CN201811213531.3A CN201811213531A CN109461796A CN 109461796 A CN109461796 A CN 109461796A CN 201811213531 A CN201811213531 A CN 201811213531A CN 109461796 A CN109461796 A CN 109461796A
Authority
CN
China
Prior art keywords
quantum well
ingan
gan
barrier layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811213531.3A
Other languages
English (en)
Inventor
彭莉媛
赵德刚
梁锋
杨静
朱建军
刘宗顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201811213531.3A priority Critical patent/CN109461796A/zh
Publication of CN109461796A publication Critical patent/CN109461796A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

本发明提供了一种InGaN/(In)GaN量子阱结构的制造方法及LED外延片。InGaN/(In)GaN量子阱结构包括依次生成的N个量子阱，其中N≥1，第i个(1≤i≤N)量子阱的制造方法包括：若i＝1，则在预设基础结构上形成第一垒层，否则在第i‑1个量子阱上形成第一垒层；在第一垒层上通入第i预设数量的In原子；在第一垒层上形成InGaN阱层；在InGaN阱层上形成盖层；在盖层上形成第二垒层。本发明解决了光电器件的发光效率低和发光均匀性差的问题，达到了提高光电器件的发光效率和发光均匀性的效果。

Description

InGaN/(In)GaN量子阱结构的制造方法及LED外延片
技术领域
本发明涉及氮化镓半导体器件制造与外延生长领域，尤其涉及一种InGaN/(In)GaN量子阱结构的制造方法及LED外延片。
背景技术
InGaN/(In)GaN量子阱结构是发光二极管和激光二极管等光电器件的核心。如果InGaN/(In)GaN量子阱结构中的每个量子阱均具有高均匀性，那么就会使得光电器件具有较高的发光效率和较好的发光均匀性。
但是，在实际应用中，由于每个量子阱中的垒层和InGaN阱层间的晶格失配，会使得InGaN阱层中的In原子被挤出去。所以，在量子阱生长初期，In组分比较小，随着量子阱厚度增加，In组分也逐渐增加，直至达到饱和。这样就会使得In组分在量子阱中分布不均匀。因此，导致光电器件的发光效率低和发光均匀性差的问题。
发明内容
(一)要解决的技术问题
鉴于上述技术问题，本发明提供了一种InGaN/(In)GaN量子阱结构的制造方法及LED外延片，以实现InGaN/(In)GaN量子阱结构的制造，解决光电器件的发光效率低和发光均匀性差的问题，达到提高光电器件的发光效率和发光均匀性的效果。
(二)技术方案
根据本发明的第一方面，提供了一种InGaN/(In)GaN量子阱结构的制造方法。InGaN/(In)GaN量子阱结构包括依次生成的N个量子阱，其中N≥1，第i个(1≤i≤N)量子阱的制造方法包括：若i＝1，则在预设基础结构上形成第一垒层，否则在第i-1个量子阱上形成第一垒层；在第一垒层上通入第i预设数量的In原子；在第一垒层上形成InGaN阱层；在InGaN阱层上形成盖层；在盖层上形成第二垒层。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述在所述第一垒层上通入第i预设数量的In原子，包括：在第i预设温度的条件下，按照第i预设流量，持续通入In源。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述第i预设温度的取值范围为500～800℃。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，持续通入所述In源的时间段的取值范围为0～200s。
结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述第i预设流量的取值范围为0～600ml/min。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，若所述第一垒层为GaN垒层，则在形成所述第一垒层的过程中，Ga源和N源均处于打开状态，在所述第一垒层形成后，关闭所述Ga源同时打开In源。
结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，所述In源为TMIn。
结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，所述Ga源为TMGa，或者为TEGa。
根据本发明的第二方面，还提供了一种LED外延片，包括沿远离衬底表面方向上依次设置的低温GaN层、n型GaN层、InGaN/(In)GaN量子阱结构和p型GaN层，InGaN/(In)GaN量子阱结构为第一个方面中所述的InGaN/(In)GaN量子阱结构。
结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述衬底为蓝宝石衬底，或者为GaN衬底。
(三)有益效果
从上述技术方案可以看出，本发明InGaN/(In)GaN量子阱结构的制造方法及LED外延片具有以下有益效果：
(1)对于InGaN/(In)GaN量子阱结构中的第i个(1≤i≤N)量子阱来说，在形成InGaN阱层之前，先通入第i预设数量的In原子，这样即使InGaN阱层中的In原子被挤出去了，先通入的第i预设数量的In原子也可以对挤出去的In原子进行补充，从而解决了In组分在第i个量子阱中分布不均匀的问题，进而避免由于InGaN/(In)GaN量子阱结构中的每个量子阱的In组分分布不均匀而导致的光电器件的发光效率低和发光均匀性差的问题，因此，解决了光电器件的发光效率低和发光均匀性差的问题，达到了提高光电器件的发光效率和发光均匀性的效果；
(2)本发明InGaN/(In)GaN量子阱结构的制造方法及LED外延片无需更改任何已有的工艺条件，降低了工艺成本，同时，对于InGaN/(In)GaN量子阱结构中的第i个(1≤i≤N)量子阱来说，只需要在形成InGaN阱层之前预先通入第i预设数量的In原子，方法简单易行。
附图说明
图1为本发明实施例提供的InGaN/(In)GaN量子阱结构的第一种结构示意图；
图2为本发明实施例提供的量子阱的第一种生长过程示意图；
图3为本发明实施例提供的InGaN/(In)GaN量子阱结构的制造方法的流程图；
图4为本发明实施例提供的量子阱的第二种生长过程示意图；
图5为本发明实施例提供的InGaN/(In)GaN量子阱结构的第二种结构示意图；
图6为本发明实施例提供的LED外延片的第一种结构示意图；
图7为本发明实施例提供的LED外延片的第二种结构示意图；
图8为本发明实施例提供的LED外延片的第三种结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，InGaN/(In)GaN量子阱结构是发光二极管和激光二极管等光电器件的核心。如果InGaN/(In)GaN量子阱结构中的每个量子阱均具有高均匀性，那么就会使得光电器件具有较高的发光效率和较好的发光均匀性。
但是，在实际应用中，由于每个量子阱中的垒层和InGaN阱层间的晶格失配，会使得InGaN阱层中的In原子被挤出去。所以，在量子阱生长初期，In组分比较小，随着量子阱厚度增加，In组分也逐渐增加，直至达到饱和。这样就会使得In组分在量子阱中分布不均匀。因此，导致光电器件的发光效率低和发光均匀性差的问题，基于此，本发明实施例提供的一种InGaN/(In)GaN量子阱结构的制造方法及LED外延片，可以解决光电器件的发光效率低和发光均匀性差的问题，达到提高光电器件的发光效率和发光均匀性的效果。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
在本发明的一个示例性实施例中，提供了一种InGaN/(In)GaN量子阱结构的制造方法，InGaN/(In)GaN量子阱结构包括依次生成的N个量子阱，其中N≥1，N为整数。
示例性的，如图1所示，InGaN/(In)GaN量子阱结构可以包括依次生成的N个量子阱，依次生成的N个量子阱分别为：第1个量子阱01、第2个量子阱02、...、以及第N个量子阱03。也就是说，第1个量子阱01形成之后，在第1个量子阱01上形成第2个量子阱02，直至形成第N个量子阱03。需要特别说明的是，N可以等于1，即InGaN/(In)GaN量子阱结构可以只包括一个量子阱，此时，InGaN/(In)GaN量子阱结构为单量子阱。
在现有技术中，以InGaN/(In)GaN量子阱结构中的每个量子阱的垒层为GaN垒层为例进行说明，InGaN/(In)GaN量子阱结构中的每个量子阱的生长过程可以如图2所示。首先，打开Ga源和N源来形成第一GaN垒层。第一GaN垒层形成后，打开In源来形成InGaN阱层。InGaN阱层达到预定厚度后，关闭In源来形成盖层。然后，关闭Ga源来进行退火，烤去富集于InGaN阱层表面的In原子。最后，打开Ga源来形成第二GaN垒层。至此，一个量子阱就形成了。
本发明实施例对现有技术进行了改进，如图3所示，InGaN/(In)GaN量子阱结构中的第i个(1≤i≤N)量子阱的制造方法可以包括以下步骤：
步骤S201，若i＝1，则在预设基础结构上形成第一垒层，否则在第i-1个量子阱上形成第一垒层。
示例性的，第一垒层可以为GaN垒层，也可以为InGaN垒层。
其中，InGaN/(In)GaN量子阱结构一般位于LED外延片的n型GaN层和p型GaN层之间。预设基础结构可以为LED外延片的n型GaN层。需要说明的是：
(1)若N＝1，则InGaN/(In)GaN量子阱结构为单量子阱。步骤S201则可以为在n型GaN层上形成第一垒层。此时，预设基础结构可以为n型GaN层。
(2)若N＞1，则InGaN/(In)GaN量子阱结构为多量子阱。在InGaN/(In)GaN量子阱结构为多量子阱的条件下，若i＝1，则步骤S201可以为在n型GaN层上形成第一垒层。在InGaN/(In)GaN量子阱结构为多量子阱的条件下，若1＜i≤N，则步骤S201可以为在第i-1个量子阱上形成第一垒层。举例说明，若i＝4，则步骤S201可以为在第3个量子阱上形成第一垒层。
本发明实施例中以垒层为GaN垒层为例进行说明，其中，如图4所示，在形成第一GaN垒层的过程中，Ga源和N源均处于打开状态。示例性的，Ga源可以为TMGa(trimethylgallium，三甲基镓)，或者可以为TEGa(triethylgallium，三乙基镓)。
步骤S202，在第一垒层上通入第i预设数量的In原子。
需要说明的是，在进行步骤S202之前，第一垒层已经形成。如图4所示，在第一GaN垒层形成后，关闭Ga源同时打开In源，也就是说，N源和In源均处于打开状态。然后，开始进行步骤S202。示例性的，In源可以为TMIn(trimethylindium，三甲基铟)。
其中，在第一垒层上通入第i预设数量的In原子，可以包括：在第i预设温度的条件下，按照第i预设流量，持续通入In源。示例性的，第i预设温度的取值范围可以为500～800℃。示例性的，持续通入所述In源的时间段的取值范围可以为0～200s。示例性的，第i预设流量的取值范围可以为0～600ml/min。预设温度、预设流量和持续通入所述In源的时间段的值均可以根据具体需求进行调整。如图4所示，步骤S202完成之后，打开原本处于关闭状态的Ga源，也就是说，Ga源、In源和N源均处于打开状态，然后进行步骤S203。
步骤S203，在第一垒层上形成InGaN阱层。
这样的话，第i预设数量的In原子就可以设置在第一垒层和InGaN阱层之间。步骤S202进行的就是预先通入In原子的过程，这个过程就相当于在第一垒层和InGaN阱层之间预先埋入第i预设数量的In原子。这样，当InGaN阱层中的In原子被挤出去后，预先埋入的第i预设数量的In原子就可以对挤出去的In原子进行补充，从而解决了In组分在量子阱中分布不均匀的问题。
步骤S204，在InGaN阱层上形成盖层。
本发明实施例中，在进行步骤S204之前，InGaN阱层已经形成。如图4所示，在InGaN阱层形成之后，关闭In源，从而使得，只有Ga源和N源处于打开状态，然后在InGaN阱层上形成盖层。在盖层形成之后，还需要关闭Ga源进行退火，烤去富集于InGaN阱层表面的In原子。
步骤S205，在盖层上形成第二垒层。
示例性的，第二垒层可以为GaN垒层，也可以为InGaN垒层。
本发明实施例中，在进行步骤S205之前，盖层已经形成。如图4所示，打开原本处于关闭状态的Ga源，从而使得，Ga源和N源均处于打开状态，然后在盖层上形成第二GaN垒层。至此，第i个(1≤i≤N)量子阱就制造完成了。
值得注意的是，若InGaN/(In)GaN量子阱结构为多量子阱，则对于每个量子阱来说，每个量子阱的预设温度可以相同，也可以均不同；每个量子阱的预设流量可以相同，也可以均不同；每个量子阱的持续通入所述In源的时间段可以相同，也可以均不同。以InGaN/(In)GaN量子阱结构包括依次生成的4个量子阱，且每个量子阱中的垒层为GaN垒层为例进行说明。如图5所示，4个量子阱可以分别为：第1个量子阱、第2个量子阱、第3个量子阱和第4个量子阱。其中，第1个量子阱可以包括：第一GaN垒层301、InGaN阱层302、盖层303和第二GaN垒层304。第2个量子阱可以包括：第一GaN垒层305、InGaN阱层306、盖层307和第二GaN垒层308。第3个量子阱可以包括：第一GaN垒层309、InGaN阱层310、盖层311和第二GaN垒层312。第4个量子阱可以包括：第一GaN垒层313、InGaN阱层314、盖层315和第二GaN垒层316。其中，第二GaN垒层304和第一GaN垒层305可以看作一个GaN垒层。第二GaN垒层308和第一GaN垒层309可以看作一个GaN垒层。第二GaN垒层312和第一GaN垒层313可以看作一个GaN垒层。
(1)对于第1个量子阱来说，在形成第一GaN垒层301之后，在第1预设温度的条件下，按照第1预设流量，持续通入In源(持续通入所述In源的时间段的取值范围为0～200s)，以使第1预设数量的In原子设置在第1个量子阱的第一GaN垒层301和InGaN阱层302之间。同时，第1预设温度可以与InGaN阱层302形成时的温度不同。
(2)对于第2个量子阱来说，在形成第一GaN垒层305之后，在第2预设温度的条件下，按照第2预设流量，持续通入In源(持续通入所述In源的时间段的取值范围为0～200s)，以使第2预设数量的In原子设置在第2个量子阱的第一GaN垒层305和InGaN阱层306之间。同时，第2预设温度可以与InGaN阱层306形成时的温度不同。
(3)对于第3个量子阱来说，在形成第一GaN垒层309之后，在第3预设温度的条件下，按照第3预设流量，持续通入In源(持续通入所述In源的时间段的取值范围为0～200s)，以使第3预设数量的In原子设置在第3个量子阱的第一GaN垒层309和InGaN阱层310之间。同时，第3预设温度可以与InGaN阱层310形成时的温度不同。
(4)对于第4个量子阱来说，在形成第一GaN垒层313之后，在第4预设温度的条件下，按照第4预设流量，持续通入In源(持续通入所述In源的时间段的取值范围为0～200s)，以使第4预设数量的In原子设置在第4个量子阱的第一GaN垒层313和InGaN阱层314之间。同时，第4预设温度可以与InGaN阱层314形成时的温度不同。
InGaN/(In)GaN量子阱结构可以包括底层量子阱(例如：第1个量子阱)和顶层量子阱(例如：第4个量子阱)，为了调整底层量子阱和顶层量子阱间的In组分分布的差异，第1预设温度、第2预设温度、第3预设温度和第4预设温度可以均不相同；第1预设流量、第2预设流量、第3预设流量和第4预设流量可以均不相同；第1个量子阱持续通入所述In源的时间段、第2个量子阱持续通入所述In源的时间段、第3个量子阱持续通入所述In源的时间段和第4个量子阱持续通入所述In源的时间段可以均不相同。
本发明实施例提供一种InGaN/(In)GaN量子阱结构的制造方法，所述InGaN/(In)GaN量子阱结构包括依次生成的N个量子阱，其中N≥1，第i个(1≤i≤N)量子阱的制造方法包括：若i＝1，则在预设基础结构上形成第一垒层，否则在第i-1个量子阱上形成所述第一垒层；在所述第一垒层上通入第i预设数量的In原子；在所述第一垒层上形成InGaN阱层；在所述InGaN阱层上形成盖层；在所述盖层上形成第二垒层。
所以，对于InGaN/(In)GaN量子阱结构中的第i个(1≤i≤N)量子阱来说，在形成InGaN阱层之前，先通入第i预设数量的In原子，这样即使InGaN阱层中的In原子被挤出去了，先通入的第i预设数量的In原子也可以对挤出去的In原子进行补充，从而解决了In组分在第i个量子阱中分布不均匀的问题，进而避免由于InGaN/(In)GaN量子阱结构中的每个量子阱的In组分分布不均匀而导致的光电器件的发光效率低和发光均匀性差的问题，因此，解决了光电器件的发光效率低和发光均匀性差的问题，达到了提高光电器件的发光效率和发光均匀性的效果。
同时，本发明实施例无需更改任何已有的工艺条件，降低了工艺成本，而且，对于InGaN/(In)GaN量子阱结构中的第i个(1≤i≤N)量子阱来说，只需要在形成InGaN阱层之前预先通入第i预设数量的In原子，方法简单易行。
在本发明的又一实施例中，对本发明实施例所公开的一种LED外延片进行详细介绍，如图6所示，LED外延片包括：沿远离衬底41表面方向上依次设置的低温GaN层42、n型GaN层43、InGaN/(In)GaN量子阱结构44和p型GaN层45，InGaN/(In)GaN量子阱结构44为上述实施例任一项所述的InGaN/(In)GaN量子阱结构。
以InGaN/(In)GaN量子阱结构44为单量子阱为例进行说明。如图7所示，LED外延片可以包括：沿远离衬底41表面方向上依次设置的低温GaN层42、n型GaN层43、InGaN/(In)GaN量子阱结构44和p型GaN层45，其中，InGaN/(In)GaN量子阱结构44可以包括：第一GaN垒层51、InGaN阱层52、盖层53和第二GaN垒层54。
以InGaN/(In)GaN量子阱结构44为多量子阱为例进行说明。如图8所示，LED外延片可以包括：沿远离衬底41表面方向上依次设置的低温GaN层42、n型GaN层43、InGaN/(In)GaN量子阱结构44和p型GaN层45，其中，InGaN/(In)GaN量子阱结构44可以包括：第1个量子阱、第2个量子阱、第3个量子阱和第4个量子阱。其中，第1个量子阱可以包括：第一GaN垒层301、InGaN阱层302、盖层303和第二GaN垒层304。第2个量子阱可以包括：第一GaN垒层305、InGaN阱层306、盖层307和第二GaN垒层308。第3个量子阱可以包括：第一GaN垒层309、InGaN阱层310、盖层311和第二GaN垒层312。第4个量子阱可以包括：第一GaN垒层313、InGaN阱层314、盖层315和第二GaN垒层316。其中，第二GaN垒层304和第一GaN垒层305可以看作一个GaN垒层。第二GaN垒层308和第一GaN垒层309可以看作一个GaN垒层。第二GaN垒层312和第一GaN垒层313可以看作一个GaN垒层。
本发明实施例中，示例性的，衬底41可以为氮化镓衬底，或者可以为蓝宝石衬底。低温GaN层42的厚度可以为20nm。n型GaN层43的厚度可以为1000nm。p型GaN层45的厚度可以为150nm。
值得注意的是，在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
在本发明实施例中，由于InGaN/(In)GaN量子阱结构44中的每个量子阱的In组分均比较均匀，所以，解决了LED外延片的发光效率低和发光均匀性差的问题，达到了提高光电器件的发光效率和发光均匀性的效果。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种InGaN/(In)GaN量子阱结构的制造方法，所述InGaN/(In)GaN量子阱结构包括依次生成的N个量子阱，其中N≥1，其特征在于，第i个(1≤i≤N)量子阱的制造方法包括：
若i＝1，则在预设基础结构上形成第一垒层，否则在第i-1个量子阱上形成所述第一垒层；
在所述第一垒层上通入第i预设数量的In原子；
在所述第一垒层上形成InGaN阱层；
在所述InGaN阱层上形成盖层；
在所述盖层上形成第二垒层。
2.根据权利要求1所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，所述在所述第一垒层上通入第i预设数量的In原子，包括：
在第i预设温度的条件下，按照第i预设流量，持续通入In源。
3.根据权利要求2所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，所述第i预设温度的取值范围为500～800℃。
4.根据权利要求2所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，持续通入所述In源的时间段的取值范围为0～200s。
5.根据权利要求2所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，所述第i预设流量的取值范围为0～600ml/min。
6.根据权利要求1所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，若所述第一垒层为GaN垒层，则在形成所述第一垒层的过程中，Ga源和N源均处于打开状态，在所述第一垒层形成后，关闭所述Ga源同时打开In源。
7.根据权利要求2或6所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，所述In源为TMIn。
8.根据权利要求6所述的InGaN/(In)GaN量子阱结构的制造方法，其特征在于，所述Ga源为TMGa，或者为TEGa。
9.一种LED外延片，包括沿远离衬底表面方向上依次设置的低温GaN层、n型GaN层、InGaN/(In)GaN量子阱结构和p型GaN层，其特征在于，所述InGaN/(In)GaN量子阱结构为权利要求1至8中任一项所述的InGaN/(In)GaN量子阱结构。
10.根据权利要求9所述的LED外延片，其特征在于，所述衬底为蓝宝石衬底，或者为GaN衬底。
CN201811213531.3A 2018-10-17 2018-10-17 InGaN/(In)GaN量子阱结构的制造方法及LED外延片 Pending CN109461796A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811213531.3A CN109461796A (zh) 2018-10-17 2018-10-17 InGaN/(In)GaN量子阱结构的制造方法及LED外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811213531.3A CN109461796A (zh) 2018-10-17 2018-10-17 InGaN/(In)GaN量子阱结构的制造方法及LED外延片

Publications (1)

Publication Number Publication Date
CN109461796A true CN109461796A (zh) 2019-03-12

Family

ID=65607874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811213531.3A Pending CN109461796A (zh) 2018-10-17 2018-10-17 InGaN/(In)GaN量子阱结构的制造方法及LED外延片

Country Status (1)

Country Link
CN (1) CN109461796A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909144A (zh) * 2021-02-04 2021-06-04 南昌大学 一种GaN基高In组分多量子阱的生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872719A (zh) * 2010-05-25 2010-10-27 山东华光光电子有限公司 改善InGaN量子阱的In组分均匀性的外延生长方法
CN104319330A (zh) * 2014-10-17 2015-01-28 厦门乾照光电股份有限公司 一种具有高质量InGaN/GaN有源层的LED外延结构生长方法
CN106972083A (zh) * 2017-02-17 2017-07-21 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872719A (zh) * 2010-05-25 2010-10-27 山东华光光电子有限公司 改善InGaN量子阱的In组分均匀性的外延生长方法
CN104319330A (zh) * 2014-10-17 2015-01-28 厦门乾照光电股份有限公司 一种具有高质量InGaN/GaN有源层的LED外延结构生长方法
CN106972083A (zh) * 2017-02-17 2017-07-21 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909144A (zh) * 2021-02-04 2021-06-04 南昌大学 一种GaN基高In组分多量子阱的生长方法

Similar Documents

Publication Publication Date Title
TWI756540B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
CN104810447A (zh) 一种GaN基LED的电子阻挡层结构及其外延生长方法
CN102280542B (zh) 一种氮化镓基发光二极管多量子阱的生长方法
CN103872194B (zh) 一种提高GaN基LED有源区发光效率的外延生长方法
CN102738328B (zh) 一种发光二极管的外延片及其制造方法
CN103681985A (zh) 一种发光二极管的外延片及其制作方法
CN104409586A (zh) GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法
CN103887392B (zh) 一种提高led发光效率的外延生长方法
CN105206726A (zh) 一种led结构及其生长方法
CN103887378A (zh) 一种高光效紫外led的外延生长方法
CN105336819A (zh) GaN基LED外延结构及其制备方法
CN104091868A (zh) 一种发光二极管外延片及其制造方法
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
CN103346217A (zh) 一种提高led发光二极管亮度的量子垒设计方法
CN104051586A (zh) 一种GaN基发光二极管外延结构及其制备方法
CN103227251A (zh) 一种GaN基发光二极管外延结构的生长方法
CN108039397A (zh) 一种氮化物半导体发光二极管
CN203398149U (zh) 一种新型GaN基发光二极管外延结构
CN103928582A (zh) 一种化合物半导体元件及其制备方法
CN104009140B (zh) 一种发光二极管外延片及其制作方法
CN103441197B (zh) 一种GaN基发光二极管外延片及其制作方法
CN109461796A (zh) InGaN/(In)GaN量子阱结构的制造方法及LED外延片
CN103337571A (zh) 改善GaN基外延片内波长集中度的外延结构及生长方法
CN109888069B (zh) InGaN/GaN量子阱结构及LED外延片制备方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190312