CN109449288A - 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法 - Google Patents

低漏电流、大阻值比的MgO纳米线RRAM及其制造方法 Download PDF

Info

Publication number
CN109449288A
CN109449288A CN201811265097.3A CN201811265097A CN109449288A CN 109449288 A CN109449288 A CN 109449288A CN 201811265097 A CN201811265097 A CN 201811265097A CN 109449288 A CN109449288 A CN 109449288A
Authority
CN
China
Prior art keywords
rram
nano wire
mgo
film
mgo nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811265097.3A
Other languages
English (en)
Other versions
CN109449288B (zh
Inventor
潘金艳
高云龙
李明逵
李铁军
黄辉祥
袁占生
韦素芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jimei University
Original Assignee
Jimei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jimei University filed Critical Jimei University
Priority to CN201811265097.3A priority Critical patent/CN109449288B/zh
Publication of CN109449288A publication Critical patent/CN109449288A/zh
Application granted granted Critical
Publication of CN109449288B publication Critical patent/CN109449288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及集成电路器件技术领域,设计/研究具体为低漏电流、大阻值比的MgO纳米线RRAM及其制造方法,本发明的MgO纳米线RRAM设计具有纳米线结构MgO阻变层,纳米线使MgO带隙提高而更有效抑制漏电流,纳米线结构使得RRAM导电细丝限定在纳米线内,难以在空间上发散、衍生,从而形成导电路径更短,随机性较低,进而提高高、低阻状态阻变参数均匀性,并采用CNTs/石墨烯符合电极进一步降低编程电压。此外,在限定单元区域内生长纳米线使得各RRAM存储单元间的导电路径分布更均匀,进一步降低RRAM的特征参数发散性。从而设计实现一种具有阻变参数均匀的低漏电流、大阻值比MgO纳米线RRAM。

Description

低漏电流、大阻值比的MgO纳米线RRAM及其制造方法
技术领域
本发明涉及集成电路器件技术领域,具体涉及具有低漏电流、大高低阻态比的MgO纳米线电阻式随机存取存储器(RRAM)结构,及形成这样RRAM的方法。
背景技术
RRAM(Resistive Random Access Memory)为电阻式随机存取存储器,简称阻变存储器,属于非易失性存储器,在数据存储方面是一个重要的电子器件,且由于RRAM简单的结构以及与CMOS逻辑的兼容性,其潜在运用前景越来越好[1-2]。RRAM存储单元包括具有可变电阻的介电数据存储层。介电数据存储层的电阻可以在不同电平作用下发生高、低电阻状态之间可逆地切换,每种电阻状态对应于不同数据状态,从而允许RRAM存储单元存储数据。目前,RRAM的研究主要集中在以二元金属氧化物为代表的薄膜型阻变材料的研究,包括HfO2[3]、TaOx[4]、SiO2[5]、NiO[6]、TiO2[7]、ZnO[8]、AlOx[9]、MgO[10]等,其中,HfO2由于低结晶温度(400℃),使其热稳定性成为问题[11];TaOx形成电阻丝的编程电压高,将导致功率消耗大;SiO2、NiO易于制作双极性NVM,使电源部分复杂化;ZnO、TiO2带隙小,易造成大的漏电流;AlOx有单极性,但电阻丝形成电压高。并且,普通的块体薄膜RRAM导电路径在阻变层薄膜材料中的分布及衍生是随机的,这种随机性导致阻变存储器参数离散性大。
采用纳米线结构阻变材料的研究主要集中在TiO2和CNTs等材料。台湾清华大学采用氢氧化法制作TiO2纳米棒RRAM阵列[7],由于晶化和纳米棒尺寸问题,关断电压高于6V;日本中央大学课题组研究CNTs制作RRAM[13],其阻变层结构需要有中空结构,结合范德华力控制两级间距来控制高、低阻态变化,工艺要求非常高。此外,纳米线的阻变原理多是借用电阻丝原理和氧空位原理,未考虑纳米线导电路径的限制,纳米线特征尺寸的调控对阻变特性的影响等。
综上,RRAM由于薄膜阻变层中的导电路径衍生与分布随机性大,导致漏电流大,阻变参数离散性大,成为影响RRAM进一步缩小尺寸、降低功率,进而产品化的瓶颈问题。
发明内容
为此,提供一种新型MgO纳米线阻变层,根据量子限域效应,纳米线结构有效提高MgO的带隙,从而使得MgO纳米线阻变膜能够降低、甚至抑制RRAM单元漏电流;定向的纳米线结构能缩短RRAM单元内的导电通道路径,并提高导电通道密度,进而提高RRAM低阻态下存储单元阻变参数均匀性以及高低阻态阻值比;此外,采用高性能复合碳纳米材料电极还能进一步降低RRAM置位电压。所形成的RRAM具有导电路径短而漏电流低、编程电压低、高低阻态参数均匀且阻值比大的优点。
为实现上述目的,本发明提供了一种低漏电流、大阻值比的MgO纳米线RRAM,其依照次序从硅基底的表面上开始起包括:
SiO2薄层,通过在硅基底上热氧化生成SiO2薄层;
底电极M2,采用TiN材料形成底电极M2;
底电极连线区域,通过刻蚀产生底电极连线区域;
SiO2厚膜,作为RRAM存储单元间绝缘部分;
RRAM单元区域,通过刻蚀方式产生RRAM单元区域;
MgO纳米线膜,通过MgO纳米线产生限定RRAM单元区域内阻变膜;
CNTs/石墨烯顶电极,通过CVD法生长CNTs/石墨烯顶电极。
进一步的,所述MgO纳米线膜通过CVD法生长形成垂直衬底的定向纳米线,结合摩擦后处理法产生限定单元区域内纳米线阻变膜,所述纳米线阻变膜具有均匀、高密度特点,以该MgO纳米线膜作为RRAM阻变层。
进一步的,所述MgO纳米线的带隙较普通MgO带隙有提高,为7.9eV-8.2eV。
进一步的,结合刻蚀,图案化所述顶电极层、所述RRAM介电层和所述底电极层以形成具有垂直对准的侧壁的顶电极、RRAM介电前体和底电极构成的RRAM存储单元,形成具有确定尺寸的圆形三明治结构,RRAM存储单元面积尺寸为1×1μm2-5×5μm2
进一步的,所述SiO2薄层的厚度为5nm-50nm;所述TiN底电极的厚度尺寸为500nm-800nm,所述MgO纳米衬底薄层为5nm-10nm;所述MgO纳米线膜的厚度为50nm-100nm;所述CNTs/石墨烯顶电极的厚度为500nm-800nm。所述RRAM存储单元器件的厚度尺寸为1000nm-1800nm。本发明所述尺寸包含却不仅限于以上尺寸。
本发明还提供了MgO纳米线RRAM的制造方法,包括以下步骤:
步骤(1)在基底Si上热氧化生成SiO2薄层;
步骤(2)溅射、刻蚀生成底电极M2(TiN);
步骤(3)刻蚀底电极连线区域;
步骤(4)化学气相法(CVD)沉积生成SiO2厚膜;
步骤(5)刻蚀产生RRAM单元区域;
步骤(6)CVD法生长MgO纳米线膜,结合摩擦后处理法产生限定单元区域内阻变膜;
步骤(7)CVD法生长CNTs/石墨烯顶电极;
进一步的,所述SiO2薄层的厚度为5nm-50nm;所述TiN底电极的厚度尺寸为500nm-800nm,所述MgO纳米衬底薄层为5nm-10nm;所述MgO纳米线膜的厚度为50nm-100nm;所述CNTs/石墨烯顶电极的厚度为500nm-800nm。所述RRAM单元器件的厚度尺寸为1000nm-1800nm,本专利所述尺寸包含却不仅限于以上尺寸。
进一步的,所述MgO纳米线膜先通过CVD法生长MgO晶体薄膜做衬底来增强MgO纳米线定向性,进而采用Au做催化剂,再采用MgNx粉做前驱,CVD法并结合后处理技术制作MgO纳米线阻变层,结合摩擦后处理法产生限定单元区域内阻变膜。
进一步的,所述MgO纳米线膜通过CVD法生长,结合摩擦后处理法产生限定单元区域内阻变膜。
进一步的,所述MgO纳米线的带隙较普通MgO带隙有提高,所述MgO纳米线的带隙为7.9eV-8.2eV。
进一步的,步骤(7)中的顶电极制作,采用PMMA膜加热转移石墨烯膜作为中间层,进而采用CH4(C2H2)作为碳源气体,溅射Fe离子薄层作为催化剂,H2作为反应气体,CVD法生长CNTs顶电极。
区别于现有技术,上述技术方案具有以下有益效果:
本发明中采用CVD法制作MgO纳米线作为阻变层,除了MgO自身优点外,根据量子限域效应,纳米线具有更高的带隙[11],带隙的增长与纳米线尺寸相关。普通块体MgO禁带宽度约为7eV-8eV,MgO纳米线的带隙为7.9eV-8.2eV,因而采用MgO纳米线制作RRAM,将更好地抑制RRAM漏电流;从而保证RRAM高阻态阻值大而均匀,从而可制作阻变参数更均匀的RRAM。纳米线存储器导电细丝限定在纳米线内,难以在空间上发散、衍生,从而形成导电路径更短,随机性较低,因此RRAM的特征参数发散性进一步降低。
本发明设计具有提高带隙的纳米线结构MgO阻变层,根据量子限域效应纳米线结构进一步提高MgO带隙,从而采用MgO膜做阻变层进一步降低、甚至抑制RRAM漏电流;并且,所设计定向生长纳米线阻变层具有一维导电特性,缩短导电通道路径,提高RRAM存储单元导电通道密度,进而提高低阻态下存储单元阻变参数均匀性以及高低阻态比值;此外,设计CNTs/石墨烯复合电极具有高导电性及高电子迁移率,进一步降低置位电压,实现具有导电路径短而高低阻态参数均匀、高导电性电极而编程电压低、宽带隙而低漏电流的MgO纳米线RRAM。
附图说明
图1a)是本发明实施例遵循导电细丝原理的普通薄膜RRAM导电通道。
图1b)是本发明实施例纳米线中导电通道示意图,导电路径被限制在纳米线中。
图1c)是本发明实施例的导电路径的限制机理。
图2是本发明实施例的纳米线阻变存储器的主体结构示意图。
图3是本发明实施例的制造方法工艺流程图。
图4是本发明实施例的模式化生长MgO的工艺流程示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1a)、1b)、1c)、图2,本实施例提供了一种低漏电流、大阻值比的MgO纳米线RRAM,其依照次序从硅基底的表面上开始起包括:
SiO2薄层,通过在硅基底上热氧化生成SiO2薄层;
底电极M2,采用TiN材料形成底电极M2;
底电极连线区域,通过刻蚀产生底电极连线区域;
SiO2厚膜,作为RRAM器件单元之间的绝缘;
RRAM存储单元区域,通过刻蚀方式产生RRAM存储单元区域。
MgO纳米线膜,通过MgO纳米线产生限定RRAM存储单元区域内阻变膜;所述MgO纳米线膜通过CVD法生长,结合摩擦后处理法产生限定存储单元区域内阻变膜。MgO是具有单极性,并有大的带隙(7eV-8eV),尤其是MgO纳米线,基于量子限域效应,具有更高带隙,且热导性高等特点,具有潜在良好的阻变特性[11-12]。采用MgO纳米线制作RRAM,将更好地抑制RRAM漏电流,从而保证RRAM高阻态阻值大而均匀;MgO纳米线存储器导电细丝限定在纳米线内,难以在空间上发散、衍生,从而形成导电路径更短,随机性较低,因此RRAM的特征参数发散性小。其主体部分阻变层可采用CVD法、等离子热辐射法等;电极材料多样化,可选择金属电极、或IC常用电极材料TiN等,制作方法根据材料不同,可选择磁控溅射法、CVD法、化学法等;整体器件结构有两种方案:1)采用刻蚀法制作存储单元区域,进而在限定区域内生长阻变层;2)生成连续纳米线膜,而后采用图形化制作电极。所述MgO纳米线的带隙较普通MgO带隙提高,为7.9eV-8.2eV。
CNTs/石墨烯顶电极,通过CVD法生长CNTs/石墨烯顶电极;
结合刻蚀,图案化所述顶电极层、所述RRAM介电层和所述底电极层以形成具有垂直对准的侧壁的顶电极、RRAM介电前体和底电极构成的RRAM存储单元,形成具有确定尺寸的圆形三明治结构;该尺寸优选为1×1μm2-5×5μm2。本实施例的所述尺寸包含却不仅限于此尺寸。
RRAM存储单元结构存在以下优选:
优选1:底部电极的上部具有被顶部介电层覆盖的锥形侧壁,并且锥形侧壁相对于上部的下表面具有在大约65°至大约75°范围内的第一倾角。
优选2:RRAM介电层的侧壁与底部电极的上部的锥形侧壁对齐。
优选3:底部电极包括至少两个导电材料层,导电材料包括钛(Ti)、氮化钛(TiN)。
请参阅图1a)、1b)、1c),其中,图1a)是遵循导电细丝原理的普通薄膜RRAM导电通道,从图1a)看出普通薄膜RRAM阻变层中电流传导路径随机衍生,不均匀性高。
图1b)是纳米线中导电通道示意图,导电路径被限制在纳米线中,从图1b)看出,纳米线RRAM阻变层中电流传导路径如中间示意图,表示具有空间限域效应纳米线中导电通道随纳米线线尺寸缩小而传导路径减少并变直。
图1c)为导电路径的限制机理,随着纳米线半径的变化,路径发生变化,当纳米线路径变细,导电路径变直变短,因而降低导电通道电阻及编程电压。
从上述图1a)至图1c)可以看出,本实施例中,采用MgO纳米线制作RRAM,将更好地抑制RRAM漏电流,从而保证RRAM高阻态阻值大而均匀;MgO纳米线存储器导电细丝限定在纳米线内,抑制导电通道在空间上发散、衍生,从而形成导电路径更短,随机性较低,因此RRAM的特征参数发散性小。因此本实施例中,首先,采用CVD法制作MgO纳米线膜作为阻变层,除了MgO自身优点外,根据量子限域效应,纳米线具有更高的带隙,带隙的增长与纳米线尺寸相关。普通块体MgO禁带宽度约为7eV-8eV,MgO纳米线的带隙为7.9eV-8.2eV。采用MgO纳米线制作RRAM,将更好地抑制RRAM漏电流,从而保证RRAM高阻态阻值大而均匀,可制作阻变参数更均匀的RRAM。其次,纳米线存储器导电细丝限定在纳米线内,难以在空间上发散、衍生,从而形成导电路径更短,随机性较低,因此RRAM的特征参数分散性小。
参考图3所示,本实施例还提供了MgO纳米线RRAM的制造方法,包括以下步骤:
步骤(1)在基底Si上热氧化生成SiO2薄层;
步骤(2)溅射、刻蚀生成底电极M2(TiN);采用溅射技术制作TiN金属底电极;
步骤(3)刻蚀底电极连线区域;
步骤(4)化学气相法(CVD)沉积生成SiO2厚膜;限域存储单元结构制作,CVD法制作SiO2绝缘层厚层;
步骤(5)刻蚀产生RRAM存储单元区域;采用光刻刻蚀制作确定尺寸MgO生长区域;
步骤(6)CVD法生长MgO纳米线膜,结合摩擦后处理法产生限定存储单元区域内阻变膜;阻变层生长,先CVD法生长MgO晶体薄膜做衬底来增强定向性,进而采用Au做催化剂,再采用MgNx粉做前驱,CVD法并结合后处理技术制作MgO纳米线阻变层;所述MgO纳米线的带隙为7.9eV-8.2eV。
步骤(7)CVD法生长CNTs/石墨烯顶电极;顶电极制作,采用PMMA膜加热转移石墨烯膜作为中间层,进而采用CH4(C2H2)作为碳源气体,溅射Fe离子薄层作为催化剂,H2作为反应气体,CVD法生长CNT顶电极;
本实施例的MgO纳米线RRAM的制造方法,具有以下特点:
1、在衬底上方形成底电极层,在所述底电极层上方形成RRAM介电层,在所述RRAM介电层上方形成顶电极层;
2、具体工艺路线为:1)底电极的生长,将基于Si衬底,采用氧化方法制备SiO2绝缘层,采用溅射技术制作TiN金属底电极;2)限域单元结构制作,CVD法制作SiO2绝缘层支柱,采用光刻刻蚀制作确定尺寸MgO生长区域;3)阻变层生长,先CVD法生长MgO晶体薄膜做衬底来增强定向性,进而采用Au做催化剂,再采用MgNx粉做前驱,CVD法并结合后处理技术制作MgO纳米线阻变层;4)顶电极制作,采用PMMA膜加热转移石墨烯膜作为中间层,进而采用CH4(C2H2)作为碳源气体,溅射Fe离子薄层作为催化剂,H2作为反应气体,CVD法生长CNT顶电极。
3、优化选项:为更好地调控MgO纳米线阻变层的限域效应,如图3所示,将采用图案化模式生长MgO纳米线,调控模式催化剂尺寸,即可调控研究不同尺寸单根纳米线空间限域效应,进而研究限定区域内生长MgO纳米线的导电通道及其与阻变特性相互关系。
4、结合刻蚀,图案化所述顶电极层、所述RRAM介电层和所述底电极层以形成具有垂直对准的侧壁的顶电极、RRAM介电前体和底电极构成的RRAM存储单元,形成具有确定尺寸的圆形三明治结构;
5、实施蚀刻,以使所述RRAM介电前体的侧壁从所述顶电极和所述底电极的侧壁向回凹进。
6、通过本实施例的方法,设计一种基于MgO纳米线的RRAM,设计采用一维纳米线作为阻变材料,使得RRAM阻变层具有导电路径空间限定性和调控性,从而保证低阻状态下存储单元阻变参数均匀性;并设计具有带隙提高的纳米线物相结构MgO阻变层,抑制RRAM漏电流,并提高高阻状态阻变参数的均匀性,实现具有导电路径短而编程电压低、宽带隙而低漏电流的MgO纳米线RRAM。
本实施例中,首先,采用CVD法制作MgO纳米线作为阻变层,除了MgO自身优点外,根据量子限域效应,纳米线具有更高的带隙,带隙的增长与纳米线尺寸相关。普通块体MgO禁带宽度约为7eV-8eV,MgO纳米线的带隙为7.9eV-8.2eV。采用MgO纳米线制作RRAM,将更好地抑制RRAM漏电流,并保证RRAM高阻态阻值大而均匀,从而可制作高低阻态比值大、阻变参数更均匀的RRAM。其次,纳米线存储器导电细丝限定在纳米线内,难以在空间上发散、衍生,从而形成导电路径更短、随机性降低,因此RRAM高低阻态比、置位电压等RRAM的特征参数分散性更小。
本实施例的方法中,首先是在基底Si上热氧化生成SiO2薄层,再通过溅射、刻蚀生成底电极M2(TiN),溅射、刻蚀生成底电极M2(TiN),然后在刻蚀产生RRAM存储单元区域,该RRAM存储单元区域也是限定单元区域,然后采用CVD法生长MgO纳米线膜,结合摩擦后处理法产生限定单元区域内阻变膜;由于限定单元区域的预先蚀刻,才能保证MgO纳米线膜的生成能够精准限定在限定单元区域内;该方法克服了传统技术方案中的技术偏见,传统方法的特点是采用溅射或氧化法制备块体材料作为RRAM阻变层,导电通道没有限定,分布随机,具有延伸性;传统方法所制作的MgO块体阻变膜相比较纳米线MgO阻变膜带隙低。本实施例采用CVD法直接在衬底上生长具有定向性的MgO纳米线,导电通道限定在纳米线中,使得导电路径进一步缩短且均匀化。因而,本实施例提供了带隙高而抑制漏电流,导电流经限定而参数均匀化,导电通道短而置位电压低的阻变层,从而得到性能参数均匀、低漏电流、大阻值比的RRAM。此外,由于在制作纳米线阻抗层之前,在基底层上优先刻蚀产生RRAM单元区域作为限定的单元区域,定向一维纳米线特性加上限定单元区域,保证了制作出来的RRAM存储单元间MgO纳米线更具有均匀性,从而使RRAM在性能上具有阻变参数更均匀的特性,从而保证RRAM高、低阻态阻值比大且均匀。参考图4所示,该图公开了模式化生长MgO的工艺流程示意图,从该图4可以看出限定区域内生长Mgo具有更好的均匀性。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括……”或“包含……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外,在本文中,“大于”、“小于”、“超过”等理解为不包括本数;“以上”、“以下”、“以内”等理解为包括本数。
参考文献:
[1]Hsin-Hung Huang,Wen-Chieh Shih,Chih-Huang Lai.Nonpolar ResistiveSwitching in the Pt/MgO/Pt Nonvolatile Memory Device.Applied Physics Letters,2010,96(19):193505.
[2]Ting Zhang,Jiang Yin,Yidong Xia,Weifeng Zhang,ZhiguoLiu.Conduction Mechanism of Resistance Switching in Fully Transparent MgO-based Memory Devices.Journal of Applied.Physics,2013,114(13):134301.
[3]Tingting Tan,Tingting Guo,Xi Chen,Xiaojing Li,ZhengtangLiu.Impacts of Au-doping on the Performance of Cu/HfO2/Pt RRAMDevices.Applied Surface Science,2014,317:982–985.
[4]Z.Wei,Y.Kanzawa,K.Arita,Y.Katoh,K.Kawai,S.Muraoka,S.Mitani,S.Fujii,K.Katayama,M.Iijima,T.Mikawa,T.Ninomiya,R.Miyanaga,Y.Kawashima,K.Tsuji,A.Himeno,T.Okada,R.Azuma,K.Shimakawa,H.Sugaya,T.Takagi,R.Yasuhara,K.Horiba,H.Kumigashira,M.Oshima.Highly reliable TaOx ReRAM and DirectEvidence of Redox Reaction Mechanism.Proceeding of IEEE InternationalElectron Devices Meeting,San Francisco,CA,Dec.15-17,2008.
[5]Fun-Tat Chin,Yu-Hsien Lin,Wen-Luh Yang,Chin-Hsuan Liao,Li-Min Lin,Yu-Ping Hsiao,Tien-Sheng Chao.Switching Characteristics in Cu:SiO2by ChemicalSoak Methods for Resistive Random Access Memory(ReRAM).Solid-StateElectronics,2015,103:190-194.
[6]Myoung-Jae Lee,Chang Bum Lee,Dongsoo Lee,Seung Ryul Lee,JihyunHur,Seung-Eon Ahn,Man Chang,Young-Bae Kim,U-In Chung,Chang-Jung Kim,Dong-SikKim,Hosun Lee.Improved Resistive Switching Reliability in Graded NiOMultilayer for Resistive Nonvolatile Memory Devices.IEEE Electron DeviceLetters,2010,31(7):725-727.
[7]Chi-Hsin Huang,Ta-Shun Chou,Jian-Shiou Huang,Shih-Ming Lin,Yu-LunChueh.Self-Selecting Resistive Switching Scheme Using TiO2NanorodArrays.Science Report,2017,7:2066.
[8]Bosen Zhang,Cong Hu,Tianshuang Ren,Bo Wang,Jing Qi,Qing Zhang,Jian-Guo Zheng,Yan Xin,Jianlin Liu.Metal/ZnO/MgO/Si/Metal Write-Once-Read-Many-Times Memory.IEEE Transactions on Electron Devices,2016,63(9):3508-3513.
[9]Myeongcheol Kim,Kyung Cheol Choi.Transparent and FlexibleResistive Random Access Memory Based on Al2O3Film With MultilayerElectrodes.IEEE Transactions on Electron Devices,2017,64(8):3508-3510.
[10]Wenchao Lu,Wenbo Chen,Yibo Li,Rashmi Jha.Self Current LimitingMgO ReRAM Devices for Low-Power Non-Volatile Memory Applications.IEEE Journalon Emerging and Selected Topics in Circuit and Systems,2016,6(2):163-170.
[11]Chun-Yang Huang,Jheng-Hong Jieng,Wen-Yueh Jang,Chen-Hsi Lin,Tseung-Yuen Tseng.Improved Resistive Switching Characteristics by Al2O3LayersInclusion in HfO2-Based RRAM Devices.ECS Solid State Letters,2013,2(8):63-65.
[12]Sheyang Ning,Tomoko Ogura Iwasaki,Kazuya Shimomura,Koh Johguchi,Eisuke Yanagizawa,Glen Rosendale,Monte Manning,Darlene Viviani,ThomasRueckes,Ken Takeuchi.Investigation and Improvement of Verify-Program inCarbon Nanotube-Based Nonvolatile Memory.IEEE Transactions on ElectronDevices,2015,62(9):2837-2844。
尽管已经对上述各实施例进行了描述,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改,所以以上所述仅为本发明的实施例,并非因此限制本发明的专利保护范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围之内。

Claims (10)

1.一种低漏电流、大阻值比MgO纳米线RRAM,其特征在于:其依照次序从硅基底的表面上开始起包括:
SiO2薄层,通过在硅基底上热氧化生成SiO2薄层;
底电极M2,采用TiN材料形成底电极M2;
底电极连线区域,通过刻蚀产生底电极连线区域;
SiO2厚膜,作为RRAM存储单元间的绝缘层;
RRAM存储单元区域,通过刻蚀方SiO2厚膜上产生RRAM存储单元区域;
MgO纳米线膜,通过定向生长MgO纳米线在底电极上生成垂直向上的纳米线阻变膜,该底电极在刻蚀生成限定的RRAM存储单元区域内;
CNTs/石墨烯顶电极,通过CVD法生长CNTs/石墨烯顶电极。
2.根据权利要求1所述的一种MgO纳米线RRAM,其特征在于:所述MgO纳米线膜通过CVD法生长形成垂直衬底的定向纳米线,结合摩擦后处理法产生限定单元区域内均匀、大密度的纳米线膜,以该MgO纳米线膜作为RRAM阻变层。
3.根据权利要求1所述的一种MgO纳米线RRAM,其特征在于:所述MgO纳米线的带隙较普通MgO带隙提高,为7.9eV-8.2eV。
4.根据权利要求1所述的一种MgO纳米线RRAM,其特征在于:结合刻蚀,图案化所述顶电极层、所述RRAM介电层和所述底电极层以形成具有垂直对准侧壁的顶电极、RRAM介电层和底电极构成的RRAM存储单元,形成具有确定尺寸的圆形三明治结构,RRAM存储单元,面积尺寸为1×1μm2-5×5μm2
5.根据权利要求1所述的一种MgO纳米线RRAM,其特征在于:所述SiO2薄层的厚度为5nm-50nm;所述TiN底电极的厚度尺寸为500nm-800nm,所述MgO纳米线膜的厚度为50nm-100nm;所述CNTs/石墨烯顶电极的厚度为500nm-800nm,所述RRAM存储单元器件的厚度尺寸为1000nm-1800nm。
6.MgO纳米线RRAM的制造方法,其特征在于:包括以下步骤:
步骤(1)在基底Si上热氧化生成SiO2薄层;
步骤(2)溅射生成底电极M2(TiN);
步骤(3)刻蚀底电极连线区域;
步骤(4)化学气相法(CVD)沉积生成SiO2厚膜;
步骤(5)刻蚀产生RRAM存储单元区域;
步骤(6)CVD法生长MgO衬底薄层;
步骤(7)纳米线膜,CVD法生长MgO阻变薄膜,并结合摩擦后处理法产生限定存储单元区域内MgO阻变膜;
步骤(8)CVD法生长CNTs/石墨烯顶电极。
7.根据权利要求6所述的MgO纳米线RRAM的制造方法,其特征在于:所述SiO2薄层的厚度为5nm-50nm;所述TiN底电极的厚度尺寸为500nm-800nm,所述MgO纳米衬底薄层为5nm-10nm;所述MgO纳米线膜的厚度为50nm-100nm;所述CNTs/石墨烯顶电极的厚度为500nm-800nm,所述RRAM单元器件的厚度尺寸为1000nm-1800nm。
8.根据权利要求6所述的MgO纳米线RRAM的制造方法,其特征在于:所述MgO纳米线膜先通过CVD法生长MgO晶体薄膜做衬底来增强MgO纳米线定向性,进而采用Au做催化剂,再采用MgNx粉做前驱,CVD法并结合后处理技术制作MgO纳米线阻变层,结合摩擦后处理法产生限定单元区域内阻变膜。
9.根据权利要求6所述的MgO纳米线RRAM的制造方法,其特征在于:所述MgO纳米线的带隙较普通MgO带隙提高,为7.9eV-8.2eV。
10.根据权利要求6所述的MgO纳米线RRAM的制造方法,其特征在于:步骤(6)中的顶电极制作,采用PMMA膜加热转移石墨烯膜作为中间层,进而采用CH4(C2H2)作为碳源气体,溅射Fe离子薄层作为催化剂,H2作为反应气体,CVD法生长CNTs顶电极。
CN201811265097.3A 2018-10-29 2018-10-29 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法 Active CN109449288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811265097.3A CN109449288B (zh) 2018-10-29 2018-10-29 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811265097.3A CN109449288B (zh) 2018-10-29 2018-10-29 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法

Publications (2)

Publication Number Publication Date
CN109449288A true CN109449288A (zh) 2019-03-08
CN109449288B CN109449288B (zh) 2021-07-16

Family

ID=65548498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811265097.3A Active CN109449288B (zh) 2018-10-29 2018-10-29 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法

Country Status (1)

Country Link
CN (1) CN109449288B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350083A (zh) * 2019-07-22 2019-10-18 集美大学 一种阻变存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048301A2 (en) * 2007-10-12 2009-04-16 Industry-Academic Cooperation Foundation Yonsei University Resistive random access memory device and method of the same
CN104795493A (zh) * 2015-04-21 2015-07-22 东北师范大学 一种基于纳米线阵列的忆阻器及其制备方法
CN105556670A (zh) * 2013-05-15 2016-05-04 惠普发展公司,有限责任合伙企业 用于电阻式存储器装置的纳米线的纳米通道阵列
JP2016541109A (ja) * 2013-11-19 2016-12-28 ウィリアム・マーシュ・ライス・ユニバーシティ SiOxスイッチング素子の性能を改善するための多孔質SiOx材料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048301A2 (en) * 2007-10-12 2009-04-16 Industry-Academic Cooperation Foundation Yonsei University Resistive random access memory device and method of the same
CN105556670A (zh) * 2013-05-15 2016-05-04 惠普发展公司,有限责任合伙企业 用于电阻式存储器装置的纳米线的纳米通道阵列
JP2016541109A (ja) * 2013-11-19 2016-12-28 ウィリアム・マーシュ・ライス・ユニバーシティ SiOxスイッチング素子の性能を改善するための多孔質SiOx材料
CN104795493A (zh) * 2015-04-21 2015-07-22 东北师范大学 一种基于纳米线阵列的忆阻器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350083A (zh) * 2019-07-22 2019-10-18 集美大学 一种阻变存储器

Also Published As

Publication number Publication date
CN109449288B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
Son et al. Excellent Selector Characteristics of Nanoscale $\hbox {VO} _ {2} $ for High-Density Bipolar ReRAM Applications
Acharya et al. Epitaxial brownmillerite oxide thin films for reliable switching memory
Chen et al. Conductance quantization in oxygen-anion-migration-based resistive switching memory devices
KR101157105B1 (ko) 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
KR101199262B1 (ko) 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법
Sun et al. Control the switching mode of Pt/HfO2/TiN RRAM devices by tuning the crystalline state of TiN electrode
Munjal et al. Electroforming free controlled bipolar resistive switching in Al/CoFe2O4/FTO device with self-compliance effect
Huang et al. Resistive switching of Sn-doped In 2 O 3/HfO 2 core–shell nanowire: geometry architecture engineering for nonvolatile memory
Kang et al. NiO-based resistive memory devices with highly improved uniformity boosted by ionic liquid pre-treatment
Jana et al. Observation of resistive switching memory by reducing device size in a new Cr/CrO x/TiO x/TiN structure
Huang et al. Enhancement of DC/AC resistive switching performance in AlOx memristor by two-technique bilayer approach
Yao et al. Coexistence of resistive switching and magnetism modulation in sol-gel derived nanocrystalline spinel Co3O4 thin films
CN102227014A (zh) 一种具有金属纳米晶电极的阻变存储器及其制备方法
Wang et al. Forming-free bipolar and unipolar resistive switching behaviors with low operating voltage in Ag/Ti/CeO2/Pt devices
CN102544365A (zh) 阻变存储器及其制造方法
Ismail et al. Reversible transitions among four modes of nonpolar resistive switching characteristics in nano-crystalline zinc ferrite magnetic thin films
Tao et al. Improved switching reliability achieved in HfOx based RRAM with mountain-like surface-graphited carbon layer
Chen et al. Effects of plasma treatment time on surface characteristics of indium-tin-oxide film for resistive switching storage applications
Ahn et al. Thickness scaling effects of self-assembled NiO nanodots on resistive switching characteristics
Wu et al. Compliance current dependence of conversion between bipolar, unipolar, and threshold resistance switching in Mn3O4 films
Jang et al. Solution-processed high-k thin films as a resistive switching for ReRAM applications
Zhang et al. Resistive switching behaviours of Pt/Ni0. 5Zn0. 5Fe2O4/Pt based on film thickness for memristor applications
CN109449288A (zh) 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法
Lamichhane et al. Effect of variation in glancing angle deposition on resistive switching property of WO3 thin films for RRAM devices
Huang et al. CuO/ZnO memristors via oxygen or metal migration controlled by electrodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant