CN109446612A - Sop系统集成中热管理方法 - Google Patents
Sop系统集成中热管理方法 Download PDFInfo
- Publication number
- CN109446612A CN109446612A CN201811206667.1A CN201811206667A CN109446612A CN 109446612 A CN109446612 A CN 109446612A CN 201811206667 A CN201811206667 A CN 201811206667A CN 109446612 A CN109446612 A CN 109446612A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- tsv
- resistance
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000007726 management method Methods 0.000 claims abstract description 16
- 238000004088 simulation Methods 0.000 claims abstract description 5
- 238000012795 verification Methods 0.000 claims abstract description 3
- 241000724291 Tobacco streak virus Species 0.000 claims abstract 17
- 239000010410 layer Substances 0.000 claims description 111
- 239000000758 substrate Substances 0.000 claims description 31
- 239000012790 adhesive layer Substances 0.000 claims description 21
- 239000003292 glue Substances 0.000 claims description 18
- 238000005206 flow analysis Methods 0.000 claims description 7
- 230000000052 comparative effect Effects 0.000 claims description 2
- 101100128278 Mus musculus Lins1 gene Proteins 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 claims 2
- 238000013021 overheating Methods 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 241000638935 Senecio crassissimus Species 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种SOP系统集成中热管理方法，在多层堆叠芯片中设置硅通孔，并建立设有硅通孔的多层堆叠芯片热传导模型，利用matlab与ansys icepeak对仿真结果进行对比验证，进而确定硅通孔的大小与数量，本发明在SOP系统集成中利用TSV解决过热问题，通过仿真确定TSV数量和大小，实现最优热管理方案。
Description
技术领域
本发明属于SOP封装技术领域，具体涉及一种SOP系统集成中热管理方法。
背景技术
SOP(system on package)系统级封装，是一种新兴的系统级封装，具有小型化、低成本、高功能集成度，高可靠性等特点的系统，所以SOP在封装技术中具有广泛的前景。由于SOP工作时产生的热量很多或者构建热管理系统过于昂贵，所以热管理成为了发展SOP的障碍，原因在于：(1)微型封装的堆叠多功能芯片其产生的热通量很高，(2)3D电路使得单位面积上的总功率升高，(3)若无有效且足够的冷却处理，会造成3D堆叠芯片过热，(4)3D堆叠芯片之间的空间对于冷却通道来说过小，例如没有供流体流动的空隙，(5)薄芯片会导致芯片上产生过热点。因此对于3D IC集成SOP的广泛使用而言，亟需低成本，高效率的热管理技术指导方针及解决方法。
发明内容
本发明需要解决的技术问题是提供一种采用通孔降温的SOP系统集成中热管理方法。
为解决上述问题，本发明所采取的技术方案是：
一种SOP系统集成中热管理方法，在多层堆叠芯片中设置硅通孔，并建立设有硅通孔的多层堆叠芯片热传导模型，利用matlab与ansys icepeak对仿真结果进行对比验证，进而确定硅通孔的大小与数量。
优选的，设有硅通孔的多层堆叠芯片热传导模型如下：设该模型的芯片层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1′，第·2至第n层热阻均为R′，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片第n层温度为：
；
S表示芯片的面积；TSV即硅通孔的面积总和为STSV，TSV占据芯片面积比例因子为r＝STSV/S，Rhs表示热沉热阻；Rpk表示封装的热阻；Rsi表示si衬底电阻；Rglue表示粘合层电阻；Rins表示绝缘层的电阻；lsi表示Si衬底厚度；lglue表示粘合层厚度；lins表示绝缘层厚度；Ksi表示Si衬底热导率；Kglue表示粘合层电导率；Kins绝缘层电导率，Q表示平均每层功耗，KTSV表示通孔的热导率。
优选的，设有硅通孔的多层堆叠芯片热传导模型如下：设该模型的芯片层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1′，第2至第n层热阻均为R′，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片第n层温度为：
S表示芯片的面积；TSV即硅通孔的面积总和为STSV，TSV占据芯片面积比例因子为r＝STSV/S，Rhs表示热沉热阻；Rpk表示封装的热阻；Rsi表示si衬底电阻；Rglue表示粘合层电阻；Rins表示绝缘层的电阻；lsi表示Si衬底厚度；lglue表示粘合层厚度；lins表示绝缘层厚度；Ksi表示Si衬底热导率；Kglue表示粘合层电导率；Kins绝缘层电导率；D为TSV直径，P为两个TSV之间的间距，Q表示平均每层功耗，KTSV表示通孔的热导率。
采用上述技术方案所产生的有益效果在于：
本发明利用TSV(Through Silicon Via：硅通孔)来改善多层堆叠芯片过热的问题，由于TSV通常用铜填充，导热系数较大，可以有效降低芯片温度，因此在SOP系统集成中利用TSV解决过热问题，通过仿真确定TSV数量和大小，实现最优热管理方案。
附图说明
图1A、图1B是本发明不考虑TSV的热传输模型；
图2A、图2B是本发明考虑TSV的热传输模型；
图3是第i层芯片俯视示意图；
图4是温度随芯片层数n的变化曲线；
图5是温度随r的变化曲线，
图6是用matlab仿真，
图7是ansys icepeak仿真。
具体实施方式
下面结合附图对本发明做进一步详细描述：
在n层芯片堆叠时，最高层离热沉最远，因此温度最高，而对于目前已经成熟的SOP技术，亟需低成本，高效率的热管理设计指导方针及解决方法，本发明就是在此基础上提出的温度解析模型，TSV(硅通孔)技术是3D IC集成的核心，也是重要的支撑技术，它在一定程度上可以有效的降低芯片的温度，所以本发明先考虑在无TSV时的n层芯片的温度解析模型，在此基础上推导出一维热解析模型，进而推导出最高层芯片的温度，在芯片堆叠中，层数越高，散热越困难，所以说散热就变得尤为重要。
本发明是一种SOP系统热管理方法，本发明的具体方式是：在多层堆叠芯片中设置硅通孔，并建立设有硅通孔的多层堆叠芯片热传导模型，利用matlab与ansys icepeak对仿真结果进行对比验证，进而确定硅通孔的大小与数量。
对于本发明来说，热管理方法的确立是基于多层堆叠芯片热传导模型以及仿真结果来实现的，首先，建立没有硅通孔的多层堆叠芯片热传导模型，如图1A和1B所示，设下面一层为热沉(HeatSink)，芯片通过它进行散热，第n层芯片离热沉(Heat Sink)最远，所以温度最高。芯片通过粘合剂层粘合，每层的芯片由绝缘层和Si衬底构成，热量是由每层芯片上的有源层产生的，我们假设第n层芯片的功耗为Qn。热阻定义为R＝L/KS，L为热流传导的长度，S是热流的横截面积，K是材料的导热系数。
设该模型的层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1，第2至第n层热阻均为R，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片在无硅通孔时第n层温度为：
在研究TSV(硅通孔)的情况下，多层堆叠芯片热传导模型模型如图2A和2B所示。每层的热阻被修改为原来热阻和TSV热阻RTSV并联。添加TSV后，芯片的剩余部分芯片面积为(1-r)S。
设该模型的芯片层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1′，第·2至第n层热阻均为R′，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片在有硅通孔时第n层温度为：
；
S表示芯片的面积；TSV即硅通孔的面积总和为STSV，TSV占据芯片面积比例因子为r＝STsV/S，Rhs表示热沉热阻；Rpk表示封装的热阻；Rsi表示si衬底电阻；Rglue表示粘合层电阻；Rins表示绝缘层的电阻；lsi表示Si衬底厚度；lglue表示粘合层厚度；lins表示绝缘层厚度；Ksi表示Si衬底热导率；Kglue表示粘合层电导率；Kins绝缘层电导率，Q表示平均每层功耗，KTSV表示通孔的热导率。
本发明先将无硅通孔的多层堆叠芯片热传导模型用于matlab仿真，然后将在加入硅通孔之后通孔占总面积的比例因子r情况下，进行matlab仿真，对比说明硅通孔有散热作用，而且并不是越多越好，r在一个范围之类效果是最好的。如图4，当不添加通孔时，最高层芯片的温度为150K(相对于室温升高的温度)，从图4中可以看出，随着层数的累加，最高层芯片的温度基本上呈现直线上升，当通孔占芯片总面积的比例因子分别为r＝0.0001，0.001，0.01时，可以看出添加通孔时的温度明显比不添加通孔时减少了很多，r为0.0001时，8层芯片温度为147K。比无通孔时降低3K，降低2％。当r＝0.001时，最高层芯片温度从未考虑硅通孔时的温度150K降低到136K，降低14K，降低9.3％。当r＝0.01时，温度为126K，降低了16％，出现该情况原因为TSV具有散热的作用。
但是，随着r的继续变大，温度变化越来越小，如图5所示，当r＝0.0001的时候，芯片最高层温度为150k，伴随着r的增大，温度在急剧的下降，随着r的继续增大，温度变化却不在明显。如图5所示，对于n＝8，r的最佳范围为0.005～0.01，当n为其他不同的值时，可以根据这个方法来获得最佳值。
在实际应用中，硅通孔占芯片总面积没有具体量化说明，为了最终确定硅通孔的数量和大小，并验证上述采用matlab仿真所得结果的科学性。本发明采用ansys icepeak仿真与matlab仿真进行对比，又建立了一个采用ansys icepeak仿真的模型，因为在ansysicepeak建模中，需要知道加入的硅通孔的直径与数量。所以我们在建立模型时，通孔占芯片的总面积r已经不适用该仿真软件。因此需要建立一个关于通孔直径与数量的模型，把通孔占总面积的比例因子r转化为相同比例因子的通孔数量与大小，用matlab仿真之后，再用ansys icepeak进行实际情况对比验证正确性。
采用ansys icepeak仿真所建立有硅通孔的多层堆叠芯片热传导模型模型如下：设该模型的芯片层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1′，第2至第n层热阻均为R′，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片第n层温度为：
S表示芯片的面积；TSV即硅通孔的面积总和为STSV，TSV占据芯片面积比例因子为r＝STSV/S，Rhs表示热沉热阻；Rpk表示封装的热阻；Rsi表示si衬底电阻；Rglue表示粘合层电阻；Rins表示绝缘层的电阻；lsi表示Si衬底厚度；lglue表示粘合层厚度；lins表示绝缘层厚度；Ksi表示Si衬底热导率；Kglue表示粘合层电导率；Kins绝缘层电导率；D为TSV直径，P为两个TSV之间的间距，Q表示平均每层功耗，KTSV表示通孔的热导率。
图3所示为具有9个硅通孔的堆叠芯片第i层芯片的俯视结构图，9个硅通孔直径为0.35mm，通孔占用总芯片面积为0.01.其中每个芯片功率为0.7W。如图6所示为matlab仿真，当芯片层数为8时，温度为126k，图7为ANSYS icepeak仿真，与matlab模型仿真结果相吻合。
本发明以SOP系统集成为研究对象，系统研究了硅通孔占芯片总面积的比例因子r，及通孔直径D以及间距P对芯片温度的影响，提出了硅通孔的热传导模型。并通过matlab对解析模型进行仿真分析。分析发现，在芯片层数及工作状态相同的情况下，硅通孔可以有效地改善系统的散热特性，并且硅通孔在特定数量大小下可以最大范围的改变温度。并通过ansys icepeak热仿真软件进行模型搭建及分析，分析结果和matlab的分析相吻合。
Claims (3)
1.一种SOP系统集成中热管理方法，其特征在于：在多层堆叠芯片中设置硅通孔，并建立设有硅通孔的多层堆叠芯片热传导模型，利用matlab与ansys icepeak对仿真结果进行对比验证，进而确定硅通孔的大小与数量。
2.根据权利要求1所述的SOP系统集成中热管理方法，其特征在于：设有硅通孔的多层堆叠芯片热传导模型如下：设该模型的芯片层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1′，第·2至第n层热阻均为R′，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片第n层温度为：
；
S表示芯片的面积；TSV即硅通孔的面积总和为STSV，TSV占据芯片面积比例因子为r＝STSV/S，Rhs表示热沉热阻；Rpk表示封装的热阻；Rsi表示si衬底电阻，Rglue表示粘合层电阻；Rins表示绝缘层的电阻；lsi表示Si衬底厚度；lglue表示粘合层厚度；lins表示绝缘层厚度；Ksi表示Si衬底热导率；Kglue表示粘合层电导率；Kins绝缘层电导率，Q表示平均每层功耗，KTSV表示通孔的热导率。
3.根据权利要求1所述的SOP系统集成中热管理方法，其特征在于：设有硅通孔的多层堆叠芯片热传导模型如下：设该模型的芯片层数为n，其第一层芯片自下至上依次是热沉层、封装层、衬底层，第2至第n层芯片自下至上依次是绝缘层、粘合层、衬底层，第一层芯片热阻为R1′，第2至第n层热阻均为R′，根据傅立叶热流分析理论，建立并推导多层堆叠芯片的热传导模型函数，多层堆叠芯片第n层温度为：
S表示芯片的面积；TSV即硅通孔的面积总和为STSV，TSV占据芯片面积比例因子为r＝STSV/S，Rhs表示热沉热阻；Rpk表示封装的热阻；Rsi表示si衬底电阻；Rglue表示粘合层电阻；Rins表示绝缘层的电阻；lsi表示Si衬底厚度；lglue表示粘合层厚度；lins表示绝缘层厚度；Ksi表示Si衬底热导率；Kglue表示粘合层电导率；Kins绝缘层电导率；D为TSV直径，P为两个TSV之间的间距，Q表示平均每层功耗，KTSV表示通孔的热导率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811206667.1A CN109446612B (zh) | 2018-10-17 | 2018-10-17 | Sop系统集成中热管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811206667.1A CN109446612B (zh) | 2018-10-17 | 2018-10-17 | Sop系统集成中热管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109446612A true CN109446612A (zh) | 2019-03-08 |
| CN109446612B CN109446612B (zh) | 2023-04-21 |
Family
ID=65546739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811206667.1A Active CN109446612B (zh) | 2018-10-17 | 2018-10-17 | Sop系统集成中热管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109446612B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110516382A (zh) * | 2019-08-30 | 2019-11-29 | 贵州大学 | 一种基于硅直通孔的三维集成系统热解析方法 |
| CN119940278A (zh) * | 2025-04-08 | 2025-05-06 | 中茵微电子(南京)有限公司 | 一种集成电路3d封装结构及其封装方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110042820A1 (en) * | 2009-08-18 | 2011-02-24 | International Business Machines Corporation | 3d silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport |
| CN106570211A (zh) * | 2016-10-11 | 2017-04-19 | 中南大学 | Tsv转接板等效热导率预测方法及系统 |
-
2018
- 2018-10-17 CN CN201811206667.1A patent/CN109446612B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110042820A1 (en) * | 2009-08-18 | 2011-02-24 | International Business Machines Corporation | 3d silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport |
| CN106570211A (zh) * | 2016-10-11 | 2017-04-19 | 中南大学 | Tsv转接板等效热导率预测方法及系统 |
Non-Patent Citations (2)
| Title |
|---|
| 朱樟明 等: "考虑硅通孔的三维集成电路热传输解析模型", 《物理学报》 * |
| 王凤娟 等: "考虑硅通孔的三维集成电路最高层温度模型", 《计算物理》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110516382A (zh) * | 2019-08-30 | 2019-11-29 | 贵州大学 | 一种基于硅直通孔的三维集成系统热解析方法 |
| CN110516382B (zh) * | 2019-08-30 | 2022-08-12 | 贵州大学 | 一种基于硅直通孔的三维集成系统热解析方法 |
| CN119940278A (zh) * | 2025-04-08 | 2025-05-06 | 中茵微电子(南京)有限公司 | 一种集成电路3d封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109446612B (zh) | 2023-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741468B2 (en) | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods | |
| CN104701287B (zh) | 具有热点热管理部件的3dic封装 | |
| Venkatadri et al. | A review of recent advances in thermal management in three dimensional chip stacks in electronic systems | |
| Chien et al. | Thermal evaluation and analyses of 3D IC integration SiP with TSVs for network system applications | |
| Jain et al. | Thermal modeling and design of 3D integrated circuits | |
| CN107946254A (zh) | 集成散热结构的硅基扇出型封装及晶圆级封装方法 | |
| CN106684057A (zh) | 芯片封装结构及其制造方法 | |
| Coudrain et al. | Experimental insights into thermal dissipation in TSV-based 3D integrated circuits | |
| CN109446612A (zh) | Sop系统集成中热管理方法 | |
| Zheng et al. | A silicon interposer platform utilizing microfluidic cooling for high-performance computing systems | |
| CN113421864A (zh) | 三维封装相变散热装置 | |
| Healy et al. | A study of stacking limit and scaling in 3D ICs: An interconnect perspective | |
| Roy et al. | Co-design of thermal management with system architecture and power management for 3D ICs | |
| Kumar et al. | Thermal Analysis of High-Performance Server SoCs from FinFET to Nanosheet Technologies | |
| Chien et al. | Estimation for equivalent thermal conductivity of silicon-through vias TSVs used for 3D IC integration | |
| Lee et al. | Thermal characterization of high performance MCP with silicon spacer having low thermal impedance | |
| Swarup et al. | Thermal characterization of TSV based 3D stacked ICs | |
| Feng et al. | The model and influence factors of thermal interaction in chiplet 2.5 D integration | |
| Nakanekar et al. | Optimal thermal characterization of a stacked die package with TSV technology | |
| Zhimin et al. | Numerical study and parametric optimization of pin-fin in the microchannel radiators with hot spots | |
| Hwang et al. | Thermal via structural design in three-dimensional integrated circuits | |
| CN208538821U (zh) | 一种小型化封装散热装置 | |
| Dai et al. | Study of equivalent thermal modeling and simulation of 2.5 D/3D stacked dies module | |
| Sung et al. | Thermal enhancement of stacked dies using thermal vias | |
| Matsumoto et al. | Dual-side cooling for a three-dimensional (3D) chip stack: Additional cooling from the laminate (substrate) side |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240307 Address after: No. 1-4, No. 89 Jiangnan Road, Ludu Street, Taicang City, Suzhou City, Jiangsu Province, China Patentee after: Suzhou Gongjin Automotive Technology Co.,Ltd. Country or region after: China Address before: No.89 Jiangnan Road, Loudong street, Taicang City, Suzhou City, Jiangsu Province Patentee before: TAICANG T&W ELECTRONICS Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20250210 Address after: No.89 Jiangnan Road, Loudong street, Taicang City, Suzhou City, Jiangsu Province Patentee after: TAICANG T&W ELECTRONICS Co.,Ltd. Country or region after: China Address before: No. 1-4, No. 89 Jiangnan Road, Ludu Street, Taicang City, Suzhou City, Jiangsu Province, China Patentee before: Suzhou Gongjin Automotive Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |