CN109428748B - 一种交换方法和装置 - Google Patents

一种交换方法和装置 Download PDF

Info

Publication number
CN109428748B
CN109428748B CN201710749377.0A CN201710749377A CN109428748B CN 109428748 B CN109428748 B CN 109428748B CN 201710749377 A CN201710749377 A CN 201710749377A CN 109428748 B CN109428748 B CN 109428748B
Authority
CN
China
Prior art keywords
bytes
group
bits
interface
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710749377.0A
Other languages
English (en)
Other versions
CN109428748A (zh
Inventor
张小俊
杜文华
肖帅
查敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710749377.0A priority Critical patent/CN109428748B/zh
Priority to JP2020512019A priority patent/JP7028963B2/ja
Priority to KR1020207008174A priority patent/KR102325104B1/ko
Priority to EP18850781.8A priority patent/EP3664371B1/en
Priority to PCT/CN2018/100322 priority patent/WO2019042121A1/zh
Publication of CN109428748A publication Critical patent/CN109428748A/zh
Priority to US16/802,977 priority patent/US11290578B2/en
Application granted granted Critical
Publication of CN109428748B publication Critical patent/CN109428748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/78—Architectures of resource allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H04L12/2825—Reporting to a device located outside the home and the home network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/12—Avoiding congestion; Recovering from congestion
    • H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Automation & Control Theory (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明实施例提供一种交换方法，包括：通过第一接口接收M个字节,将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M，将封装后的L个字节交换到第二接口，将封装后的L个字节解封装得到解封装后的L个字节，通过第二接口发送所述解封装后的L个字节。

Description

一种交换方法和装置
技术领域
本申请涉及通信技术领域，特别涉及一种交换方法和装置。
背景技术
电气及电子工程师学会(Institute of Electrical and ElectronicsEngineers,IEEE)定义的基于802.3的以太网作为业务的接口，应用在各种场合并取得了巨大的成功应用，但是随着技术越发展，带宽颗粒差异越大，越容易出现与实际应用需求期望的过大偏差。主流的应用需求带宽可能不属于任意一种以太网标准速率，例如50Gbps如果用100GE来传输存在资源浪费，而200Gbps当前没有对应的以太网标准颗粒可以承载。人们期望有一种灵活带宽的端口(虚拟连接)能够共享一个或者若干个以太网物理接口，例如2个40GE端口和2个10GE端口共享一个100G物理接口。灵活以太网(Flexible Ethernet，FlexE)的概念应运而生，具体是通过将几个以太网物理层(Physical layer,PHY)装置绑定成一个FlexE组，以及物理层通道化(子速率)等功能，满足灵活带宽的端口应用需求。因此FlexE提供的介质访问控制(Media Access Control,MAC)速率可以大于单条PHY的速率(通过绑定实现)，也可以小于单条PHY的速率(通过通道化实现)。
现有技术中，FlexE组之间交换基于PCS层的64B/66B比特块进行交换，该交换无法识别出单个比特块的字节进行有选择的交换，当接收信号的有效带宽较低时，交换后的发送信号的有效带宽也较低，存在链路带宽的浪费。
发明内容
本发明实施例提供一种交换方法和装置，用以解决链路带宽浪费的问题。
第一方面，一种交换方法，包括：通过第一接口接收M个字节,将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M，将封装后的L个字节交换到第二接口，将封装后的L个字节解封装得到解封装后的L个字节，通过第二接口发送所述解封装后的L个字节。
通过将第一接口识别出M个字节，对于识别出的M个字节，有选择的进行封装交换，对于无用字节，可以丢弃处理不参与封装交换，从而可以提高链路的带宽利用率，也可以降低交换单元的交换负载。通常情况下，字节可以分为数据字节和控制字节，对于数据字节，一般情况下不允许丢弃，对于无用或空闲的控制字节，可以全部忽略，不参与封装交换，对于有用的控制字节以及跟随该控制字节的一个或多个数据字节，参与封装交换，对于无法识别的控制字节以及跟随该控制字节的一个或多个数据字节，可以根据需求忽略，也可以根据需求参与封装交换，如果参与交换，则下游节点可以尝试对其进行识别。
在一种可能的设计中，所述将所述M个字节中的L个字节进行封装，得到封装后的L个字节之前，还包括：通过第一接口接收所述M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态；所述将所述M个字节中的L个字节进行封装，得到封装后的L个字节包括：根据所述M个字节对应的M个比特将所述M个字节中的L个字节进行封装，得到封装后的L个字节。
通过第一接口M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态，通过这M个比特，可以对M个字节进行有效的识别，识别出无用字节进行丢弃，识别出有用字节进行封装交换。
在一种可能的设计中，所述第一接口为第一媒体无关接口，所述第一媒体无关接口包括一个接收方向控制信号和S个接收方向数据信号，S为大于1的整数，所述通过第一接口接收M个字节包括：通过所述S个接收方向数据信号接收M个字节，所述通过第一接口接收所述M个字节对应的M个比特包括：通过所述一个接收方向控制信号接收所述M个字节对应的M个比特。
在一种可能的设计中，所述通过所述S个接收方向数据信号接收M个字节包括：通过所述S个接收方向数据信号接收T组字节，T为大于等于1的整数，每组字节包括S个字节，S和T的乘积为M，所述T组字节包括第一组字节；所述通过所述一个接收方向控制信号接收所述M个字节对应的M个比特包括：通过所述一个接收方向控制信号接收T组比特，每组比特包括S个比特，T组比特中的每组比特对应T组字节中的一组字节，所述T组比特包括第一组比特，第一组比特和第一组字节对应。
将M个字节进行分组，将M个字节对应的M个比特也进行分组，每组比特包括S个比特，通过这S个比特整体对对应组字节进行识别，可以有效简化系统复杂度，节省成本。
在一种可能的设计中，所述将所述M个字节中的L个字节进行封装，得到封装后的L个字节包括：根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节，将M个字节中的L1个第一类字节进行封装,得到封装后的L1个第一类字节，L1为大于等于1的整数，L1小于M，将M个字节中的L2个第二类字节进行封装,得到封装后的L2个第二类字节，L2为大于等于1的整数，L2小于M。
将字节分为两类，可以实施不同的封装交换策略。
在一种可能的设计中，所述根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节包括：如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，则所述第一组字节中的字节为第二类字节；或者如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括S字节或T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括S字节或T字节，则所述第一组字节中的字节为第二类字节；或者如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括T字节，则所述第一组字节中的字节为第二类字节。
在一种可能的设计中，所述封装后的L1个第一类字节包括帧头信息、帧尾信息、帧中信息、序列号信息中的至少一个，所述封装后的L2个第二类字节包括序列号信息中的至少一个。
在一种可能的设计中，所述将封装后的L个字节交换到第二接口包括：将封装后的L1个第一类字节通过第一逻辑交换平面交换到二接口，将封装后的L2个第二类字节通过第二逻辑交换平面交换到二接口。
在一种可能的设计中，所述将封装后的L个字节解封装得到解封装后的L个字节包括：将封装后的L1个第一类字节解封装得到解封装后的L1个第一类字节和所述L1个第一类字节的封装信息，将封装后的L2个第二类字节解封装得到解封装后的L2个第二类字节和所述L2个第二类字节的封装信息；所述通过第二接口发送所述解封装后的L个字节包括：根据所述L1个第一类字节的封装信息和所述L2个第二类字节的封装信息通过第二接口发送解封装后L1个第一类字节和解封装后L2个第二类字节。
第二方面，一种交换装置，包括：第一接口电路，用于通过第一接口接收M个字节，将将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M；交换电路，用于将将封装后的L个字节交换到第二接口电路；第二接口电路，用于将封装后的L个字节解封装得到解封装后的L个字节，通过第二接口发送所述解封装后的L个字节。
在一种可能的设计中，所述第一接口电路具体用于通过所述第一接口接收所述M个字节，通过所述第一接口接收所述M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态，根据所述M个字节对应的M个比特将所述M个字节中的L个字节进行封装，得到封装后的L个字节。
在一种可能的设计中，所述第一接口为第一媒体无关接口，所述第一媒体无关接口包括一个接收方向控制信号和S个接收方向数据信号，S为大于1的整数；所述第一接口电路用于通过第一接口接收M个字节包括：所述第一接口电路用于通过所述S个接收方向数据信号接收M个字节；所述第一接口电路用于通过第一接口接收所述M个字节对应的M个比特包括：所述第一接口电路用于通过所述一个接收方向控制信号接收所述M个字节对应的M个比特。
在一种可能的设计中，所述第一接口电路用于通过所述S个接收方向数据信号接收M个字节包括：所述第一接口电路用于通过所述S个接收方向数据信号接收T组字节，T为大于等于1的整数，每组字节包括S个字节，S和T的乘积为M，所述T组字节包括第一组字节；所述第一接口电路用于通过所述一个接收方向控制信号接收所述M个字节对应的M个比特包括：所述第一接口电路用于通过所述一个接收方向控制信号接收T组比特，每组比特包括S个比特，T组比特中的每组比特对应T组字节中的一组字节，所述T组比特包括第一组比特，第一组比特和第一组字节对应。
在一种可能的设计中，所述第一接口电路用于所述将所述M个字节中的L个字节进行封装，得到封装后的L个字节包括：所述第一接口电路用于根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节，将M个字节中的L1个第一类字节进行封装,得到封装后的L1个第一类字节，L1为大于等于1的整数，L1小于M，将M个字节中的L2个第二类字节进行封装,得到封装后的L2个第二类字节，L2为大于等于1的整数，L2小于M。
在一种可能的设计中，所述第一接口电路用于根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节包括：所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，则所述第一组字节中的字节为第二类字节；或者所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括S字节或T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括S字节或T字节，则所述第一组字节中的字节为第二类字节；或者所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括T字节，则所述第一组字节中的字节为第二类字节。
在一种可能的设计中，所述封装后的L1个第一类字节包括帧头信息、帧尾信息、帧中信息、序列号信息中的至少一个，所述封装后的L2个第二类字节包括序列号信息中的至少一个。
在一种可能的设计中，所述交换电路用于将封装后的L个字节交换到第二接口包括：所述交换电路用于将封装后的L1个第一类字节通过第一逻辑交换平面交换到二接口，将封装后的L2个第二类字节通过第二逻辑交换平面交换到二接口。
在一种可能的设计中，所述第二接口电路用于将封装后的L个字节解封装得到解封装后的L个字节包括：所述第二接口电路用于将封装后的L1个第一类字节解封装得到解封装后的L1个第一类字节和所述L1个第一类字节的封装信息，将封装后的L2个第二类字节解封装得到解封装后的L2个第二类字节和所述L2个第二类字节的封装信息；所述第二接口电路用于通过第二接口发送所述解封装后的L个字节包括：所述第二接口电路用于根据所述L1个第一类字节的封装信息和所述L2个第二类字节的封装信息通过第二接口发送解封装后L1个第一类字节和解封装后L2个第二类字节。
附图说明
图1为本发明实施例提供一种交换方法的流程示意图；
图2为本发明实施例提供的一种MII接口层次示意图；
图3为本发明实施例提供的一种以太网帧的帧格式示意图；
图4A为本发明实施例提供的一种CGMII接口发送信号示意图；
图4B为本发明实施例提供的一种CGMII接口接收信号示意图；
图5为本发明实施例提供的一种PCS层编码的码型定义示意图；
图6为本发明实施例提供的一种交换装置的结构示意图；
图7A为本发明实施例提供的另一种交换装置的结构示意图；
图7B为本发明实施例提供的再一种交换装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
本发明实施例提供的技术方案可以应用于灵活以太网中，还可以应用于其他类型的网络中，例如以太网、光传送网(Optical Transport Network，OTN)网络、同步数字体系(Synchronous Digital Hierarchy，SDH)网络等。本发明实施例主要以灵活以太网为例进行说明。
如图1所示，为本发明实施例提供的一种交换方法的流程示意图，包括：
S101，通过第一接口接收M个字节；
S102，将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M；
S103，将封装后的L个字节交换到第二接口；
S104，将封装后的L个字节解封装得到解封装后的L个字节；
S105，通过第二接口发送所述解封装后的L个字节。
本发明实施例中，通过第一接口识别出M个字节，对于识别出的M个字节，有选择的进行封装交换，对于无用字节，可以丢弃处理不参与封装交换，从而可以提高链路的带宽利用率，也可以降低交换单元的交换负载。通常情况下，字节可以分为数据字节和控制字节，对于数据字节，一般情况下不允许丢弃，对于无用或空闲的控制字节，可以全部忽略，不参与封装交换，对于有用的控制字节以及跟随该控制字节的一个或多个数据字节，参与封装交换，对于无法识别的控制字节以及跟随该控制字节的一个或多个数据字节，可以根据需求忽略，也可以根据需求参与封装交换，如果参与交换，则下游节点可以尝试对其进行识别。
在一种可能的设计中，可以通过第一接口接收所述M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态，根据所述M个字节对应的M个比特将所述M个字节中的L个字节进行封装，得到封装后的L个字节，即可以根据这M个字节对应的M个比特选择空闲字节或其它无用字节进行丢弃处理，或者直接选择L个有用字节进行封装交换。也可以采用其它方式进行字节的选择，例如由网管进行指定，本发明实施例对此不作限定。
对于灵活以太网，可以选择媒体无关接口(Media Independent Inteface，MII)接口进行字节的接收识别。MII接口为媒体访问控制层(Media Access Control，MAC)/调和适配子层(Reconciliation Sub-layer，RS)和物理编码子层(Physical Coding Sub-layer，PCS)之间的接口。如图2所示，为本发明实施例提供的一种MII接口层次示意图，包括MAC/RS层201，PCS层203和物理媒质连接子层(Physical Medium Attachment，PMA)/物理媒质相关子层(Physical Medium Dependent，PMD)层204，其中MII接口202位于MAC/RS层201和PCS层203之间，发送信号方向为从上到下的方向，接收信号方向为从下到上的方向。MII接口的类型有很多，常见的有MII，精简的媒体无关接口(Reduced Media Independent Interface,RMII)，1Gbps媒体无关接口(Gbps Media Independent Interface,GMII)，10Gbps媒体无关接口(10Gbps Media Independent Interface,XGMII)，40Gbps媒体无关接口(40GbpsMedia Independent Inteface，XLGMII)，100Gbps媒体无关接口(100Gbps MediaIndependent Inteface，CGMII)等等。以接收方向为例，一个MII接口包括一个接收方向控制信号和S个接收方向数据信号，S为大于1的整数，例如一个CGMII接口包括一个接收方向控制信号和8个接收方向数据信号。因此，可以通过MII接口的S个接收方向数据信号接收M个字节，通过MII接口的一个接收方向控制信号接收所述M个字节对应的M个比特。
如图3所示，为本发明实施例提供的一种以太网帧的帧格式示意图，包括7个字节的前导码，1个字节的帧开始符，6个字节的目的MAC地址，6个字节的源MAC地址，2个字节的长度，2个字节的类型，46-1500个字节的数据和填充，4个字节的帧校验序列。其中前导码主要用于同步，帧开始符主要用于指示下一个字节为目的MAC字段。以太网帧之间包括分组间隙(Interpacket Gap，IPG)。图3所示的以太网帧的帧格式可以为图2中MAC/RS层201的一种帧格式示意。
如图4A所示，为本发明实施例提供的一种CGMII接口发送信号示意图，用于从MAC/RS向PCS发送信号。以从MAC/RS向PCS发送信号进行说明，从上到下，依次包括一个发送方向时钟(Transmit Clock，TX_CLK)信号、一个发送方向控制(Transmit Control，TXC)信号、8个发送方向数据(Transmit Data，TXD)信号。在一个时钟周期内，一个TXC信号为8个比特，例如0xFF，0x01等，每个TXD信号为一个字节，8个TXD信号一共8个字节，每个字节对应TXC信号的一个比特，当对应字节为控制字节时，相应比特置高位，对应字节为数据字节时，相应比特置低位。在第1个周期内，所有的字节都是控制字节(空闲字节I)，8个字节对应的8个比特均置高位，为0xFF；在第2个周期内，第1个TXD为控制字节(开始字节S)，相应比特置高位，第2个至第8个TXD为数据字节，相应比特置低位，其中Dp为前导数据字节，帧起始定界符(Start of Frame Delimiter,SFD)为帧开始符字节，8个字节对应的8个比特为0x01；在第3个至第7个周期内，所有的字节均为数据字节，用于传输图2所述帧结构中的目的MAC地址，源MAC地址，长度，类型，数据和填充，帧校验序列等信息，8个字节对应的8个比特均为0x00；第8个周期内，前2个TXD为数据字节，第3个至第8个TXD为控制字节，其中T为结束字节，I为空闲字节，8个字节对应的8个比特为0xFC。
如图4B所示，为本发明实施例提供的一种CGMII接口接收信号示意图，用于从MAC/RS向PCS接收信号。以从MAC/RS向PCS接收信号进行说明，从上到下，依次包括一个接收方向时钟(Received Clock，RX_CLK)信号、一个接收方向控制(Received Control，RXC)信号、8个接收方向数据(Received Data，RXD)信号。在一个时钟周期内，一个RXC信号为8个比特，例如0xFF，0x01等，每个RXD信号为一个字节，8个RXD信号一共8个字节，每个字节对应RXC信号的一个比特，当对应字节为控制字节时，相应比特为高位，对应字节为数据字节时，相应比特为低位。RX_CLK，RXC以及RXD的对应和图3类似，在此不再赘述。
如图5所示，为本发明实施例提供的一种PCS层编码的码型定义示意图。图5所示的是64B/66B编码，其中首部的2个Bit“10”或“01”是64B/66B比特块同步头比特，后64Bit用于承载净荷数据或协议。每一行代表一种比特块的码型定义，其中，D0～D7代表数据字节，C0～C7代表控制字节，S0代表开始字节，T0～T7代表结束字节。第1行为数据块，是一种数据码型，同步头比特为“01”，后面的字节均为数据字节；第2、3、4行为控制块，同步比特为“10”，其中第2行主要用作频偏适配，其中3、4行控制码块在40GE以及更高速率不再支持；第5、6、8行为有序集合(Ordered set，O)码控制块，是一种控制码型，同步比特为“10”，主要用于操作维护管理，第5、6行控制码块在40GE以及更高速率不再支持。第7行为开始块，是一种控制码型，同步头比特为“10”；第9至第16行为8种中结束块，是一种控制码型，同步头比特为“10”。
第7行的控制块以及第9至第16行的控制块通过MII接口传输的方法可以参考图4B，对于其它控制块，例如第8行的控制块，其通过MII接口传输的方法类似，例如可以在一个周期内，第1个RXD为O码控制字节，第2个至第4个RXD为D1，D2以及D3共3个数据字节，第5个至第8个RXD为控制字节(例如空闲字节)，8个字节对应的8个比特为0xF1。
如图6所示，为本发明实施例提供的一种交换装置的结构示意图，交换设备600包括两个FlexE接口6011和6012，还包括两个XGE接口6061和6062。图6中交换单元604可以将接收到的信号交换不同的接口中去，主要包括四种类型的交换，第一种是从FlexE接口到FlexE接口的交换，第二种是从XGE接口到XGE接口的交换，第三种是从FlexE接口到XGE接口的交换，第四种是从XGE接口到FlexE接口的交换。
从FlexE接口接收的信号经过FlexE接口处理模块的处理后可以通过MII接口发送到交换单元604，FlexE接口处理模块的处理可以包括PMA,PMD,PCS等处理；
在一种可能的设计中，在PCS处理时会得到64B/66B码块流，需要将64B/66B码块流进行解码以向MII接口发送，参考图5和图4A，例如对于数据码块，向MII接口传递时，去掉同步头“01”，数据字节D0～D7分别发送到TXD的8个通道，同时TXC的8个比特置低电平，标识是数据；对于控制码块，将控制符转换为MII控制符向相应通道传递，TXC的相应个比特置高电平，控制码块中的数据字节作为数据向MII相应通道传递，TXC的相应比特置低电平。
从XGE接口接收的信号经过XGE接口处理模块的处理后可以通过MII接口发送到交换单元604，XGE接口处理模块的处理可以包括PMA,PMD,PCS等处理；
XGE接口可以为10GE，40GE等接口，为非FlexE接口，当然也可以是通用公共无线接口(Common Public Radio Interface,CPRI)接口，如果为CPRI接口，则会得到8B/10B码块流，需要将8B/10B码块流转码以向MII接口发送，将8B/10B码块解码为8比特数据或控制，每8个8比特为一组依次发送到MII接口的8个通道，并将TXC的8个比特按照数据或控制类型分别置低电平或置高电平。
经过交换单元604交换后的信号可以通过MII接口发送到FlexE接口处理模块处理后通过FlexE接口发送到其它设备，FlexE接口处理模块的处理可以包括PMA,PMD,PCS等处理；
在一种可能的设计中，对于MII接口接收的字节，FlexE接口处理模块会将其编码为64B/66B码块流。例如对于数据字节，将8个数据字节放入为64B/66B码块的比特2～比特65，同步头bit0～bit1设置为“01”。对于控制字节，将控制字符转换为64B/66B码块规范的7比特控制符放入64B/66B码块的控制符(标识为C0，C1，C2，C3，C4，C5，C6或C7)位置，比特2～比特9设置为64B/66B码块规范的控制类型，随控制字节的数据字节放入64B/66B控制块中的数据位置(标识为D0，D1，D2，D3，D4，D5，D6或D7)。之后形成64B/66B码块流继续传递。
经过交换单元604交换后的信号可以通过MII接口发送到XGE接口处理模块处理后通过XGE接口发送到其它设备，XGE接口处理模块的处理可以包括PMA,PMD,PCS等处理。
如图7A所示，本发明实施例提供的一种交换装置的结构示意图，包括第一接口701和第二接口705，第一接口电路702与第一接口701和交换电路703相连，第二接口电路704与第二接口705和交换电路703相连。如果第一接口和第二接口均为MII接口，则可以应用于图6中的交换单元604。
第一接口电路702，用于通过第一接口接收M个字节，将将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M。
交换电路703，用于将将封装后的L个字节交换到第二接口电路。
第二接口电路704，用于将封装后的L个字节解封装得到解封装后的L个字节，通过第二接口发送所述解封装后的L个字节。
本发明实施例中，通过第一接口识别出M个字节，对于识别出的M个字节，有选择的进行封装交换，对于无用字节，可以丢弃处理不参与封装交换，从而可以提高链路的带宽利用率，也可以降低交换单元的交换负载。通常情况下，字节可以分为数据字节和控制字节，对于数据字节，一般情况下不允许丢弃，对于无用或空闲的控制字节，可以全部忽略，不参与封装交换，对于有用的控制字节以及跟随该控制字节的一个或多个数据字节，参与封装交换，对于无法识别的控制字节以及跟随该控制字节的一个或多个数据字节，可以根据需求忽略，也可以根据需求参与封装交换，如果参与交换，则下游节点可以尝试对其进行识别。
在一种可能的设计中，第一接口电路702可以用于通过所述第一接口接收所述M个字节，通过所述第一接口接收所述M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态，根据所述M个字节对应的M个比特将所述M个字节中的L个字节进行封装，得到封装后的L个字节。即可以根据这M个字节对应的M个比特选择空闲字节或其它无用字节进行丢弃处理，或者直接选择L个有用字节进行封装交换。也可以采用其它方式进行字节的选择，例如由网管进行指定，本发明实施例对此不作限定。
在一种可能的设计中，第一接口可以为第一媒体无关接口，所述第一媒体无关接口包括一个接收方向控制信号和S个接收方向数据信号，S为大于1的整数，所述第一接口电路用于通过所述S个接收方向数据信号接收M个字节，所述第一接口电路还用于通过所述一个接收方向控制信号接收所述M个字节对应的M个比特。例如，第一接口为CGMII接口,则包括一个接收方向控制信号和8个接收方向数据信号。
通过第一媒体无关接口接收字节，然后将字节进行封装交换。如果第一接口的对端是MAC/RS层，则交换后的字节在第二接口处进行PCS层的处理，例如通过第二接口电路进行PCS层处理；如果第一接口的对端是PCS层，则从第一接口到交换到第二接口的过程中不会进行MAC/RS层的处理，交换后的字节通过第二接口发送出去后其它装置可以进行MAC/RS层的处理以恢复出MAC帧进行上层处理。
在一种可能的设计中，所述第一接口电路用于通过所述S个接收方向数据信号接收T组字节，T为大于等于1的整数，每组字节包括S个字节，S和T的乘积为M，所述T组字节包括第一组字节，所述第一接口电路用于通过所述一个接收方向控制信号接收T组比特，每组比特包括S个比特，T组比特中的每组比特对应T组字节中的一组字节，所述T组比特包括第一组比特，第一组比特和第一组字节对应。如4B所示，可以将一个时钟周期内8个RXD接收的8个字节作为一组字节，对应的RXC接收的8个比特一组比特，有多少个时钟周期，就有多少组字节和比特。当然，也可以将两个时钟周期内8个RXD接收的16个字节作为一组字节。
如图7B所示，为本发明实施例提供一种交换装置的结构示意图，包括第一接口701和第二接口705。第一接口电路将接收的字节进行分类，分别进行封装，并经过不同的逻辑交换平面交换到第二接口电路后进行合并，然后通过第二接口输出，不同的逻辑交换平面在图7B中分别为第一逻辑交换平面7031和第二逻辑交换平面7032。
在一种可能的设计中，第一接口电路702用于根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节，将M个字节中的L1个第一类字节进行封装,得到封装后的L1个第一类字节，L1为大于等于1的整数，L1小于M，将M个字节中的L2个第二类字节进行封装,得到封装后的L2个第二类字节，L2为大于等于1的整数，L2小于M。
第一逻辑交换平面7031和第二逻辑交换平面7032是功能独立的交换平面，物理上可以是同一个交换网络，也可以是不同的交换网络。具体地，物理上的交换网络可以是电路交换，接口电路之间通过电路交换网络直接互联；物理上的交换网络也可以是FlexE借鉴同步数字体系(Synchronous digital hierarchy,SDH)/光传输网络(Optical transfernetwork，OTN)的时分复用(time division multiplexing,TDM)交换，将封装后的L1个第一类字节和封装后的L2个第二类字节分别装载，例如可以装载到SDH的虚级联中或OTN的光通道数据单元中以实施交换；物理上的交换网络也可以是分组交换，将封装后的L1个第一类字节和封装后的L2个第二类字节分别装载，装载到分组交换的交换信元中进行交换，当然，还可以采用其它交换网络，本发明实施例对此不作限定。在一种可能的设计中,将字节装载到信元,虚级联等的过程就是封装的过程，本发明实施例对此不作限定。
本发明实施例将接收的字节进行了区分，从而可以进行不同的交换、管理和控制策略。下面介绍几种字节的分类方法。
第一种为：所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，则所述第一组字节中的字节为第二类字节。参考图4B，第3个至第7个周期对应的5组RXC均为0x00，即全部为低位比特，将其对应的字节分类为第一类字节，其余周期对应的RXC包括高位比特，将其对应的字节分类为第二类字节。第一类字节对应的全部为帧结构中的有效数据，不能删除，全部需要进行封装，封装大小可以根据交换电路的交换粒度确定。第二类字节包括控制字节，可以进行有选择的丢弃处理，例如，对于第1个周期的8个字节，全部为空闲字节，可以删除处理；对于第2个周期8个字节，可以参与第二字节的封装，也可以不参与第二类字节的封装，因为这8个字节包括通常具有约定的格式，在第二接口可以将其恢复出来；对于第8个周期8个字节，后5个字节为空闲字节，可以删除处理，第3个字节为结束字节，可以删除处理，在第二接口进行恢复，也可以参与第二字节的封装，降低设计难度，前两个字节为数据字节，需要参与第二字节的封装。
第二种为：所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括S字节或T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括S字节或T字节，则所述第一组字节中的字节为第二类字节。参考图4B，第3个至第7个周期对应的5组RXC均为0x00，即全部为低位比特，将其对应的字节分类为第一类字节，第2个周期对应的比特为0x01，包括高位比特，对应的字节包括S字节，8个字节分类为第一类字节，第8个周期对应的比特为0xFC，包括高位比特，对应的字节包括T字节，8个字节分类为第一类字节，第1个周期对应的比特为0xFF，包括高位比特，对应的字节不包括S字节和T字节，8个字节分类为第二类字节。第一类字节中除了第3个至第7个周期对应5组字节以及第8个周期的前两个字节不能丢弃外，其他字节可以参与第一类字节的封装交换，也可以不参与第一类字节的封装交换。对于第二类字节，也可以有选择的进行封装交换。
第三种为：所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括T字节，则所述第一组字节中的字节为第二类字节。参考图4B，第3个至第7个周期对应的5组RXC均为0x00，即全部为低位比特，将其对应的字节分类为第一类字节，第8个周期对应的比特为0xFC，包括高位比特，对应的字节包括T字节，8个字节分类为第一类字节，第1个周期对应的比特为0xFF，包括高位比特，对应的字节不包括T字节，8个字节分类为第二类字节，第2个周期对应的比特为0x01，包括高位比特，对应的字节不包括T字节，8个字节分类为第二类字节。第一类字节中除了第3个至第7个周期对应5组字节以及第8个周期的前两个字节不能丢弃外，其他字节可以参与第一类字节的封装交换，也可以不参与第一类字节的封装交换。对于第二类字节，也可以有选择的进行封装交换。
对于通过MII接口接收的O码控制块，例如第1个RXD为O码控制字节，第2个至第4个RXD为D1，D2以及D3共3个数据字节，第5个至第8个RXD为控制字节(例如空闲字节)，8个字节对应的8个比特为0xF1，使用上面的分类方法，8个字节均被分为第二类字节。如果其中的O码控制字节为有用的控制字节，则该O码控制字节以及跟随该O码控制字节的3个数据字节，需要参与封装交换，如果O码控制字节为无法识别的控制字节，则可以不参与封装交换。
在一种可能的设计中，对于标准规范定义的控制字节，比如用于协商链路状态的本地故障信息(Local Fault，LF)和远端故障信息(Remote Fault)，参与封装交换；对于不能识别的控制字节，可以根据策略进行配置，例如，当空闲64B/66B块的某个比特在传输过程中发生错误，即出现反转，在通过MII接口发送时，可以将反转比特所在的字节标识为数据字节进行传递，将8个RXD中的8个字节同时封装交换。
在一种可能的设计中，封装后的L1个第一类字节包括帧头信息、帧尾信息、帧中信息、序列号信息中的至少一个，所述封装后的L2个第二类字节包括序列号信息中的至少一个。假如采用第一种分类方式，第一类字节和第二类字节采用不同的逻辑交换平面进行交换，不同的逻辑交换平面的延时可能不同，需要序列号信息将第2个周期的第二类字节，第3个至第7个周期的第一类字节以及第8个周期的第二类字节进行排序，以在第二接口电路进行合并处理。
在一种可能的设计中，交换电路用于将封装后的L1个第一类字节通过第一逻辑交换平面交换到二接口，将封装后的L2个第二类字节通过第二逻辑交换平面交换到二接口。
在一种可能的设计中，第二接口电路用于将封装后的L1个第一类字节解封装得到解封装后的L1个第一类字节和所述L1个第一类字节的封装信息，将封装后的L2个第二类字节解封装得到解封装后的L2个第二类字节和所述L2个第二类字节的封装信息，第二接口电路还用于根据所述L1个第一类字节的封装信息和所述L2个第二类字节的封装信息通过第二接口发送解封装后L1个第一类字节和解封装后L2个第二类字节。
本发明实施例中，可以基于已经标准化的MII接口进行交换，可以服用现有以太网产业链中的PHY和MAC，减少新的交换技术带来的成本压力。基于64B/66B码块解码后的MII信号进行交换，可以对每个字节的类型进行识别，识别精细化的交换、管理和控制策略，例如可以如图7B所示的实施例，将字节分为两类，分别执行不同的交换、管理和控制策略。基于字节进行交换，和物理层的编解码方式解耦，除了64B/66B码块外，还可以应用于256B/257B等更大的码块的交换，或者8B/10B等更小的码块的交换。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本发明实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本发明实施例的范围。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系，除非有特殊说明。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block)和步骤(step)，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本发明实施例的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种交换方法，应用于一个交换装置，其特征在于，包括：
通过所述交换装置的第一接口接收M个字节；
通过所述交换装置的第一接口接收所述M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态；
根据所述M个字节对应的M个比特将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M；
将封装后的L个字节交换到所述交换装置的第二接口；
将封装后的L个字节解封装得到解封装后的L个字节；
通过所述交换装置的第二接口发送所述解封装后的L个字节。
2.根据权利要求1所述的方法，所述第一接口为第一媒体无关接口，所述第一媒体无关接口包括一个接收方向控制信号和S个接收方向数据信号，S为大于1的整数；
所述通过第一接口接收M个字节包括：
通过所述S个接收方向数据信号接收M个字节；
所述通过第一接口接收所述M个字节对应的M个比特包括：
通过所述一个接收方向控制信号接收所述M个字节对应的M个比特。
3.根据权利要求2所述的方法，所述通过所述S个接收方向数据信号接收M个字节包括：
通过所述S个接收方向数据信号接收T组字节，T为大于等于1的整数，每组字节包括S个字节，S和T的乘积为M，所述T组字节包括第一组字节；
所述通过所述一个接收方向控制信号接收所述M个字节对应的M个比特包括：
通过所述一个接收方向控制信号接收T组比特，每组比特包括S个比特，T组比特中的每组比特对应T组字节中的一组字节，所述T组比特包括第一组比特，第一组比特和第一组字节对应。
4.根据权利要求3所述的方法，所述将所述M个字节中的L个字节进行封装，得到封装后的L个字节包括：
根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节；
将M个字节中的L1个第一类字节进行封装,得到封装后的L1个第一类字节，L1为大于等于1的整数，L1小于M；
将M个字节中的L2个第二类字节进行封装,得到封装后的L2个第二类字节，L2为大于等于1的整数，L2小于M。
5.根据权利要求4所述的方法，所述根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节包括：
如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节；
如果所述第一组比特中包括高位比特，则所述第一组字节中的字节为第二类字节；或者
如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节；
如果所述第一组比特中包括高位比特，且所述第一组字节中包括S字节或T字节，则所述第一组字节中的字节为第一类字节；
如果所述第一组比特中包括高位比特，且所述第一组字节中不包括S字节或T字节，则所述第一组字节中的字节为第二类字节；
或者
如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节；
如果所述第一组比特中包括高位比特，且所述第一组字节中包括T字节，则所述第一组字节中的字节为第一类字节；
如果所述第一组比特中包括高位比特，且所述第一组字节中不包括T字节，则所述第一组字节中的字节为第二类字节。
6.根据权利要求4所述的方法，所述封装后的L1个第一类字节包括帧头信息、帧尾信息、帧中信息、序列号信息中的至少一个，所述封装后的L2个第二类字节包括序列号信息中的至少一个。
7.根据权利要求4所述的方法，所述将封装后的L个字节交换到第二接口包括：
将封装后的L1个第一类字节通过第一逻辑交换平面交换到二接口；
将封装后的L2个第二类字节通过第二逻辑交换平面交换到二接口。
8.根据权利要求4所述的方法，所述将封装后的L个字节解封装得到解封装后的L个字节包括：
将封装后的L1个第一类字节解封装得到解封装后的L1个第一类字节和所述L1个第一类字节的封装信息；
将封装后的L2个第二类字节解封装得到解封装后的L2个第二类字节和所述L2个第二类字节的封装信息；
所述通过第二接口发送所述解封装后的L个字节包括：
根据所述L1个第一类字节的封装信息和所述L2个第二类字节的封装信息通过第二接口发送解封装后L1个第一类字节和解封装后L2个第二类字节。
9.一种交换装置，其特征在于，包括：
第一接口电路，用于通过第一接口接收M个字节，通过所述第一接口接收所述M个字节对应的M个比特，M个比特中的每个比特用于指示对应字节的状态,根据所述M个字节对应的M个比特将所述M个字节中的L个字节进行封装，得到封装后的L个字节，M和L为大于等于1的整数，L小于M；
交换电路，用于将将封装后的L个字节交换到第二接口电路；
第二接口电路，用于将封装后的L个字节解封装得到解封装后的L个字节，通过第二接口发送所述解封装后的L个字节。
10.根据权利要求9所述的交换装置，所述第一接口为第一媒体无关接口，所述第一媒体无关接口包括一个接收方向控制信号和S个接收方向数据信号，S为大于1的整数；
所述第一接口电路用于通过第一接口接收M个字节包括：
所述第一接口电路用于通过所述S个接收方向数据信号接收M个字节；
所述第一接口电路用于通过第一接口接收所述M个字节对应的M个比特包括：
所述第一接口电路用于通过所述一个接收方向控制信号接收所述M个字节对应的M个比特。
11.根据权利要求10所述的交换装置，所述第一接口电路用于通过所述S个接收方向数据信号接收M个字节包括：
所述第一接口电路用于通过所述S个接收方向数据信号接收T组字节，T为大于等于1的整数，每组字节包括S个字节，S和T的乘积为M，所述T组字节包括第一组字节；
所述第一接口电路用于通过所述一个接收方向控制信号接收所述M个字节对应的M个比特包括：
所述第一接口电路用于通过所述一个接收方向控制信号接收T组比特，每组比特包括S个比特，T组比特中的每组比特对应T组字节中的一组字节，所述T组比特包括第一组比特，第一组比特和第一组字节对应。
12.根据权利要求11所述的交换装置，所述第一接口电路用于所述将所述M个字节中的L个字节进行封装，得到封装后的L个字节包括：
所述第一接口电路用于根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节，将M个字节中的L1个第一类字节进行封装,得到封装后的L1个第一类字节，L1为大于等于1的整数，L1小于M，将M个字节中的L2个第二类字节进行封装,得到封装后的L2个第二类字节，L2为大于等于1的整数，L2小于M。
13.根据权利要求12所述的交换装置，所述第一接口电路用于根据第一组字节对应的第一组比特确定所述第一组字节中的字节为第一类字节或第二类字节包括：
所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，则所述第一组字节中的字节为第二类字节；
或者
所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括S字节或T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括S字节或T字节，则所述第一组字节中的字节为第二类字节；
或者
所述第一接口电路用于如果所述第一组比特中全部为低位比特，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中包括T字节，则所述第一组字节中的字节为第一类字节，如果所述第一组比特中包括高位比特，且所述第一组字节中不包括T字节，则所述第一组字节中的字节为第二类字节。
14.根据权利要求12所述的交换装置，所述封装后的L1个第一类字节包括帧头信息、帧尾信息、帧中信息、序列号信息中的至少一个，所述封装后的L2个第二类字节包括序列号信息中的至少一个。
15.根据权利要求12所述的交换装置，所述交换电路用于将封装后的L个字节交换到第二接口包括：
所述交换电路用于将封装后的L1个第一类字节通过第一逻辑交换平面交换到二接口，将封装后的L2个第二类字节通过第二逻辑交换平面交换到二接口。
16.根据权利要求12所述的交换装置，所述第二接口电路用于将封装后的L个字节解封装得到解封装后的L个字节包括：
所述第二接口电路用于将封装后的L1个第一类字节解封装得到解封装后的L1个第一类字节和所述L1个第一类字节的封装信息，将封装后的L2个第二类字节解封装得到解封装后的L2个第二类字节和所述L2个第二类字节的封装信息；
所述第二接口电路用于通过第二接口发送所述解封装后的L个字节包括：
所述第二接口电路用于根据所述L1个第一类字节的封装信息和所述L2个第二类字节的封装信息通过第二接口发送解封装后L1个第一类字节和解封装后L2个第二类字节。
CN201710749377.0A 2017-08-28 2017-08-28 一种交换方法和装置 Active CN109428748B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201710749377.0A CN109428748B (zh) 2017-08-28 2017-08-28 一种交换方法和装置
JP2020512019A JP7028963B2 (ja) 2017-08-28 2018-08-14 交換方法および装置
KR1020207008174A KR102325104B1 (ko) 2017-08-28 2018-08-14 교환 방법 및 장치
EP18850781.8A EP3664371B1 (en) 2017-08-28 2018-08-14 Switching method and apparatus
PCT/CN2018/100322 WO2019042121A1 (zh) 2017-08-28 2018-08-14 一种交换方法和装置
US16/802,977 US11290578B2 (en) 2017-08-28 2020-02-27 Encapsulating and exchanging bytes in a telecommunication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710749377.0A CN109428748B (zh) 2017-08-28 2017-08-28 一种交换方法和装置

Publications (2)

Publication Number Publication Date
CN109428748A CN109428748A (zh) 2019-03-05
CN109428748B true CN109428748B (zh) 2022-03-29

Family

ID=65502501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710749377.0A Active CN109428748B (zh) 2017-08-28 2017-08-28 一种交换方法和装置

Country Status (6)

Country Link
US (1) US11290578B2 (zh)
EP (1) EP3664371B1 (zh)
JP (1) JP7028963B2 (zh)
KR (1) KR102325104B1 (zh)
CN (1) CN109428748B (zh)
WO (1) WO2019042121A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1872497A2 (en) * 2005-04-19 2008-01-02 Cisco Technology, Inc. Ethernet encapsulation over optical transport network
CN101414922A (zh) * 2007-10-16 2009-04-22 华为技术有限公司 实现ip数据包发送、接收的方法及装置
CN101783772A (zh) * 2010-03-23 2010-07-21 华为技术有限公司 报文封装和解封装方法、装置及系统
CN102364472A (zh) * 2011-10-25 2012-02-29 中兴通讯股份有限公司 数据存储方法及系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317433B1 (en) * 1997-10-16 2001-11-13 Cisco Technology, Inc. Method and system for optimizing transmission link bandwidth occupation in high speed digital networks
US7570643B2 (en) * 2003-02-12 2009-08-04 Cisco Technology, Inc. Efficient framing procedure for variable length packets
US7512150B2 (en) * 2003-03-24 2009-03-31 Applied Micro Circuits Corporation 10 GbE LAN signal mapping to OTU2 signal
US7333508B2 (en) * 2004-01-20 2008-02-19 Nortel Networks Limited Method and system for Ethernet and frame relay network interworking
KR100728289B1 (ko) * 2005-11-02 2007-06-13 삼성전자주식회사 광대역 무선 접속 시스템의 대역폭 처리 방법 및 그 장치
EP2166710B1 (en) 2007-07-05 2013-09-11 Nippon Telegraph and Telephone Corporation Signal block sequence processing method and signal block sequence processing apparatus
US8290059B2 (en) * 2007-08-15 2012-10-16 Maxlinear, Inc. Method and apparatus for preserving deinterleaving erasure information of block interleaved coded signal
US7869468B1 (en) * 2009-06-12 2011-01-11 Applied Micro Circuits Corporation Transport of multilane traffic over a multilane physical interface
EP2829094B1 (en) * 2012-03-23 2020-12-30 Nokia Technologies Oy Method, apparatus and computer program product for automatic tunneling of ipv6 packets with topologically incorrect source addresses
CN104426631B (zh) * 2013-09-06 2018-03-06 华为技术有限公司 对数据进行处理的方法及装置
US9531565B2 (en) * 2013-12-20 2016-12-27 Pismo Labs Technology Limited Methods and systems for transmitting and receiving packets
CN103825821B (zh) * 2014-02-11 2017-06-13 华为技术有限公司 一种报文转发方法以及一种网络接入设备
US9800361B2 (en) 2015-06-30 2017-10-24 Ciena Corporation Flexible ethernet switching systems and methods
CN106803814B (zh) * 2015-11-26 2021-01-22 中兴通讯股份有限公司 一种灵活以太网路径的建立方法、装置及系统
JP6802530B2 (ja) * 2016-01-06 2020-12-16 日本電気株式会社 通信方法
CN106982105B (zh) * 2016-01-15 2020-03-31 华为技术有限公司 处理弹性以太网信号的方法和装置
CN105933087B (zh) * 2016-04-18 2018-07-31 华为技术有限公司 一种以太网中数据处理的方法、相关设备及系统
CN106850465B (zh) * 2016-12-27 2019-10-25 深圳市海思半导体有限公司 一种Flex E数据交换方法及交换设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1872497A2 (en) * 2005-04-19 2008-01-02 Cisco Technology, Inc. Ethernet encapsulation over optical transport network
CN101414922A (zh) * 2007-10-16 2009-04-22 华为技术有限公司 实现ip数据包发送、接收的方法及装置
CN101783772A (zh) * 2010-03-23 2010-07-21 华为技术有限公司 报文封装和解封装方法、装置及系统
CN102364472A (zh) * 2011-10-25 2012-02-29 中兴通讯股份有限公司 数据存储方法及系统

Also Published As

Publication number Publication date
CN109428748A (zh) 2019-03-05
US11290578B2 (en) 2022-03-29
US20200204660A1 (en) 2020-06-25
KR20200042931A (ko) 2020-04-24
EP3664371A4 (en) 2020-08-26
EP3664371A1 (en) 2020-06-10
WO2019042121A1 (zh) 2019-03-07
EP3664371B1 (en) 2022-12-07
JP2020532237A (ja) 2020-11-05
KR102325104B1 (ko) 2021-11-10
JP7028963B2 (ja) 2022-03-02

Similar Documents

Publication Publication Date Title
CN111788794B (zh) 用于配置灵活以太网节点的方法和设备
US7002967B2 (en) Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks
CN109150361B (zh) 一种传输网络系统、数据交换和传输方法、装置及设备
US11381338B2 (en) Data transmission method, communications device, and storage medium
WO2019029419A1 (zh) 透传业务频率的方法和设备
CN105790883B (zh) 一种处理信号的方法及通信设备
EP3909209A1 (en) Ethernet signal format using 256b/257b block encoding
US9036640B2 (en) Encapsulation of data
CN109428748B (zh) 一种交换方法和装置
CN113574826B (zh) 交互时钟同步报文的方法及装置
WO2022183875A1 (zh) 确定传输时隙的方法和相关装置
CN111342929A (zh) 信息发送和接收方法及其装置、信息处理系统
WO2022111309A1 (zh) 一种码块识别方法及装置
CN116264587A (zh) 一种数据传输的方法以及相关装置
WO2021115215A1 (zh) 一种数据传输方法、通信设备及存储介质
US20210194624A1 (en) Block generation method and apparatus, and block receiving method and apparatus
US11362958B2 (en) Device and method for transferring identification and/or data flow control information between devices
US8179807B2 (en) In-band communication of alarm status information in a synchronous transport communication system
CN116112452A (zh) 报文传输方法及通信装置
CN114915371A (zh) 一种通信方法、设备和芯片系统
CN116806418A (zh) 通信方法及网络设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant