CN109426698A - 预测半导体集成电路良率的装置和半导体器件的制造方法 - Google Patents

预测半导体集成电路良率的装置和半导体器件的制造方法 Download PDF

Info

Publication number
CN109426698A
CN109426698A CN201810999604.XA CN201810999604A CN109426698A CN 109426698 A CN109426698 A CN 109426698A CN 201810999604 A CN201810999604 A CN 201810999604A CN 109426698 A CN109426698 A CN 109426698A
Authority
CN
China
Prior art keywords
integrated circuit
function
yield
monte carlo
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810999604.XA
Other languages
English (en)
Other versions
CN109426698B (zh
Inventor
金成烈
高汀勋
金成帝
李济铉
全倧旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109426698A publication Critical patent/CN109426698A/zh
Application granted granted Critical
Publication of CN109426698B publication Critical patent/CN109426698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/22—Yield analysis or yield optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Computational Mathematics (AREA)
  • Biophysics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Algebra (AREA)
  • Probability & Statistics with Applications (AREA)
  • Ceramic Engineering (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Databases & Information Systems (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种良率预测装置。良率预测装置可以包括耦接到至少一个非暂时性计算机可读介质的至少一个处理器。所述至少一个处理器可以被配置为：接收与半导体器件的工作特性相关联的第一变量；对半导体器件的工作特性执行模拟；使用模拟结果执行神经网络回归分析，以确定针对第一变量的第一函数；以及基于高级蒙特卡罗模拟来预测半导体集成电路的良率。高级蒙特卡罗模拟的输入可以包括所确定的第一函数。

Description

预测半导体集成电路良率的装置和半导体器件的制造方法
相关申请的交叉引用
本申请要求于2017年8月30日向韩国知识产权局提交的韩国专利申请No.10-2017-0109787的优先权以及从该申请获得的所有益处，其全部内容通过引用并入本文。
技术领域
本发明涉及一种用于预测半导体集成电路的良率(yield)的良率预测装置和一种用于使用该装置制造半导体器件的方法，并且更具体地，涉及一种用于基于神经网络回归分析的结果来预测半导体集成电路的良率的装置。
背景技术
当存在具有一定复杂度、数学模型或自然现象的系统(例如，传递函数)时，对输出与输入的关系的解译可以用于理解该系统。可以通过分析在将测量的变化输入应用于实际系统分析时的输出(合格，不合格)的概率，来经由模拟技术解译可靠性，而无需实际执行系统。
然而，在集成电路(IC)良率分析领域，当存在大量过程变量时，评价非常罕见的缺陷事件(例如，很少出现的缺陷事件)变得越来越困难。
由于阵列包括数十亿次的生命周期，并且仅少数单元缺陷可以导致严重问题，因此分布的“高σ(例如，6σ或更多)”尾部中的缺陷率是重要的。例如，在1Mb存储块中，存储块中的每个单独的存储单元可能需要1E-07或更低的缺陷率以实现90％的良率。
发明内容
本发明构思涉及一种用于通过使用神经网络回归分析结果的模拟来基于半导体集成电路的参数损失良率(PLY)预测半导体集成电路的良率的装置。
本发明构思还涉及一种用于通过使用神经网络回归分析结果的模拟来基于半导体集成电路的缺陷损失良率(DLY)预测半导体集成电路的良率的装置。
本发明的构思还涉及一种基于半导体集成电路的参数损失良率和缺陷损失良率来使用良率预测装置制造半导体器件的方法。
根据一些示例实施例，良率预测装置可以包括耦接到至少一个非暂时性计算机可读介质的至少一个处理器。所述至少一个处理器可以被配置为：接收与半导体器件的工作特性相关联的第一变量，并且执行对所述半导体器件的工作特性的模拟。所述至少一个处理器可以被配置为：使用模拟结果来执行神经网络回归分析，以确定针对第一变量的第一函数。所述至少一个处理器可以被配置为：基于高级蒙特卡罗模拟来预测半导体集成电路的良率。高级蒙特卡罗模拟的输入可以包括所确定的第一函数。
根据一些示例实施例，良率预测装置可以包括耦接到至少一个非暂时性计算机可读介质的至少一个处理器。所述至少一个处理器可以被配置为：接收与半导体集成电路的布局特性相关联的第一变量，并执行对所述半导体集成电路的所述布局特性的仿真。所述至少一个处理器可以被配置为：使用仿真结果来执行神经网络回归分析，以确定针对第一变量的第一函数。所述至少一个处理器可以被配置为：基于高级蒙特卡罗模拟来预测半导体集成电路的良率。高级蒙特卡罗模拟的输入可以包括所确定的第一函数。
根据一些示例性实施例，一种用于制造半导体器件的方法可以包括：确定半导体器件的结构和半导体集成电路的布局；使用良率预测装置执行模拟，以预测包括所确定的半导体器件的结构和所确定的半导体集成电路的布局在内的半导体集成电路的良率，以及响应于所预测的良率等于或大于期望值，使用所确定的半导体器件的结构和所确定的半导体集成电路的布局来制造半导体集成电路。良率预测装置可以包括耦接到至少一个非暂时性计算机可读介质的至少一个处理器。所述至少一个处理器可以被配置为：接收与半导体器件的工作特性相关联的第一变量，并且执行对所述半导体器件的工作特性的模拟。所述至少一个处理器可以被配置为：接收与半导体集成电路的布局特性相关联的第二变量，并执行对所述半导体集成电路的所述布局特性的仿真。所述至少一个处理器可以被配置为：使用所述模拟结果和所述仿真结果来执行神经网络回归分析，以确定针对所述第一变量的第一函数和针对所述第二变量的第二函数。所述至少一个处理器可以被配置为：基于高级蒙特卡罗模拟来预测半导体集成电路的良率。高级蒙特卡罗模拟的输入可以包括所确定的第一函数和所确定的第二函数。
然而，本发明构思不限于本文所阐述的那些。通过参考以下给出的一些示例实施例的详细描述，本发明构思的上述和其它方面对于本公开所属领域的普通技术人员将变得更加清楚。
附图说明
通过参考附图描述本发明的一些示例实施例，本发明构思的上述和其它方面与特征将变得更清楚，在附图中：
图1A是示出了根据一些实施例的执行使用神经网络来预测半导体集成电路的良率的方法的装置的示例框图。
图1B是示出了根据一些实施例的使用神经网络来预测半导体集成电路的良率的方法的示例流程图。
图2A是示出了根据一些实施例的半导体器件的结构的示例图。
图2B是示出了根据一些实施例的紧凑模型和网表的示例图。
图2C是示出了根据一些实施例的半导体集成电路的布局的示例图。
图3A和图3B是说明具有一个自变量的非线性回归模型的图。
图4A和图4B是说明具有两个自变量的非线性回归模型的图。
图5是示出了根据一些实施例的多层感知器的结构的示例图。
图6是用于说明一般蒙特卡罗模拟的示例概率密度函数。
图7是示出了根据一些实施例的高级蒙特卡罗模拟的示例流程图。
图8A是根据一些实施例的说明不合格诱导因素的范围的示例图。
图8B是示出了根据一些实施例的移位不合格诱导因素的中心值的示例图。
图9是示出了根据一些实施例的当移位不合格诱导因素的中心值时概率密度函数的变化的示例图。
图10A和图10B是示出了根据一些实施例的参数损失良率和缺陷损失良率的示例的图。
图11是示出了根据一些实施例的使用半导体良率预测方法来制造半导体器件的方法的示例流程图。
具体实施例
图1A是示出了根据一些实施例的执行使用神经网络来预测半导体集成电路的良率的方法的装置的示例框图。
参考图1A，根据一些实施例的良率预测方法可以在良率预测装置中实现，所述良率预测装置包括至少一个处理器110、至少一个暂时性计算机可读介质120_1、至少一个非暂时性计算机可读介质120_2和总线130。
至少一个处理器110可以是执行计算机程序指令并且与其它系统组件交互以执行本文所述的各种功能的处理器。处理器110可以包括硬件处理器(例如，中央处理单元(CPU)和/或图形处理单元(GPU))，硬件处理器在根据至少一个暂时性计算机可读介质120_1和/或至少一个非暂时性计算机可读介质120_2中的指令来执行指令时，将至少一个处理器110配置为用于控制下面讨论的一个或多个操作的专用处理器。
根据一些实施例的处理器110可以执行稍后将描述的半导体器件的工作特性的模拟(例如，TCAD模拟)。此外，根据一些实施例的处理器110可以执行稍后将描述的半导体集成电路的布局特性的仿真(例如，3D仿真)。此外，根据一些实施例的处理器110可以执行稍后将描述的神经网络回归分析。
暂时性计算机可读介质120_1可以是暂时存储数据并且可由设备读取的介质，比如寄存器、高速缓存、静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。与图1A所示的不同，暂时性计算机可读介质120_1可以包括在处理器110中。例如，由处理器110执行的计算的结果可以存储在处理器110包括的暂时性计算机可读介质120_1中。然而，本发明构思不限于此。
非暂时性计算机可读介质120_2可以是半永久存储数据并且可由设备读取的介质，比如CD、DVD、硬盘、蓝光盘、USB和ROM。
计算机程序指令可以存储在暂时性计算机可读介质120_1和/或非暂时性计算机可读介质120_2中。此外，在一些实施例中，模拟或仿真结果值可以存储在暂时性计算机可读介质120_1或非暂时性计算机可读介质120_2中。此外，在一些实施例中，在神经网络的学习过程期间出现的中间值可以存储在暂时性计算机可读介质120_1或非暂时性计算机可读介质120_2中。此外，在一些实施例中，最终预测的良率(例如，参数损失良率(PLY)或缺陷损失良率(DLY))可以存储在暂时性计算机可读介质120_1或非暂时性计算机可读介质120_2中。然而，本发明构思不限于此。
总线130可以是处理器110、暂时性计算机可读介质120_1和非暂时性计算机可读介质120_2之间的连接路径。例如，由处理器110执行的计算的结果可以经由总线130传送到暂时性计算机可读介质120_1或非暂时性计算机可读介质120_2。例如，暂时性计算机可读介质120_1中存储的数据可以经由总线130传送到非暂时性计算机可读介质120_2。
图1B是示出了根据一些实施例的使用神经网络来预测半导体集成电路的良率的方法的示例流程图。
参考图1B，首先，确定半导体器件的结构和将要预测其良率的半导体集成电路的布局(S100)。
将参考图2A至图2C详细描述半导体器件的结构和半导体集成电路的布局。
图2A是示出了根据一些实施例的半导体器件的结构的示例图。
图2B是示出了根据一些实施例的紧凑模型和网表的示例图。
图2C是示出了根据一些实施例的半导体集成电路的布局的示例图。
在图2A中，为了便于解释，半导体器件结构200_1被示意性地示出为FinFET的结构，但是本发明构思不限于此。例如，半导体器件可以是但不限于电阻器、电感器、电容器、晶体管和/或二极管。为了便于说明，还示意性地示出了图2A中所示的FinFET的结构，并且FinFET的结构不限于此。
半导体器件的工作特性可以根据例如栅极绝缘膜的厚度T1和/或鳍(fin)的高度H1而变化。因此，与半导体器件的工作特性相关联的第一变量可以是栅极绝缘膜的厚度T1和鳍的高度H1。例如，半导体器件的阈值电压值可以根据栅极绝缘膜的厚度T1而变化。此外，半导体器件的阈值电压值可以根据鳍的高度H1而变化。
然而，在本公开中，仅仅为了便于说明，将栅极绝缘膜的厚度T1和鳍的高度H1设置为第一变量，并且本发明构思不限于此。在一些实施例中，与半导体器件的工作特性相关联的第一变量可以是各种因素，比如间隔物的厚度和形状以及杂质的浓度。
参考图2B，可以使用在图2A中确定的半导体器件的结构来配置图2B的紧凑模型和网表200_2。图2B示出了例如半导体集成电路是静态随机存取存储器(SRAM)的情况。
紧凑模型可以是用于半导体器件的模拟的简化模型。此外，紧凑模型可以是用于执行模拟的最小单位。
网表可以是电路中的半导体器件的列表以及这些半导体器件所连接的节点的列表。在图2B中，紧凑模型和网表可以包括例如SRAM的一个单元。在图2B中，多个晶体管TR1至TR6中的至少一个晶体管可以是根据一些实施例的晶体管，例如，具有图2A的半导体器件结构200_1的晶体管。
将参考图2A至图2C描述根据一些实施例的半导体集成电路的布局。
根据一些实施例的半导体集成电路的布局可以包括多个紧凑模型和网表。参考图2C，例如，根据一些实施例的半导体集成电路的布局可以包括SRAM单元的阵列。换句话说，图2B的紧凑模型和网表可以包括图2A的半导体器件结构200_1，并且图2C的半导体集成电路布局210可以包括图2B的紧凑模型和网表200_2。
半导体集成电路的布局特性可以根据例如单元的水平位置改变(重叠)和/或单元的扩展度(扩展)而变化。因此，与半导体集成电路的布局特性相关联的第二变量可以是例如单元的水平位置改变(重叠)和单元的扩展度(扩展)。例如，单元与布线和/或单元200_2与单元212之间的连接度可以根据单元的水平位置改变(重叠)和单元的扩展度(扩展)而变化。
然而，在本公开中，仅仅为了便于说明，将单元的水平位置改变(重叠)和单元的扩展度(扩展)设置为第二变量，并且发明构思不限于此。在一些实施例中，与半导体集成电路的布局特性相关联的第二变量可以是各种因素，比如布线的厚度、布线的位置、单元的厚度等。
在一些实施例中，半导体集成电路可以包括但不限于：运算放大器、信号产生器、转换器、调节器、电阻器晶体管逻辑(RTL)、直接耦合晶体管逻辑(DCTL)、集成注入逻辑(IIL)、二极管晶体管逻辑(DTL)、晶体管-晶体管逻辑(TTL)、肖特基晶体管-晶体管逻辑(S-TTL)、发射极耦合逻辑(ECL)、负金属氧化物半导体(NMOS)、正金属氧化物半导体(PMOS)、互补金属氧化物半导体(CMOS)、随机存取存储器(RAM)、只读存储器(ROM)、闪存和/或微处理器。
再次参考图1B，当确定要预测其良率的半导体器件的结构时，可以对该半导体器件的工作特性进行模拟(S112)。
对半导体器件的工作特性进行模拟的结果可以是例如半导体器件的电流-电压曲线(I-V曲线)或电容-电压曲线(C-V曲线)。例如，如果半导体器件是晶体管，则对晶体管的工作特性的进行模拟的结果可以是栅极电流-栅极电压曲线(IG-VG曲线)或漏极电流-漏极电压曲线(ID-VD曲线)。
在一些实施例中，对半导体器件的工作特性的模拟可以是计算机辅助设计技术(TCAD)模拟。
当确定了将要预测其良率的半导体集成电路的布局时，可以对半导体集成电路的布局特性进行仿真(S114)。
对半导体集成电路的布局特性进行仿真的结果可以是例如半导体集成电路的半导体芯片之间的和/或半导体芯片与布线之间的接触面积(尺寸)。
在一些实施例中，仿真可以包括三维(3D)仿真。
在一些实施例中，对半导体器件的工作特性的模拟和对半导体集成电路的布局特性的仿真可以同时或分开执行。例如，可以使用一个处理器执行对半导体器件的工作特性的模拟和对半导体集成电路的布局特性的仿真。再例如，可以在第一处理器中执行对半导体器件的工作特性的模拟，并在第二处理器中执行对半导体集成电路的布局特性的仿真。
可以使用对半导体器件的工作特性的模拟结果和对半导体集成电路的布局特性的仿真结果来执行神经网络回归分析(S120)。
例如，图1A所示的处理器110可以使用对半导体器件的工作特性的模拟结果和对半导体集成电路的布局特性的仿真结果来执行神经网络回归分析。
根据一些实施例，在接收到半导体器件的工作特性的多个模拟结果时，可以使用处理器110来执行神经网络回归分析。此外，例如，在对半导体集成电路的布局特性进行仿真之后，当接收到多个仿真结果时，可以使用处理器110(例如，图形处理单元(GPU))执行神经网络回归分析。
根据一些实施例的神经网络回归分析可以是使用例如多层感知器的非线性回归分析。为了详细说明，将参考图3A至图5进行描述。
图3A和图3B是说明具有一个自变量的非线性回归模型的图。
图4A和图4B是说明具有两个自变量的非线性回归模型的图。
参考图3A和图3B，表300中示出了x和y的数据值。表300中出现的数据可以绘制在基于x轴和y轴的二维平面上。最能表示绘制点的线可以是回归线301。例如，回归线301可以表示为最能表示因变量y和自变量x之间的关系的函数y＝f1(x)。
参考图4A和图4B，表310中示出了x、y和z的数据值。表310中表示的数据可以绘制在基于x、y和z轴的三维平面上。最能表示绘制点的平面可以是回归平面311。例如，回归平面311可以表示为最能表示因变量z与自变量x和y之间的关系的函数z＝f2(x，y)。在图3A和图3B中，一个或两个自变量的表达式用于使回归分析可视化，并且发明构思不限于此。通过使用回归分析，可以估计因变量与一个或多个自变量的关系。换句话说，回归分析可以表示能够估计一个或多个自变量与因变量之间关系的数据分析方法。
图5是示出了根据一些实施例的多层感知器的结构的示例图。
参考图5，多层感知器可以包括输入层520、隐藏层530和输出层540。隐藏层530可以由多个层形成。
可以向输入层520中的输入节点522输入多个自变量。当所输入的自变量被发送到隐藏层530的隐藏节点532时，可以对所输入的自变量进行加权。在隐藏节点532处，所输入的自变量可以经历隐函数。例如，隐函数可以是S型函数。当已经通过隐函数的自变量被发送到输出节点540时，可以对这些自变量加权。在输出层540的输出节点542处，可以使用激活函数来输出输出值。激活函数可以是例如恒等函数。通过将输出值与实际值进行比较，可以计算误差，并且通过沿所计算的误差减小的方向反向传播来更新每个权重。例如，在计算误差时，可以使用softmax函数。此外，例如，可以使用随机梯度下降(SGD)方法来作为减小误差的方法。等式(1)可以表示使用多层感知器的一系列方法。
等式(1)
其中，H表示隐藏节点532的数量，p表示输入节点522的数量，g表示隐函数，wij表示当从输入节点522发送到隐藏节点532时的权重，wj表示当从隐藏节点532发送到输出节点542时的权重。
然而，在一些实施例中，对于神经网络回归分析，使用多层感知器仅仅是示例，并且本发明构思不限于此。根据一些实施例的半导体器件良率预测方法具有通过执行神经网络回归分析来缩短工作时间的主要目的。
参考图2A至图2C和图3A至图5，通过根据一些实施例的神经网络回归分析，半导体器件的工作特性可以表示为针对第一变量的函数。此外，通过根据一些实施例的神经网络回归分析，半导体集成电路的布局特性可以表示为针对第二变量的函数。
在一些实施例中，半导体器件的阈值电压的变化可以表示为第一变量(T1，H1)的函数。
具体地，阈值电压局部变化函数可以表示为针对第一变量(T1，H1)的函数(例如，半导体器件本身的阈值电压相对于半导体器件的鳍的高度H1和栅极绝缘膜的厚度T1的变化)。
更具体地，作为神经网络回归分析的结果，针对第一变量(T1，H1)的几何波动、功函数波动和掺杂波动可以表示为多个函数，并且这些函数的总和可以被定义为阈值电压局部变化函数。
此外，半导体器件(例如，图2B的TR1和TR6)之间的阈值电压的变化可以表示为第一变量(T1，H1)的函数。
具体地，阈值电压全局变化函数可以表示为针对第一变量(T1，H1)的函数(例如，相对于半导体器件的鳍的高度H1和栅极绝缘膜的厚度T1的多个半导体器件的阈值电压之间的变化)。
阈值电压局部变化函数和阈值电压全局变化函数可以由等式(2)和(3)表示。
等式(2)：
σVT全局＝f1(T1，H1)
等式(3)：
RGF(随机几何波动)＝f2(T1，H1)
RWF(随机功函数波动)＝f3(T1，H1)
RDF(随机掺杂波动)＝f4(T1，H1)
σVT局部＝∑RGF，RWF，RDF
然而，如上所述，上述等式的输入变量(例如，第一变量)仅由栅极绝缘膜的厚度T1和鳍的高度H1这两个值定义的情况仅仅是示例，但是发明构思不限于此。在实际的实现中，可以使用更多的输入变量。
在一些实施例中，是否满足半导体集成电路的设计规则可以表示为第二变量(扩展，重叠)的函数。
具体地，是否满足针对第二变量(扩展，重叠)的设计规则(例如，关于单元的扩展度(扩展)和单元的水平位置改变(重叠)的半导体集成电路的设计规则的满足度)可以表示为函数。
针对第二变量(扩展，重叠)的设计规则的满足度可以用等式(4)表示。
等式(4)：
DR＝f5(扩展，重叠)
然而，如上所述，第二变量仅由单元的扩展度(扩展)和单元的水平位置改变(重叠)两个值来定义的情况仅仅是示例，但是本发明构思不受限制于此。在实际的实现中，可以使用更多的输入变量。
再参考图1B，可以对通过神经网络回归分析计算的函数执行高级蒙特卡罗模拟(S130)。
蒙特卡罗模拟指代使用随机值随机地计算函数值的算法。为了更加详细说明，将参考图6进行描述。
图6是用于说明一般蒙特卡罗模拟的示例概率密度函数。
为了便于说明，将参考图2A、图2B和图6来描述确定半导体器件结构200_1、紧凑模型和网表200_2的不合格概率的方法。在一些实施例中，半导体器件结构200_1、紧凑模型和网表200_2的不合格概率可以是参数损失良率(PLY)。
如上所述，σVT局部和σVT全局可以表示为栅极绝缘膜的厚度T1和鳍的高度H1的函数。
在一般的蒙特卡罗模拟中，相对于栅极绝缘膜的厚度T1和鳍的高度H1产生随机值，并且可以通过将该随机值代入σVT局部和σVT全局，将可能出现的阈值电压值的变化表示为概率密度函数600。在图6的概率密度函数600中示出的圆圈是频率相对于阈值电压值的图形表示。
可以使用等式(5)和(6)来计算使用一般蒙特卡罗模拟的概率。
等式(5)：
等式(6)：
其中，n表示产生随机数的次数。
例如，如果所产生的随机数超过期望的和/或备选的预定阈值电压变化参考值Z，则根据一些实施例的半导体器件200_1、紧凑模型和网表200_2可以被确定为不合格。换句话说，如果产生随机数的总次数(n)是1000，并且超过期望的和/或备选的预定阈值电压变化参考值Z的随机数的数量是3，则不合格概率是3/1000。
然而，如果期望的和/或备选的预定阈值电压变化参考值Z是非常大的值(例如，6σ或更大)，则产生超过参考值Z的随机数的概率非常低(罕见事件)。不可避免地增加一般蒙特卡罗模拟的重复次数以计算有意义的概率。因此，将参考图5至图8B来描述使用稍后将描述的高级蒙特卡罗模拟来减少蒙特卡罗模拟的重复次数的方法。
图7是示出了根据一些实施例的高级蒙特卡罗模拟的示例流程图。
参考图7，首先，执行第一蒙特卡罗模拟(S131)。第一蒙特卡罗模拟可以指代一般蒙特卡罗模拟。主动地，通过第一蒙特卡罗模拟，可以大致确认多个输入变量中的哪些输入变量导致半导体器件和半导体集成电路不合格，并且可以将其确定为不合格诱导因素(S132)。例如，在一些实施例中，半导体器件的栅极绝缘膜的厚度T1和鳍的高度H1可以是不合格诱导因素。然而，本发明构思不限于此。
使用移位函数来移位所确定的不合格诱导因素的中心值(S133)。对不合格诱导因素的中心值进行移位可以是调整极小的不合格概率以使得不合格发生得更频繁的处理。为了更详细地说明，将参考图8A至图9进行描述。
图8A是根据一些实施例的说明不合格诱导因素的范围的示例图。
图8B是示出了根据一些实施例的移位不合格诱导因素的中心值的示例图。
图9是示出了根据一些实施例的当移位不合格诱导因素的中心值时概率密度函数的变化的示例图。
在图8A和图8B中，假设根据一些实施例的不合格因素是第一变量(T1，H1)。
参考图8A，示出了根据第一变量(T1，H1)的值的不合格区域/规范(spec-in)区域。为了便于说明，尽管不合格区域被夸大地示出为是在视觉上可区分的，但实际不合格区域会比所示的小得多。
参考图8B，可以将第一变量(T1，H1)的原点0移位到不合格/规范区域的边界。通过将第一变量(T1，H1)的原点0移位到不合格/规范区域的边界，可以在蒙特卡罗模拟中导致相对更频繁的不合格。
参考图9，可以通过将第一变量(T1，H1)的原点0移位到不合格/规范区域的边界来移位概率密度函数。换句话说，这可以意味着从原始概率密度函数600移位到新的概率密度函数900。
再次参考图7，可以使用移位后的不合格诱导因素来执行第二蒙特卡罗模拟(S134)。例如，通过仅在图8B的移位后的第一变量(T1，H1)的区域中产生随机数，第二蒙特卡罗模拟可以更频繁地产生被确定为不合格的随机数。
换句话说，使用移位后的不合格诱导因素执行第二蒙特卡罗模拟等于在图9的新概率密度函数900中获得阴影区域(例如，第一不合格概率)(S135)。
然而，实际不合格概率是图9的原始概率密度函数600中的晶格图案的区域(例如，第二不合格概率)。因此，为了根据第一不合格概率计算第二不合格概率，使用加权函数(S136)。将参考等式(5)和(7)来进行更详细的描述。
等式(7)：
其中，m表示第二蒙特卡罗模拟中随机数产生的总次数，g(x)表示移位函数，且w(x)表示加权函数。
对于等式(7)的证明由等式(8)替代。
等式(8)：
其中，表示移位函数，而表示加权函数。
在图6至图8B中，已经基于不合格诱导因素是第一变量(T1，H1)进行了描述，但是本发明构思不限于此。例如，针对半导体器件的工作特性的输入变量以及针对半导体集成电路的布局特性的输入变量以及第二变量(扩展，重叠)可以是不合格诱导因素。不合格诱导因素可以根据半导体器件和半导体集成电路的设计而变化。
再次参考图1B，使用计算出的不合格概率来预测半导体集成电路的良率(S140)。
在一些实施例中，不合格概率可以是参数损失良率(PLY)或缺陷损失良率(DLY)。参数损失良率可以意指半导体器件的异常操作。此外，缺陷损失良率可以意指半导体集成电路的异常接触/非接触。例如，将参考图10A和图10B进行更多的描述。
图10A和图10B是示出了根据一些实施例的参数损失良率和缺陷损失良率的示例的图。
参考图10A，在参数损失良率为1000的情况下，例如在读取单元的数据时，如果在数据读取之后单元的数据改变了，则可以是半导体器件的异常操作。此外，例如，当向单元写入数据时，如果在数据写入之后单元的数据没有改变，则可以是半导体器件的异常操作。例如，参数损失良率1000可以意指数据翻转的概率。
参考图10B，在缺陷损失良率1010的情况下，例如尽管第一单元CELL 1和第二单元CELL 2必须彼此不接触，但是如果它们彼此接触，则可以意指半导体集成电路的异常接触。此外，例如，尽管第一单元CELL 1和第二单元CELL 2必须彼此接触，但是如果它们彼此不接触，则可以意指半导体集成电路的异常非接触。缺陷损失良率1010可以意指例如接触面积的量。
总之，在参数损失良率1000的情况下，可以将第一变量确定为与半导体器件的工作特性相关联的输入变量，并且可以执行半导体器件的工作特性的模拟(例如，TCAD模拟)。可以通过使用神经网络回归分析将半导体器件的工作特性的模拟结果表示为半导体器件的工作特性和第一变量的函数，例如，针对第一变量的阈值电压的变化函数。可以在高级蒙特卡罗模拟中再次使用针对第一变量的函数，以计算半导体器件的不合格概率，即参数损失良率1000。
在缺陷损失良率1010的情况下，第二变量可以被确定为与半导体集成电路的布局特性相关联的输入变量，并且可以执行对半导体集成电路的布局的仿真(例如，3D仿真)。可以通过使用神经网络回归分析将半导体集成电路的布局特性的仿真结果表示为半导体集成电路的布局特性和第二变量的函数，例如，关于第二变量的设计规则的满足度的函数。可以在高级蒙特卡罗模拟中再次使用关于第二变量的函数，以计算半导体集成电路的不合格概率，例如缺陷损失良率1010。
根据一些实施例，通过神经网络回归分析，主要可以缩短工作时间，并且可以使用高级蒙特卡罗模拟来二次缩短工作时间。因此，可以显著缩短半导体良率模拟领域的工作时间。
图11是示出了根据一些实施例的使用半导体良率预测方法来制造半导体器件的方法的示例流程图。
为了便于描述，将省略重复描述，并且将主要描述差异。
参考图11，首先，确定半导体器件的结构和将要预测其良率的半导体集成电路的布局(S1100)。
然后，使用良率预测装置100来执行参考图1A至图10B描述的用于预测半导体器件和半导体集成电路的良率的模拟(S1110)。
然后，将预测的良率与期望的和/或备选的预定参考值进行比较(S1120)。如果预测的良率等于或小于期望的和/或备选的预定参考值，则重新确定半导体器件的结构和/或半导体集成电路的布局(S1100)，并重复执行模拟(S1110)的处理。
如果预测良率超过期望的和/或备选的预定参考值，则使用确定的半导体器件的结构和确定的半导体集成电路的布局来制造半导体集成电路(S1130)。

Claims (20)

1.一种良率预测装置，包括：
至少一个处理器，耦接到至少一个非暂时性计算机可读介质，
所述至少一个处理器被配置为：接收与半导体器件的工作特性相关联的第一变量，并且执行对所述半导体器件的工作特性的模拟，
所述至少一个处理器被配置为：使用模拟结果来执行神经网络回归分析，以确定针对第一变量的第一函数，以及
所述至少一个处理器被配置为：基于高级蒙特卡罗模拟来预测半导体集成电路的良率，所述高级蒙特卡罗模拟的输入包括所确定的第一函数。
2.根据权利要求1所述的良率预测装置，其中，所确定的第一函数包括关于所述半导体器件的所述第一变量的局部变化函数和关于所述半导体器件的所述第一变量的全局变化函数。
3.根据权利要求2所述的良率预测装置，其中
所述至少一个处理器被配置为通过以下操作来预测所述半导体集成电路的良率：
产生包括具有所述局部变化函数和所述全局变化函数的所述半导体器件在内的半导体集成电路的紧凑模型和网表；以及
通过预测所述紧凑模型和网表的良率来预测所述半导体集成电路的良率。
4.根据权利要求1所述的良率预测装置，其中，所述至少一个处理器被配置为：通过确定所述半导体集成电路的参数损失良率PLY来预测所述半导体集成电路的良率。
5.根据权利要求4所述的良率预测装置，其中，所述参数损失良率PLY是所述半导体集成电路的翻转数据的概率。
6.根据权利要求1所述的良率预测装置，其中，所述至少一个处理器被配置为：使用移位函数和加权函数来执行所述高级蒙特卡罗模拟以获得不合格概率，使得与一般的蒙特卡罗模拟相比，所述高级蒙特卡罗模拟减少用于获得不合格概率的模拟重复次数。
7.根据权利要求6所述的良率预测装置，其中，所述至少一个处理器被配置为通过以下操作执行所述高级蒙特卡罗模拟：
执行第一蒙特卡罗模拟以确定所述第一变量中的导致所述半导体器件不合格的不合格诱导因素；以及
使用所述移位函数来移位所述不合格诱导因素的中心值。
8.根据权利要求7所述的良率预测装置，其中，所述至少一个处理器被配置为通过以下操作执行所述高级蒙特卡罗模拟：
使用中心值被移位的不合格诱导因素来执行第二蒙特卡罗模拟；
根据所述第二蒙特卡罗模拟的结果来确定所述半导体器件的第一不合格概率；以及
使用所述第一不合格概率和与所述移位函数相关联的所述加权函数来获得所述半导体器件的第二不合格概率。
9.根据权利要求1所述的良率预测装置，其中，所述至少一个处理器被配置为：使用计算机辅助设计技术TCAD模拟来执行对所述半导体器件的所述工作特性的模拟。
10.根据权利要求1所述的良率预测装置，其中，所述神经网络回归分析包括使用多层感知器MLP的非线性回归分析。
11.根据权利要求1所述的良率预测装置，其中，所述至少一个处理器被配置为：接收与所述半导体集成电路的布局特性相关联的第二变量，并执行对所述半导体集成电路的所述布局特性的仿真，
所述至少一个处理器被配置为：使用仿真结果来执行所述神经网络回归分析，以确定针对所述第二变量的第二函数，以及
所述至少一个处理器被配置为：执行所述高级蒙特卡罗模拟以预测所述半导体集成电路的良率，所述高级蒙特卡罗模拟的输入包括所确定的第二函数。
12.一种良率预测装置，包括：
至少一个处理器，耦接到至少一个非暂时性计算机可读介质，
所述至少一个处理器被配置为：接收与半导体集成电路的布局特性相关联的第一变量，并执行对所述半导体集成电路的所述布局特性的仿真，
所述至少一个处理器被配置为：使用仿真结果来执行神经网络回归分析，以确定针对第一变量的第一函数，以及
所述至少一个处理器被配置为：基于高级蒙特卡罗模拟来预测半导体集成电路的良率，所述高级蒙特卡罗模拟的输入包括所确定的第一函数。
13.根据权利要求12所述的良率预测装置，其中，所述至少一个处理器被配置为：通过确定所述半导体集成电路的缺陷损失良率DLY来预测所述半导体集成电路的良率。
14.根据权利要求13所述的良率预测装置，其中，所述仿真结果包括所述半导体集成电路的接触面积(尺寸)改变量。
15.根据权利要求12所述的良率预测装置，其中，所述至少一个处理器被配置为：使用移位函数和加权函数来执行所述高级蒙特卡罗模拟以获得最小概率，使得与一般的蒙特卡罗模拟相比，所述高级蒙特卡罗模拟减少用于获得最小概率的模拟重复次数。
16.根据权利要求15所述的良率预测装置，其中，所述至少一个处理器被配置为通过以下操作执行所述高级蒙特卡罗模拟：
执行第一蒙特卡罗模拟以确定所述第一变量中的导致半导体器件不合格的不合格诱导因素；以及
使用所述移位函数来移位所述不合格诱导因素的中心值。
17.根据权利要求16所述的良率预测装置，其中，所述至少一个处理器被配置为通过以下操作执行所述高级蒙特卡罗模拟：
使用中心值被移位的不合格诱导因素来执行第二蒙特卡罗模拟；
根据所述第二蒙特卡罗模拟的结果来确定所述半导体器件的第一不合格概率；以及
使用所述第一不合格概率和与所述移位函数相关联的所述加权函数来获得所述半导体器件的第二不合格概率。
18.根据权利要求12所述的良率预测装置，其中，所述神经网络回归分析包括使用多层感知器MLP的非线性回归分析。
19.根据权利要求12所述的良率预测装置，其中
所述至少一个处理器被配置为：接收与半导体器件的工作特性相关联的第二变量，并且执行对所述半导体器件的工作特性的模拟，
所述至少一个处理器被配置为：使用模拟结果来执行所述神经网络回归分析，以确定针对所述第二变量的第二函数，以及
所述至少一个处理器被配置为：基于高级蒙特卡罗模拟来预测半导体集成电路的良率，所述高级蒙特卡罗模拟的输入还包括所确定的第二函数。
20.一种用于制造半导体器件的方法，包括：
确定半导体器件的结构和半导体集成电路的布局；
使用良率预测装置执行模拟，以预测包括所确定的半导体器件的结构和所确定的半导体集成电路的布局在内的半导体集成电路的良率，所述良率预测装置包括耦接到至少一个非暂时性计算机可读介质的至少一个处理器，
所述至少一个处理器被配置为：接收与半导体器件的工作特性相关联的第一变量，并且执行对所述半导体器件的工作特性的模拟，
所述至少一个处理器被配置为：接收与半导体集成电路的布局特性相关联的第二变量，并执行对所述半导体集成电路的所述布局特性的仿真，
所述至少一个处理器被配置为：使用所述模拟结果和所述仿真结果来执行神经网络回归分析，以确定针对所述第一变量的第一函数和针对所述第二变量的第二函数，以及
所述至少一个处理器被配置为：基于高级蒙特卡罗模拟来预测所述半导体集成电路的良率，所述高级蒙特卡罗模拟的输入包括所确定的第一函数和所确定的第二函数；
响应于所预测的良率等于或大于期望的参考值，使用所确定的半导体器件的结构和所确定的半导体集成电路的布局来制造半导体集成电路。
CN201810999604.XA 2017-08-30 2018-08-29 预测半导体集成电路良率的装置和半导体器件的制造方法 Active CN109426698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0109787 2017-08-30
KR1020170109787A KR102578644B1 (ko) 2017-08-30 2017-08-30 반도체 집적회로의 수율 예측 장치, 및 이를 이용한 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
CN109426698A true CN109426698A (zh) 2019-03-05
CN109426698B CN109426698B (zh) 2024-02-02

Family

ID=65435231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810999604.XA Active CN109426698B (zh) 2017-08-30 2018-08-29 预测半导体集成电路良率的装置和半导体器件的制造方法

Country Status (4)

Country Link
US (1) US10614186B2 (zh)
KR (1) KR102578644B1 (zh)
CN (1) CN109426698B (zh)
TW (1) TWI782067B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581899A (zh) * 2020-04-30 2020-08-25 杨家奇 良率参数文件和门级网表的生成方法以及芯片的开发流程
CN113111620A (zh) * 2021-05-10 2021-07-13 上海交通大学 一种半导体电路良率预测方法及装置
CN113536572A (zh) * 2021-07-19 2021-10-22 长鑫存储技术有限公司 晶圆循环时间的确定方法和装置
CN113779926A (zh) * 2021-08-03 2021-12-10 深圳天狼芯半导体有限公司 一种电路的检测方法、装置、电子设备及可读存储介质

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755026B1 (en) * 2017-11-14 2020-08-25 Synopsys, Inc. Circuit design including design rule violation correction utilizing patches based on deep reinforcement learning
US20200356711A1 (en) * 2019-05-10 2020-11-12 Coventor, Inc. System and method for process window optimization in a virtual semiconductor device fabrication environment
TWI729391B (zh) * 2019-05-16 2021-06-01 國立陽明交通大學 半導體製程中增進類神經網路模型預測結果之方法
US11693386B2 (en) 2019-08-27 2023-07-04 Samsung Eleotronics Co., Ltd. Method and electronic device for guiding semiconductor manufacturing process
CN111667111B (zh) * 2020-06-02 2023-04-07 上海哥瑞利软件股份有限公司 一种集成电路晶圆制造中的良率预测方法
KR20220019894A (ko) 2020-08-10 2022-02-18 삼성전자주식회사 반도체 공정의 시뮬레이션 방법 및 반도체 장치의 제조 방법
US11727171B2 (en) * 2020-09-29 2023-08-15 X Development Llc Techniques for using convex fabrication loss functions during an inverse design process to obtain fabricable designs
TWI774381B (zh) * 2021-05-18 2022-08-11 瑞昱半導體股份有限公司 電路模擬方法與電路模擬系統
CN114139482A (zh) * 2021-09-06 2022-03-04 苏州宽温电子科技有限公司 一种基于深度度量学习的eda电路失效分析方法
KR102413005B1 (ko) * 2021-12-28 2022-06-27 주식회사 애자일소다 반도체 설계에서 사용자 학습 환경 기반의 강화학습 장치 및 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090248370A1 (en) * 2008-03-27 2009-10-01 Carnegie Mellon University Method and Apparatus for Applying "Quasi-Monte Carlo" Methods to Complex Electronic Devices Circuits and Systems
JP2011113291A (ja) * 2009-11-26 2011-06-09 Fujitsu Semiconductor Ltd 半導体装置の動作シミュレーション方法、測定データ取得方法、及び回路設計方法
US20130246986A1 (en) * 2012-03-15 2013-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of circuit design yield analysis
CN103577646A (zh) * 2013-11-09 2014-02-12 深港产学研基地 一种快速估算集成电路良率的计算方法
US20150089463A1 (en) * 2013-09-23 2015-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of failure analysis
CN105303008A (zh) * 2015-12-03 2016-02-03 中国科学院微电子研究所 一种模拟集成电路优化方法和系统
CN105512365A (zh) * 2015-11-26 2016-04-20 北京大学 鳍型场效应晶体管中栅边缘粗糙度效应的电路仿真方法
US20160224705A1 (en) * 2014-08-26 2016-08-04 International Business Machines Corporation Multi-dimension variable predictive modeling for analysis acceleration
US20170103153A1 (en) * 2015-10-08 2017-04-13 Gold Standard Simulations Ltd. Semiconductor device simulation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970017923A (ko) * 1995-09-21 1997-04-30 김광호 반도체장치의 수율 예측방법
JP2001210685A (ja) 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
US6625785B2 (en) * 2000-04-19 2003-09-23 Georgia Tech Research Corporation Method for diagnosing process parameter variations from measurements in analog circuits
US20060100844A1 (en) * 2004-11-08 2006-05-11 Keng-Chia Yang Test time forecast system and method thereof
JP2008021805A (ja) 2006-07-12 2008-01-31 Sharp Corp テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体
JP2010160787A (ja) 2008-12-11 2010-07-22 Jedat Inc パラメータ情報作成システム、歩留まり算出システム、プログラム及び記録媒体
WO2012055045A2 (en) 2010-10-27 2012-05-03 Solido Design Automation Inc. Method and system for identifying rare-event failure rates
WO2015058310A1 (en) * 2013-10-24 2015-04-30 Solido Design Automation Inc. Method and system of fast nested-loop circuit verification for process and environmental variation and hierarchical circuits
CN105225979A (zh) 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件制程预测系统和方法
US10430719B2 (en) 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US20160321523A1 (en) 2015-04-30 2016-11-03 The Regents Of The University Of California Using machine learning to filter monte carlo noise from images

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090248370A1 (en) * 2008-03-27 2009-10-01 Carnegie Mellon University Method and Apparatus for Applying "Quasi-Monte Carlo" Methods to Complex Electronic Devices Circuits and Systems
JP2011113291A (ja) * 2009-11-26 2011-06-09 Fujitsu Semiconductor Ltd 半導体装置の動作シミュレーション方法、測定データ取得方法、及び回路設計方法
US20130246986A1 (en) * 2012-03-15 2013-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of circuit design yield analysis
US20150089463A1 (en) * 2013-09-23 2015-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of failure analysis
CN103577646A (zh) * 2013-11-09 2014-02-12 深港产学研基地 一种快速估算集成电路良率的计算方法
US20160224705A1 (en) * 2014-08-26 2016-08-04 International Business Machines Corporation Multi-dimension variable predictive modeling for analysis acceleration
US20170103153A1 (en) * 2015-10-08 2017-04-13 Gold Standard Simulations Ltd. Semiconductor device simulation
CN105512365A (zh) * 2015-11-26 2016-04-20 北京大学 鳍型场效应晶体管中栅边缘粗糙度效应的电路仿真方法
CN105303008A (zh) * 2015-12-03 2016-02-03 中国科学院微电子研究所 一种模拟集成电路优化方法和系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581899A (zh) * 2020-04-30 2020-08-25 杨家奇 良率参数文件和门级网表的生成方法以及芯片的开发流程
CN113111620A (zh) * 2021-05-10 2021-07-13 上海交通大学 一种半导体电路良率预测方法及装置
CN113536572A (zh) * 2021-07-19 2021-10-22 长鑫存储技术有限公司 晶圆循环时间的确定方法和装置
CN113536572B (zh) * 2021-07-19 2023-10-03 长鑫存储技术有限公司 晶圆循环时间的确定方法和装置
CN113779926A (zh) * 2021-08-03 2021-12-10 深圳天狼芯半导体有限公司 一种电路的检测方法、装置、电子设备及可读存储介质

Also Published As

Publication number Publication date
US10614186B2 (en) 2020-04-07
KR20190023670A (ko) 2019-03-08
TW201913849A (zh) 2019-04-01
CN109426698B (zh) 2024-02-02
TWI782067B (zh) 2022-11-01
US20190065630A1 (en) 2019-02-28
KR102578644B1 (ko) 2023-09-13

Similar Documents

Publication Publication Date Title
CN109426698A (zh) 预测半导体集成电路良率的装置和半导体器件的制造方法
CN110895650B (zh) 标准单元设计系统及其设计优化方法以及半导体设计系统
KR102622415B1 (ko) 표준 셀 설계 시스템, 그것의 표준 셀 설계 최적화 방법, 및 반도체 설계 시스템
US8713498B2 (en) Method and system for physical verification using network segment current
US9122833B2 (en) Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same
KR20190135550A (ko) 셀 레벨 레이아웃 의존성 응력 효과들을 사용하는 셀의 배치 및 라우팅
US10489542B2 (en) Machine learning based post route path delay estimator from synthesis netlist
US10783306B2 (en) Simulation methods and systems for predicting SER
US9031825B1 (en) Statistical circuit simulation
US9779192B2 (en) Multi-rate parallel circuit simulation
US8260600B1 (en) Circuit simulator
US20080066025A1 (en) Method for analyzing characteristic of circuit included in integrated circuit based on process information and the like
TW202016739A (zh) 分段記憶體實體
JP6219528B2 (ja) シミュレーションシステム、及びシミュレーション方法
US11300706B2 (en) Designing a geological simulation grid
TWI713680B (zh) 控制實體擺置之方法、系統及電腦實施方法以及製造積體電路之方法
US20200327207A1 (en) Transient Sensitivity Analysis
US20220391566A1 (en) Machine learning models for predicting detailed routing topology and track usage for accurate resistance and capacitance estimation for electronic circuit designs
JP7466665B2 (ja) リーク電流に統計的ばらつきをもつダイナミックランダムアクセスメモリパストランジスタの設計
CN112513861A (zh) 使用并行处理进行层次电路模拟的方法和系统
US10339240B2 (en) Adaptive high sigma yield prediction
US11829698B2 (en) Guided power grid augmentation system and method
US11893332B2 (en) Global mistracking analysis in integrated circuit design
Agnesina et al. Circuit Optimization for 2D and 3D ICs with Machine Learning
Mathur Routing and Placement of Macros using Deep Reinforcement Learning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant