CN109426483B - 并发多位加法器 - Google Patents

并发多位加法器 Download PDF

Info

Publication number
CN109426483B
CN109426483B CN201811003832.3A CN201811003832A CN109426483B CN 109426483 B CN109426483 B CN 109426483B CN 201811003832 A CN201811003832 A CN 201811003832A CN 109426483 B CN109426483 B CN 109426483B
Authority
CN
China
Prior art keywords
bit
carry
group
bits
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811003832.3A
Other languages
English (en)
Other versions
CN109426483A (zh
Inventor
M·拉泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GSI Technology Inc
Original Assignee
GSI Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GSI Technology Inc filed Critical GSI Technology Inc
Publication of CN109426483A publication Critical patent/CN109426483A/zh
Application granted granted Critical
Publication of CN109426483B publication Critical patent/CN109426483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/507—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using selection between two conditionally calculated carry or sum values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G06F2207/4804—Associative memory or processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/506—Indexing scheme relating to groups G06F7/506 - G06F7/508
    • G06F2207/5063—2-input gates, i.e. only using 2-input logical gates, e.g. binary carry look-ahead, e.g. Kogge-Stone or Ladner-Fischer adder

Abstract

一种系统包括非破坏性相联存储器阵列和预测器、选择器以及求和器。存储器阵列包括多个部分，每个部分包括按照行和列布置的单元，用于在部分j的同一列中存储来自第一多位数的位j和来自第二多位数的位j。所述预测器通常并发地预测每个所述部分中的多个进位输出值；并且所述选择器针对所有位选择经预测的进位输出值之一。所述求和器通常对于所有位使用经选择的进位输出值来并发地计算所述多位数的总和。

Description

并发多位加法器
相关申请的交叉引用
本申请要求2017年8月30日递交的美国专利申请15/690,301的优先权，其通过引用并入本文。
技术领域
本发明通常涉及相联存储器(associative memory)，并且尤其涉及用于并发位相加的方法。
背景技术
在许多计算机和其他种类的处理器中，加法器不仅用在算术逻辑单元中，而且还用在其他部分中，其中它们用于计算地址、表索引、递增和递减运算符以及类似运算。
现在参考图1，示出了本领域中已知的一位全加器100和多位行波进位(ripplecarry)加法器120。一位全加器100接收三个一位值作为输入A、B和Cin，并将它们相加。一位全加器100的输出是三个输入位的计算和S以及来自该加法运算的进位输出(carry out)Cout。
多位行波进位加法器120可以用于将N位变量A和B相加。多位行波进位加法器120可以由N个一位全加器100构成。每个全加器100输入来自变量A的位Ai和来自变量B的位Bi。每个全加器还输入进位输入(carry in)Cin-i，它是前一加法器的进位输出Cout-i-1。
现在参考图2，示出了本领域已知的示例性四位行波进位加法器120，用于将两个4位变量A＝1110和B＝0101相加，并且包括四个一位全加器100：100a、100b、100c和100d。
全加器100a的输入位是A的最低有效位(LSB)(例如0)，B的LSB(例如1)，以及对于第一全加器而言被定义为0的进位输入。全加器100a可以执行计算(在该示例中为0+1+0)。全加器100a的输出位是值为1的结果位S和值为0的进位输出位Cout。全加器100a的Cout变为全加器100b的Cin。可以理解，全加器100b要仅在全加器100a的计算完成之后才开始其计算，并且相同的约束适用于包括100c和100d的所有全加器，除了第一个全加器。最后一个全加器100d的最后一个Cout被称为计算的溢出。
该示例的计算步骤是：在步骤1中，将两个变量的位0(LSB)相加，得到位S0和进位输出位Cout-0。在步骤2中，将两个变量的位1和前一步骤的进位输出Cout-0相加，得到位S1和进位输出位Cout-1。在步骤3中，将两个变量的位2和前一步骤的进位Cout-1相加，得到位S2和进位输出位Cout-2。最后，在步骤4中，使两个变量的位3和前一步骤的进位Cout-2相加，得到位S3和进位输出位Cout-3。加法运算的结果是来自所有步骤的所有位S和最后的进位输出，如果其值为1则为溢出。
可以理解，计算步骤可以仅在其所有输入值，即Ai、Bi和Cin-i，都已知时开始。Ai和Bi提前已知(来自输入数A和B的位)。第一Cin为0(这是第一步骤，没有前一步骤，因此没有值进位到该步骤)。每个步骤中的Cin值(第一个除外)仅在前一步骤的计算完成之后才知道，因为它是较前步骤的Cout。
可以理解，当将大量多位值相加时，行波进位加法器可能变得非常慢。整个行波进位加法计算是串行的，其复杂度为O(N)，这是一个缺点。
发明内容
根据本发明的优选实施例，提供一种用于相联存储器设备的方法。所述方法包括：在所述相联存储器设备的存储器阵列的列中存储多对多位数，每对在一个列中；将存储在所述列的每个列中的位分成组。所述方法还包括：在每一列中，在预测所有所述组的进位输入值是第一值的情况下在每组内第一次并发执行行波进位，以提供所述组中每个位的第一预测进位输出值。在每一列中，在预测所有所述组的进位输入值是第二值的情况下在每组内第二次并发执行行波进位，以提供所述组中每个位的第二预测进位输出值，并且在每一列中，根据前一组的实际进位输出来选择以下中的一个：所述第一预测进位输出值和所述第二预测进位输出值，以提供最终进位输出。
另外，根据本发明的优选实施例，所述第一次并发执行和所述第二次并发执行通常并行地发生。
此外，根据本发明的优选实施例，用于所述选择的第一组是一组最低有效位，并且用于所述选择的最后一组是一组最高有效位。
此外，根据本发明的优选实施例，第一组的进位输入是零或者输入。
此外，根据本发明的优选实施例，所述方法还包括：并发地将每个所述对的第一个数的每个位j、每个所述对的第二个数的每个位j和所述最终进位输出的每个位j-1相加，用作位j的进位输入，由此产生所述两个多位数的总和。
另外，根据本发明的优选实施例，所述第一执行行波进位和所述第二执行行波进位包括：并发地计算和存储在每个所述对的第一个数的每个位j与每个所述对的第二个数的每个位j之间的布尔OR运算的结果；并发地计算和存储在每个所述对的第一个数的每个位j与每个所述对的第二个数的每个位j之间的布尔AND运算的结果；并且并发地使用所述结果用于所述行波进位。
根据本发明的优选实施例，提供一种系统，包括：非破坏性相联存储器阵列和预测器、选择器以及求和器。所述存储器阵列包括多个部分，每个部分包括按行和列布置的单元，用于在部分j中的同一列中存储来自第一多位数的位j和来自第二多位数的位j。所述预测器通常并发地预测每个所述部分中的多个进位输出值；并且所述选择器对于所有位选择经预测的进位输出值中的一个。所述求和器通常对于所有位使用经选择的进位输出值来并发地计算所述多位数的总和。
另外，根据本发明的优选实施例，所述多位数的所述位被分成多个位组。
此外，根据本发明的优选实施例，所述预测器在所述存储器阵列的C0行中存储根据每个所述组的进位输入值是第一值的预测而产生的进位输出值；并且在所述存储器阵列的C1行中存储根据每个所述组的进位输入值是第二值的预测而产生的进位输出值。
此外，根据本发明的优选实施例，所述选择器对于每一组在所述存储器阵列的Cout行中存储根据前一组的实际进位输出而从行C0和行C1中的一个所取的进位输出值。
另外，根据本发明的优选实施例，所述求和器在所述存储器阵列的总和行中存储所述两个多位数的位j和所述Cout值的位j-1的总和。
附图说明
在说明书的结尾部分中特别指出并清楚地请求保护被视为本发明的主题。然而，当结合附图阅读时，通过参考以下详细描述，可以最好地理解本发明的组织和操作方法以及其目的、特征和优点，在附图中：
图1是本领域中已知的一位全加器和多位行波进位加法器的示意图；
图2是本领域已知的用于将两个4位变量相加的示例性四位行波进位加法器的示意图；
图3是根据本发明优选实施例构造和操作的多位并发加法器的示意图；
图4是根据本发明优选实施例构造和操作的相联存储器阵列的示意图；
图5是存储在根据本发明优选实施例构造和操作的相联存储器阵列的一部分中的数据的示意图；
图6是根据本发明的优选实施例在通过图3的并发加法器执行以并发地使两个8位操作数相加的加法运算期间存储在存储器阵列的各行中的内容的示意图；以及
图7是示出根据本发明优选实施例由图3的并发加法器执行的运算的流程图。
应当理解，为了说明的简单和清楚，附图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其他元件被放大。此外，在认为适当的情况下，可以在附图中重复附图标记以指示相应或类似的元件。
具体实施方式
在以下详细描述中，阐述了许多具体细节以便提供对本发明的全面理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本发明。在其他情况下，没有详细描述众所周知的方法、过程和部件，以免模糊本发明。
本领域已知的是，一位计算的和S和进位输出Cout可以由等式1和2表达：
Figure BDA0001783567600000051
Cout＝A*B+Cin*(A+B) 等式2
其中，符号
Figure BDA0001783567600000052
表示布尔XOR，符号*表示布尔AND，符号+表示布尔OR。进位输出信号可以通过本领域已知的被称为超前进位(CLA)的过程预先计算。CLA计算基于变量A和B的所有先前输入位Ai和Bi(0<i<N)的值，并且基于第一Cin的值。CLA的计算在等式3中表达。
Cout-N＝AN*BN+AN-1*BN-1*(AN+BN)+AN-2*BN-2*(AN-1+BN-1)*(AN+BN)+………Cin*(A0+B0)*(A1+B1)…(AN+BN) 等式3
使用该技术，可以将变量的位分成组(例如半字节)，并且可以无需等待完成每个位计算来计算组的进位，在此被称为Cout-group，即，来自组中的最后一位的进位。使用CLA，可以改善多位加法器的性能(与行波进位相比)；然而，CLA可能仅使用专门的硬件实现，其被明确设计为使用组的所有输入位来计算组的预期进位输出，即，变量A的所有位、变量B的所有位和组的Cin(这里被称为Cin-group)。
申请人已经认识到，通过使用关于下文描述的进位输入的值的预测执行计算，可以通过替代专用硬件的多用途相联存储器来提供类似的进位传送功能，其与行波进位加法器相比改善了多位加法器的计算效率。
在2012年8月7日授权的美国专利No.8,238,173(发明名称为“USIN STORAGECELLS TO PERFORM COMPUTATION”)；2015年5月14日公开的美国专利公开No.US 2015/0131383(发明名称为“NON-VOLATILE IN-MEMORY COMPUING DEVICE”)；2016年8月16日授权的美国专利号9,418,719(发明名称为“IN-MEMORY COMPUTATIONAL DEVICE”)；以及2017年1月31日授权的美国专利号9,558,812(发明名称为“SRAM MULTI-CELL OPERATIONS”)中描述了多用途相联存储器，所有上述文献被转让给本发明的共同受让人，并且通过引用并入本文。
申请人已经进一步认识到，可以使用位线处理器来使计算并行化，每位一个位线处理器，如2017年7月16日提交的美国专利申请15/650,935(发明名称为“IN-MEMORYCOMPUTATIONAL DEVICE WITH BIT LINE PROCESSORS”)，该专利申请于2017年11月2日公布并且公开号为US 2017/0316829，其被转让给本发明的共同受让人，并且通过引用并于此文。
现在参考图3，示意性地示出了根据本发明优选实施例构造和操作的多位并发加法器300。多位并发加法器300包括并发加法器310和相联存储器阵列320。相联存储器阵列320可以将每对操作数A和B存储在一列中，并且还可以将计算的中间和最终结果存储在同一列中。并发加法器310包括预测器314、选择器316和求和器318，下面将更详细地描述。
现在参考图4，示意性地示出了相联存储器阵列320。相联存储器阵列320包括多个部分330，每个部分330包括行和列。每个部分330可以存储操作数A和B的不同位。操作数的位0可以存储在部分0中，位1可以存储在部分1中，依此类推，直到位15可以存储在部分15中。可以看出，两个操作数A和B的每个位j可以存储在相同部分j的相同列k的不同行中。特别地，操作数A的位A0存储在部分0的行A、列C-k中，并且操作数B的位B0存储在相同部分的相同列C-k中的不同行(行B)中。操作数A和B的其他位类似地存储在相联存储器阵列320的附加部分330中。
(图3的)并发加法器310可以利用每个部分330的附加行来存储中间值、预测和最终结果，如图5所示，并且现在对其进行参考。如上所述，并发加法器310可以在部分x中在行A中存储来自操作数A的位x并且在行B中存储来自操作数B的位x。此外，并发加法器310可以在行AorB中存储对在行A和B上存储的位执行的布尔OR的结果。在行AandB中，并发加法器310可以存储对存储在行A和B上的位执行布尔AND的结果。存储在行AorB和AandB中的值可以稍后用于计算进位输出。
在C0、C1和Cout中，并发加法器310可以存储与进位输出相关的值。预测器314可以使用行C0来存储使用(到该组的)进位输入的值为0的预测来计算的Cout的值。预测器314可以使用行C1来存储使用(到该组的)进位输入的值为1的预测来计算的Cout的值。选择器316可以选择求和器318用于计算总和的实际值，并且可以在完成前一组的进位输出的计算时在已知进位输入的实际值之后将其存储在行Cout中。在行Sum中，求和器318可以存储来自操作数B的位x、来自操作数A的位x和来自先前计算的进位输出(用作进位输入)的总和。
如前所述，与特定总和计算相关的所有数据都可以存储在每个部分的单个列中，并且每列可以存储不同的变量以并发执行多个加法运算，使得关于特定的一对变量的计算可以在col 0中执行，而对两个其它变量的完全不相关的计算可以在不同的列(例如col 1)中执行。
根据本发明的优选实施例，(图3的)并发加法器310可以涉及具有N位的每个变量，作为每个具有几组M位的变量。例如，16位变量X15X14X13X12X11X10X9X8X7X6X5X4X3X2X1X0可以分为4组4位，X15X14X13X12，X11X10X9X8，X7X6X5X4和X3X2X1X0。使用该方案，并发加法器310可以将每个变量A和B分成大小为M的组，并且可以在组的级别中执行计算。可以理解，操作数的位数和组的大小不限于特定大小，并且在当前应用中描述的相同步骤和逻辑可以应用于具有被分成更大或更小的组大小的更多或更少位的操作数。
现在参考图6，示意性地示出了由并发加法器310执行以在表600中并发地将两个8位操作数A和B相加的步骤的示例。可以理解，表600的结构仅意在便于理解由多位并发加法器300(图3)执行的过程，并且不适用于相联存储器阵列320的硬件结构。例如，行610可以包含在步骤#1中写入的数A的所有位，每一位存储在被标记为相同的标签A的不同部分中的不同行中，这可以从图4和图5中得到理解。在表600的示例中，A＝01110110并且B＝11101011。表600示出了存储在相联存储器阵列320的不同部分的不同行中的数据。表600在列620中提供步骤编号，在列630中提供行，在列640中提供由并发加法器310对不同部分330执行的动作。包含在每个部分7-0中的值分别由列657-650提供。
并发加法器310可以将变量A的每个位存储在专用部分330中。变量A的LSB存储在部分0的行A中，下一位存储在部分1的行A中，依此类推，直到变量A的MSB存储在部分7的行A中。变量B类似地存储在部分1至7的行B中。变量A和B可以分成两组，每组4位：包括部分0、1、2和3的半字节0以及包括部分4、5、6和7的半字节1。在步骤#1中，并发加法器310可以将变量A写入行A。前四位0110可以存储在半字节0中，而其他位0111可以存储在半字节1中。类似地，在步骤#2中，并发加法器310可以将变量B的第一组位(其为1011)写入半字节0，并将变量B的第二组(1110)写入半字节1。
然后，并发加法器310可以在步骤#3中计算布尔OR的结果，并且在步骤#4中计算每个部分中的操作数A和B的位之间的布尔AND，如在等式4和5中定义的。
AorB＝Ai+Bi 等式4
AandB＝Ai*Bi 等式5
并发加法器310可以将等式4和5的结果分别存储在行AorB和AandB中。可以理解，并发加法器310可以并发执行所有部分上的每个步骤的计算，即，在存储操作数A和B的位的所有部分上以单个步骤计算等式4。此外，可以在相联存储器阵列320的所有列上并发执行等式4。
在计算并且在行AorB和AandB中存储值之后，并发加法器310可以使用等式6的标准行波进位公式来并行地计算所有组内的进位输出。
Cout＝A*B+Cin*(A+B)＝AandB+(Cin*AorB) 等式6
对于大小为M的组，组内的行波进位可以采取M个步骤。
由于除了第一组之外的所有组的进位都不是预先知道的，所以可以在每组内计算两次行波进位。预测器314可以在组的输入进位为0(Cgroup-in＝0)的预测下执行第一计算，并且在组的输入进位为1(Cgroup-in＝1)的预测下执行第二计算。预测器314可以将计算出的进位输出存储在每个部分中的专用行中。预测器314可以将假设Cgroup-in＝0计算出的进位值存储在行C0中，并且将假设Cgroup-in＝1计算出的进位值存储在行C1中。
等式6的标准行波进位可以在步骤5中在假设Cgroup-in＝0的每组的第一部分上、在步骤6中在每组的第二部分上、在步骤7中在每组的第三部分上以及在步骤8中在每组的第四部分上执行。
等式6的标准行波进位可以在步骤6中在假设Cgroup-in＝1的每组的第一部分上、在步骤7中在每组的第二部分上、在步骤8中在每组的第三部分上以及在步骤9中在每组的第四部分上执行。
因而，两个行波进位运算可以在仅M+1个步骤中执行，这是因为，由于位可以存储在不同的部分中并且计算可以在任意数量的部分上并发进行，因此并发加法器310可以在使用Cgroup-in＝0计算组的第一位的进位输出之后立即开始假设Cgroup-in＝1的计算。
在组内完成标准行波进位并且行C0和C1存储针对组的所有位的值之后，并发加法器310可以执行组之间的行波进位。
如果没有来自先前计算的进位输入，则第一组的Cgroup-in可以是零，并且如果当前计算是在多步骤过程中的步骤，则第一组的Cgroup-in可以是先前计算的进位输出，例如使用4轮16位数的并发相加来使64位数相加。在步骤9中，选择器316可以根据第一组的Cin的实际值将第一半字节的正确行的值写入行Cout。由于只有在计算出前一组的最后一位的进位输出时才知道Cgroup-in的实际值，所以在已知前一组的Cgroup-out之后，选择器312可以选择该组的进位位的相关值，即，从行C0或行C1中选择。在该示例中，第一组的Cgroup-out(存储在部分3的行C0中的值)是1，并且选择器316可以选择第二组的行C1作为半字节1的进位位的实际值。然后，在步骤10中，选择器316可以将半字节1的部分(部分4、5、6和7)的行C1的值写入相关部分的行Cout。
在本发明的优选实施例中，选择器316可以使用等式7选择每组的Cout的值。
Cout＝(C1*Cprev-group-out)+(C0*(NOT(Cprev-group-out)) 等式7
在标准行波进位加法器的M个步骤之后提供第一组的Cgroup-out(对于如图6的示例中的半字节，4个步骤)。在标准行波进位加法器的M+1个步骤之后提供下一组的Cgroup-out，因为它是针对Cgroup-in＝0和Cgroup-in＝1计算的，它们可以在使用Cgroup-in＝0计算组的第一位之后开始。
一旦所有组的所有部分中的进位的所有值都已知，求和器318就可以在步骤11中使用等式8并发计算所有部分中的所有位的总和。
Figure BDA0001783567600000091
其中Cin是前一部分的Cout。
现在参考图7，其是描述并发加法器310可以执行的用于使操作数A和B相加的步骤的流程图700。在步骤710中，并发加法器310可以将操作数A和B存储在存储器阵列320的部分330中。在步骤720中，并发加法器310可以并发地计算所有部分330中的操作数A和B的位之间的布尔OR。在步骤730中，并发加法器310可以并发地计算所有部分330中的操作数A和B的位之间的布尔AND。在步骤740、742和744中，预测器314可以并行地执行所有组内的行波进位，假设Cgroup-in＝0，并且在步骤750、752和754中，预测器314可以并行地执行所有组内的行波进位，假设Cgroup-in＝1。在步骤760中，选择器316可以使用Cgroup-in＝0来计算第一组的进位输出。在步骤770和780中，选择器316可以计算下一组的进位输出，直到计算出最后一组的进位输出，并且可以为该组的实际Cout选择正确的进位行。当计算最后组的Cout时，求和器318可以在步骤790中计算总和。
本领域技术人员可以理解，所示的步骤并非意在是限制性的，并且可以用更多或更少的步骤或者以不同的步骤次序或其任何组合来实施该流程。
可以理解，为了将划分为四个半字节的两个16位操作数相加，并发加法器310可以执行以下过程：
A.计算A+B(针对所有位并行地)
B.计算A *B(针对所有位并行地)
C.计算Cin(针对所有组并行地)(总共8个步骤)
a.半字节内行波进位(总共5个步骤)
i.半字节0：半字节行波进位Cin＝0(4个步骤)
ii.半字节1-3：半字节行波进位Cin＝0和Cin＝1(5个步骤)
b.半字节之间的行波进位(3个步骤)
D.计算总和：
Figure BDA0001783567600000101
(针对所有位并行地)
可以理解，并发加法器310可以执行用于计算16位变量之和的与在8位数的示例中相同的步骤，具有针对第三组和第四组的“组间行波进位”的2个附加步骤。还可以理解，并发加法器310可以在两个阶段中使用并发加法器。在第一阶段，计算变量的最低有效位的进位输出，并且最后一位的进位输出或计算的溢出是在计算变量的最高有效位时使用的输入进位输入值。
可以进一步理解，总的进位行波计算时间可以包括：a)在单个组内执行标准行波进位需要的步骤，等于组中的位数量M(在该示例中半字节中的4个步骤)，b)假设Cin的另一个值，计算组内的第二标准行波进位，这可能需要一个额外的步骤，因为组中第一位的计算可以在完成该位的先前计算之后立即开始，以及c)在组之间组的数量减1个行波，因为每组的Cout需要波动到下一组。例如，当将分成四个半字节(每个半字节的大小为4)的两个16位数相加时，行波进位的计算复杂度是4+1+3＝8，而针对相同计算使用标准行波进位的计算复杂度会是16。
可以理解，多位并发加法器300可以并发地对存储在存储器阵列320的多个列中的多对操作数执行多个加法运算，每对操作数存储在不同的列中。可以在单个列上执行全加运算。存储器阵列320可以包括P列，并且多位并发加法器300可以并发地对所有列进行操作，由此在此时执行P个多位加法运算。
虽然本文已经说明和描述了本发明的特定特征，但是本领域普通技术人员现在将想到许多修改、替换、改变和等同物。因此，应该理解，所附权利要求意在覆盖落入本发明的真正精神内的所有这些修改和变化。

Claims (10)

1.一种用于相联存储器设备的方法，所述方法包括：
在所述相联存储器设备的存储器阵列的列中存储多对多位数A和B，每个位对Aj和Bj在每一列的单独部分中；
将存储在所述列的每一列中的位分成组；
在每一列中并行地，在预测所有组的进位输入值是第一值的情况下，在每组内第一次并发执行行波进位，以提供所述组中每个位的第一预测进位输出值，所述执行利用对每个所述位对进行的每列布尔运算；
在每一列中并行地，在预测所有组的进位输入值是第二值的情况下，在每组内第二次并发执行行波进位，以提供所述组中每个位的第二预测进位输出值，所述执行利用对每个所述位对进行的每列布尔运算；以及
在每一列中并行地，根据前一组的实际进位输出来选择以下中的一个以提供最终进位输出：所述第一预测进位输出值和所述第二预测进位输出值。
2.根据权利要求1所述的方法，其中，用于所述选择的第一组是一组最低有效位，并且用于所述选择的最后一组是一组最高有效位。
3.根据权利要求2所述的方法，其中，第一组的进位输入是以下中的一个：零和输入。
4.根据权利要求1所述的方法，还包括：
并发地将所述多对中的每一对的第一个数的每个位j、所述多对中的每一对的第二个数的每个位j、以及所述最终进位输出的每个位j-1相加到一起，由此产生两个多位数的总和，所述最终进位输出的每个位j-1被用作位j的进位输入。
5.根据权利要求1所述的方法，其中，所述第一次并发执行行波进位和所述第二次并发执行行波进位包括：
并发地计算并存储在所述多对中的每一对的第一个数的每个位j与所述多对中的每一对的第二个数的每个位j之间的布尔OR运算的结果；
并发地计算并存储在所述多对中的每一对的第一个数的每个位j与所述多对中的每一对的第二个数的每个位j之间的布尔AND运算的结果；以及
并发地使用所述结果用于所述行波进位。
6.一种系统，包括：
包括多个部分的非破坏性相联存储器阵列，每个部分包括按行和列布置的单元，用于在部分j中的同一列中存储来自第一多位数的位j和来自第二多位数的位j；
对所述存储器阵列中的所述列并行地操作的预测器，用于并发地预测每个所述部分中的多个进位输出值，所述预测器对每个位对，即来自所述第一多位数的位j和来自所述第二多位数的位j，执行每列布尔运算；
对所述存储器阵列中的所述列操作的选择器，用于对于所有位选择经预测的进位输出值中的一个；以及
对所述存储器阵列中的所述列操作的求和器，用于对于所有位使用经选择的进位输出值来并发地计算所述多位数的总和。
7.根据权利要求6所述的系统，其中，所述多位数的所述位被分成多个位组。
8.根据权利要求7所述的系统，所述预测器用于在所述存储器阵列的C0行中存储根据每个所述组的进位输入值是第一值的预测而产生的进位输出值，并且在所述存储器阵列的C1行中存储根据每个所述组的进位输入值是第二值的预测而产生的进位输出值。
9.根据权利要求8所述的系统，其中，所述选择器在所述存储器阵列的Cout行中存储对于每个组根据前一组的实际进位输出而从行C0和行C1中的一个所取的进位输出值。
10.根据权利要求9所述的系统，其中，所述求和器在所述存储器阵列的总和行中存储所述多位数的位j和所述Cout值的位j-1的总和。
CN201811003832.3A 2017-08-30 2018-08-30 并发多位加法器 Active CN109426483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/690,301 2017-08-30
US15/690,301 US10402165B2 (en) 2017-08-30 2017-08-30 Concurrent multi-bit adder

Publications (2)

Publication Number Publication Date
CN109426483A CN109426483A (zh) 2019-03-05
CN109426483B true CN109426483B (zh) 2021-09-21

Family

ID=65436849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811003832.3A Active CN109426483B (zh) 2017-08-30 2018-08-30 并发多位加法器

Country Status (3)

Country Link
US (4) US10402165B2 (zh)
KR (1) KR102341523B1 (zh)
CN (1) CN109426483B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305568B1 (ko) * 2016-07-17 2021-09-27 쥐에스아이 테크놀로지 인코포레이티드 일정한 처리 시간 내에 k개의 극값을 찾는 방법
US11669302B2 (en) * 2019-10-16 2023-06-06 Purdue Research Foundation In-memory bit-serial addition system
CN113342309B (zh) * 2020-02-18 2023-09-15 芯立嘉集成电路(杭州)有限公司 可规划的非易失性算术存储器运算子
US11200029B2 (en) * 2020-04-16 2021-12-14 Flashsilicon Incorporation Extendable multiple-digit base-2n in-memory adder device
KR20220007260A (ko) 2020-07-10 2022-01-18 주식회사 엘지에너지솔루션 급속충전 성능이 향상된 음극 및 리튬 이차전지
US11755240B1 (en) * 2022-02-23 2023-09-12 Gsi Technology Inc. Concurrent multi-bit subtraction in associative memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360348A (zh) * 2002-01-17 2002-07-24 北京大学 对数跳跃加法器结构及电路
CN1748200A (zh) * 2003-02-12 2006-03-15 印芬龙科技股份有限公司 逐位进位加法器
CN103324461A (zh) * 2013-07-03 2013-09-25 刘杰 四加数二进制并行同步加法器
WO2016178172A1 (en) * 2015-05-05 2016-11-10 Gsi Technology Inc. Sram multi-cell operations
CN206162532U (zh) * 2016-09-13 2017-05-10 广东电网有限责任公司电力科学研究院 一种并行运算器及并行运算系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE180586T1 (de) * 1990-11-13 1999-06-15 Ibm Paralleles assoziativprozessor-system
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
US7966547B2 (en) * 2007-07-02 2011-06-21 International Business Machines Corporation Multi-bit error correction scheme in multi-level memory storage system
US20090254694A1 (en) * 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US10832746B2 (en) 2009-07-16 2020-11-10 Gsi Technology Inc. Non-volatile in-memory computing device
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
US8236173B2 (en) 2011-03-10 2012-08-07 Kior, Inc. Biomass pretreatment for fast pyrolysis to liquids
US9259453B2 (en) 2011-07-05 2016-02-16 Suzhou Sciscape Biomedicine Science & Technology Co. Ltd. Use of salmonella flagellin derivative in preparation of drug for preventing and treating inflammatory bowel diseases
US9418719B2 (en) 2013-11-28 2016-08-16 Gsi Technology Israel Ltd. In-memory computational device
US10153042B2 (en) 2013-11-28 2018-12-11 Gsi Technology Inc. In-memory computational device with bit line processors
US9830999B2 (en) * 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9786335B2 (en) * 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9455020B2 (en) * 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9556812B2 (en) 2014-08-22 2017-01-31 At&T Intellectual Property I, L.P. Methods, systems, and products for detection of environmental conditions
US9747961B2 (en) * 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360348A (zh) * 2002-01-17 2002-07-24 北京大学 对数跳跃加法器结构及电路
CN1748200A (zh) * 2003-02-12 2006-03-15 印芬龙科技股份有限公司 逐位进位加法器
CN103324461A (zh) * 2013-07-03 2013-09-25 刘杰 四加数二进制并行同步加法器
WO2016178172A1 (en) * 2015-05-05 2016-11-10 Gsi Technology Inc. Sram multi-cell operations
CN206162532U (zh) * 2016-09-13 2017-05-10 广东电网有限责任公司电力科学研究院 一种并行运算器及并行运算系统

Also Published As

Publication number Publication date
US11681497B2 (en) 2023-06-20
US10402165B2 (en) 2019-09-03
CN109426483A (zh) 2019-03-05
US20190384573A1 (en) 2019-12-19
US10824394B2 (en) 2020-11-03
KR20190024701A (ko) 2019-03-08
US20190065148A1 (en) 2019-02-28
US20210081173A1 (en) 2021-03-18
US20230333815A1 (en) 2023-10-19
KR102341523B1 (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
CN109426483B (zh) 并发多位加法器
CN108153512B (zh) 四步关联全加器
US11574031B2 (en) Method and electronic device for convolution calculation in neural network
US6539368B1 (en) Neural processor, saturation unit, calculation unit and adder circuit
CN107797962B (zh) 基于神经网络的计算阵列
CN110415157B (zh) 一种矩阵乘法的计算方法及装置
EP3786956A1 (en) Memory reads of weight values
US10977000B2 (en) Partially and fully parallel normaliser
CN114613404A (zh) 内存计算
CN112650471A (zh) 用于处理掩蔽数据的处理器和方法
CN113032723B (zh) 一种矩阵乘法器的实现方法及矩阵乘法器装置
CN115774541A (zh) 乘法器累加器和由乘法器累加器执行的计算方法
CN111221500B (zh) 大规模并行关联乘法器-累加器
US11755240B1 (en) Concurrent multi-bit subtraction in associative memory
JP2022074442A (ja) 演算装置および演算方法
US20210263707A1 (en) Iterative binary division with carry prediction
US20230418557A1 (en) Data computation circuit and method
KR102628658B1 (ko) 뉴럴 프로세서 및 뉴럴 프로세서의 제어 방법
CN117742786A (zh) 通过存储器处理器执行的计算方法和存储器装置
WO2023133438A1 (en) Square root calculations on an associative processing unit
CN112862086A (zh) 一种神经网络运算处理方法、装置及计算机可读介质
JP2013210837A (ja) 演算回路及び演算方法
CN113536221A (zh) 运算方法、处理器以及相关产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant