CN109417052B - 集成电路器件 - Google Patents

Abstract

本发明公开了一种集成电路器件，该器件包括保护层及位于基底上的受保护电路，所述保护层配置成通过吸收透过基底射向受保护电路的激光辐射来保护受保护电路。所述器件可以配置成使得所述保护层的移除导致会使所述受保护电路失效的物理损坏。所述器件可包括突出到所述基底内且位于所述保护层与所述受保护电路之间的中间电路，其中，会使所述受保护电路失效的物理损坏是针对所述中间电路的损坏。所述器件可包括检测电路，其配置成检测所述器件的能够指示所述保护层的移除的电特性变化，以及作为对检测到该电特性变化的回应，致使所述受保护电路失效。

Description

集成电路器件

技术领域

本发明涉及一种集成电路器件，特别是涉及保护这种器件免受激光攻击。

背景技术

在集成电路器件领域已知的对于这种集成电路器件的攻击可以通过使用激光进行。激光的辐射可用于例如接通集成电路器件的电路中的晶体管，以改变器件的运行。这种攻击可用于规避器件的安全措施。

典型的集成电路器件具有硅基底层，其厚度通常为120-800μm。一些攻击者通过机械手段(例如抛光)或使用化学品来减小这种厚度。该化学品可以是诸如四甲基氢氧化铵(TMAH)，氢氧化钾(KOH)，乙二胺邻苯二酚 (EDP)，或酸混合物(氢氟酸，硝酸，乙酸)的液体。或者，该化学品可以是诸如四氯化碳(CCl4)的气体。随着基底层厚度度的减小，可以更容易地透过该层的其余部分进行激光攻击。

发明内容

本发明在权利要求1中进行阐述。可选特征在从属权利要求中进行阐述。

在一个方面，提供一种集成电路器件，该器件包括保护层及位于基底上的受保护电路。保护层配置成通过吸收透过基底射向受保护电路的激光辐射来保护受保护电路。

在一个方面，提供一种集成电路器件，该器件具有前表面和后表面。所述器件包括受保护电路和位于该受保护电路与器件的后表面之间的保护层。该保护层配置为吸收从器件的后表面到达的激光辐射，从而保护受保护电路免受激光辐射。

在一个方面，提供一种集成电路器件，该器件包括：位于基底上的受保护电路；及检测电路，该检测电路配置成检测器件的能够指示材料从基底的移除的电特性变化，以及作为对该电特性变化的回应，导致受保护电路失效。

在一个方面，提供一种集成电路器件，该器件包括位于基底上的受保护电路及突出到基底内的中间电路。该器件配置成使得从基底移除材料导致会使受保护电路失效的物理损坏，其中，会使受保护电路失效的物理损坏是针对中间电路的物理损坏。

在一些实施例中，器件配置成使得保护层的移除导致会使受保护电路失效的物理损坏。在一些实施例中，器件包括突出到基底内且位于保护层与受保护电路之间的中间电路，其中，会使受保护电路失效的物理损坏是针对中间电路的物理损坏。

在一些实施例中，所述器件包括检测电路，检测电路配置成检测器件的能够指示保护层的移除的电特性变化，以及作为对检测到该电特性变化的回应，致使受保护电路失效。在一些实施例中，电特性为电容。在一些实施例中，检测电路包括DRAM单元或双极晶体管。在一些实施例中，检测电路包括突出到基底层内且位于保护层与受保护电路之间的中间检测电路。

在一些实施例中，保护层包括掺杂半导体。在一些实施例中，掺杂半导体具有至少为10¹⁹cm^-3，10²⁰cm^-3，5x10²⁰cm^-3或10²¹cm^-3的掺杂浓度。在一些实施例中，保护层具有少于或等于40％，20％，15％，10％，5％或2％的激光辐射透过率。在一些实施例中，激光辐射为红外辐射。在一些实施例中，保护层位于基底内。在一些实施例中，保护层具有小于基底的激光辐射透过率的激光辐射透过率。

本发明所公开的器件因此可以保护集成电路器件的电路免受激光攻击。保护层可以通过吸收相当数量的激光辐射来提供保护，使得这样的激光辐射不能到达所述电路。由此防止激光攻击通过操纵电路的操作而实现其攻击器件的目的。

本发明所公开的器件可以抵御涉及通过从器件的后表面移除材料来削弱器件后侧的攻击。在移除足够的材料以使激光攻击成为可能之前，所述器件可以使待受保护的电路失效，从而确保激光攻击不能成功。

附图说明

现在将参照附图以示例的方式描述阐明本发明各方面的具体实施例，其中：

图1描绘了根据第一实施例的集成电路器件的剖视图；

图2描绘了根据第二实施例的集成电路器件的剖视图；

图3描绘了根据第三实施例的集成电路器件的剖视图；

图4描绘了根据第三实施例的集成电路器件的剖视图，其中，该集成电路器件已从器件后部移除材料；

图5描绘了根据第四实施例的集成电路器件的剖视图；

图6描绘了根据第四实施例的集成电路器件的剖视图，其中，该集成电路器件已从器件后部移除材料。

具体实施方式

请参阅图1，根据第一实施例的集成电路器件2(以横截面示出)具有前表面4及与前表面相对的后表面6。集成电路器件的前侧和后侧位于前表面4 和后表面6之间。后侧包括基底。电路形成在基底上。前侧包括金属层。集成电路器件2的后侧靠近后表面6，且集成电路器件2的前侧靠近前表面4。所述前侧位于前表面4与形成在基底上的电路之间。所述后侧位于后表面6与形成在基底上的电路之间。

已经确定，可以通过在器件2的后表面6处引导激光辐射来执行激光攻击。激光辐射穿过基底并与基底上的一个或多个电路(相对于激光辐射的路径位于基底的远侧)相互作用。由于在电路和器件的前表面之间存在金属层，而金属层会吸收激光束的辐射，因此，通常不可能通过器件2的前表面4进行激光攻击。

受保护电路8位于集成电路器件2内且位于前表面4和后表面6之间。集成电路器件2的位于受保护电路8和后表面6之间的区域被称为后部10。集成电路器件2的包括受保护电路8并延伸至前表面4的其余区域被称为前部12。

前部12以传统方式构造用于集成电路器件2。后部10包括基底，受保护电路8与该基底集成在一起。后部包括内基底层14，外基底层16及位于内基底层14和外基底层16之间的保护层18。保护层18位于受保护电路8和后部 6之间。内基底层14包括基底，受保护电路8与该基底集成在一起。在本实施例中，(块状)基底包括硅。外基底层16具有与内基底层14类似的组成。

保护层18配置成吸收预定波长或波长范围的激光辐射。在本实施例中，预定波长为1064nm，对应于标准的红外二极管激光器。所述波长或波长范围由集成电路器件2的设计者基于攻击者的激光攻击的预期波长或波长范围来预先确定。保护层18具有基本上小于外基底层和内基底层的激光辐射透过率的激光辐射透过率。保护层18包括掺杂半导体。在本实施例中，保护层18包括掺杂有(N型)磷的硅。硅以足够高的浓度掺杂以吸收所需百分比的激光辐射。

穿过基底的透射率的近似值由下式给出：

T＝(1-R)²e^-αd，

其中，R是表面反射率，α是吸收系数，而d是材料厚度(cm)。吸收系数α取决于掺杂剂类型和浓度。对于掺杂浓度为5x10²⁰cm^-3且表面反射率可忽略不计(R～0)的为N型掺杂硅，在波长1064nm处的透射率大致等于T＝e^-2000d。对于20μm的层厚度，透射率仅为2％。这样的层吸收来自入射辐射的大部分能量，阻挡红外成像和激光故障射入，从而保护受保护电路免受攻击。或者，如果上述示例的掺杂剂浓度替换为10²⁰cm^-3且其他参数不变，则透射率为 20％。又或者，如果上述示例的掺杂剂浓度替换为10²¹cm^-3，层厚度替换为 5μm，且其他参数不变，则透射率为5％。其他可能的层厚度包括10μm或15μm，或其他合适的厚度。

保护层18的参数配置成确保激光辐射通过保护层18的透过率等于或小于期望值。该期望值例如为40％，20％，15％，10％，5％或2％。为了确保保护层18达到透过率的期望值，可配置的保护层18的参数包括(如上所述)：保护层18沿垂直于后表面6的方向的厚度，掺杂半导体的掺杂浓度，及保护层 18的表面反射率。保护层18对激光辐射是不透明的。

保护层18在与后表面6平行的方向上具有足够的范围，以确保受保护电路8免受从后表面6进入集成电路器件2的激光辐射。这样的激光攻击可能以垂直于后表面6的角度发生，还可能以偏离垂直角度的角度发生。在本实施例中，保护层18在平行于后表面6的方向上延伸横跨集成电路器件2的全部范围。保护层18在平行于后表面6的方向上的范围对应于内基底层14和外基底层16在平行于后表面6的方向上的范围。

因此，高度掺杂的保护层18用作受保护电路8的遮罩或屏罩，保护受保护电路8免受从集成电路器件2的后表面6到达的入射激光辐射。

现参阅图2，对根据第二实施例的集成电路器件19进行描述。对于本实施例及以下描述的各实施例，与前述实施例中的特征对应的特征在附图中采用相同的附图标记。第二实施例对应于(参照图1描述的)第一实施例，其区别在于，在保护层18和受保护电路8之间的内基底层14内添加了绝缘层20。绝缘层20配置用于使集成电路器件19内的结构电绝缘。在本实施例中，绝缘层20 包括氧化硅。绝缘层20用于绝缘体上硅(SOI)技术。绝缘层20将硅(或其他合适的材料)薄膜与晶片主体电隔离。在这种情况下，所有工艺操作都可以在标准晶片上进行(也用于处理)，但晶体管的电学表现由薄膜特性决定。通常，SOI晶体管具有优于非SOI构造的若干优点，包括性能，良率和对某些寄生效应的抵抗力。

现参阅图3，对根据第三实施例的集成电路器件21进行描述。本实施例对应于(参照图1描述的)第一实施例，其区别在于，增加了检测电路22和中间电路24。

检测电路22与受保护电路8位于集成电路器件21的同一层。中间电路24 位于内基底层14内。中间电路24位于检测电路22和保护层18之间，以及位于受保护电路8与保护层18之间。中间电路24位于内基底层14内的沟槽中。在本实施例中，中间电路24包括多个DRAM单元(图3示出为3个)。较之受保护电路8与保护层18之间的距离，中间电路24向更加靠近保护层18 的方向延伸。检测电路22与中间电路24电连接。检测电路22配置用于检测中间电路24的电特性的变化。在本实施例中，所述电特性是中间电路24的电容元件的电容。

如果攻击者(例如，通过抛光集成电路器件21的后表面6)从集成电路器件21的后部10移除材料，这将影响检测电路22所检测到的电容。通过攻击者移除保护层18也将带来电容的这种变化。由于中间电路24靠近保护层18，从内基底层14进一步地移除材料将导致中间电路24部分被移除。中间电路24 的部分移除导致所检测到的电容的变化。

作为对检测到电容的变化的回应，检测电路22发送会导致受保护电路8 失效的信号。受保护电路8通过擦除其记忆而失效。这确保了如果从集成电路器件21的后侧移除足够的材料以对受保护电路8进行激光攻击变得可行，则受保护电路8将会在激光攻击发生之前已由于材料的移除而失效。

图4描绘了集成电路器件21的第三实施例的图示，其中材料已从后侧移除，从而移除保护层18和部分中间电路24。

现参阅图5，对根据第四实施例的集成电路器件26进行描述。本实施例具有对应于(参照图1描述的)第一实施例的特征且与(参照图3描述的)第三实施例具有相似之处。然而，在本实施例中，中间电路24为双极晶体管(也被称为双极结型晶体管(BJT))，而并非多个DRAM单元。双极晶体管包括基极28，集电极30和发射极32。基极28，集电极30和发射极32延伸到集成电路器件26的前部12内。集电极30与检测电路22电连接。图5中的箭头表示相关电荷载体的流动。在运行状态下的NPN晶体管中，带负电的电子从发射极32行进到集电极30，而带正电的空穴从基极28行进到发射极32。当器件工作时，电子电流通过位于发射极32和集电极30之间的基极28。

在内基底层中还提供有浅沟槽隔离(Shallow Trench Isolation，简称STI) 34。STI 34是蚀刻在硅块上并填充有氧化物的沟槽。STI 34配置用于使具有不同电域的部件彼此电绝缘。STI 34配置用于防止电流从发射极流至相邻电路。

图6示出了第四实施例的集成电路器件26，其中已从其后部10移除材料，以使得外基底层16和保护层18不复存在。在这种情况下，双极晶体管功能不同。这种情况下，已经移除了通到集电极30的导电层，使得在发射极32 和集电极30之间不能建立电流。因此，该双极晶体管已失效，它不再起作用了。

由于检测电路22与双极晶体管的集电极30之间的连接，由集成电路器件 26的后侧材料的移除引起的双极晶体管的运行方式的变化被检测电路22检测到。所检测到的双极晶体管的功能变化可能是双极晶体管不再正确地导通。作为对所检测到的功能变化的回应，检测电路22以与(参照图3描述的)上述第三实施例相同的方式运行。

集成电路器件2，19，21，26的制造涉及本领域已知的标准制造技术。在制造前，确定包括上面提到那些参数的参数，使得集成电路器件2，19，21， 26实现器件设计者所期望的功能。例如，确定预期的进行攻击的激光的波长或波长范围，并将掺杂硅的浓度设定在足够高的浓度以至少吸收所需百分比的激光辐射。

应当理解，具体实施例的以上描述仅是示例性的，并不旨在限制本发明的范围。现在将描述上述实施例的一些变型，这些变型是可以想到的并旨在涵括到本发明的范围内。

在一些实施例中，集成电路器件以与(参照图3至6描述的)的第三及第四实施例类似的方式配置，只是不具有保护层。中间电路继续参与到对通过从后部移除材料来篡改集成电路器件的检测中。

在一些实施例中，不存在检测电路。取而代之的是，中间电路与受保护电路一体式连接，或中间电路为受保护电路的一部分，使得由于例如连接的断开，中间电路的物理损坏自然地导致受保护电路不再起作用。物理损坏可能是移除或尝试移除中间电路。

在一些实施例中，受保护电路以不同于上面所描述的其他方式失效。在与 (参照图5及图6描述的)第四实施例类似的一些实施例中，中间电路包括多个双极晶体管。在一些实施例中，中间电路由其他部件形成，或者由其他部件代替，所述其他部件例如注入层、掩埋电容(DRAM)或硅通孔(TSV)。

在一些实施例中，保护层未如后部的其他部分(例如内基底层)那样在平行于后表面的方向上延伸得那么远。

在一些实施例中，集成电路器件为双极结型器件。在一些实施例中，集成电路器件为芯片，微芯片，集成芯片，或其他类似器件。在一些实施例中，集成电路器件(或对应的器件)形成智能卡的一部分。

在一些实施例中，外基底层由不同于内基底层的材料制成，或者外基底层被由并非基底的材料制成的外层所代替，或者不存在外基底层。

在一些实施例中，中间电路向上延伸至保护层的前边缘。在一些实施例中，中间电路至少部分延伸至保护层内。在一些实施例中，中间电路至少部分位于集成电路器件的边缘附近。在一些实施例中，中间电路位于内基底层的多个位置内。

在一些实施例中，由检测电路检测的电特性为除电容之外的特性，例如两个结构(相当于电阻)之间的测量电流。另一示例是测量的逻辑状态(例如，未损坏的器件对应于1，而受损的器件对应于0，因此改变器件链的全局读取值)。

在一些实施例中，集成电路器件包括与检测电路连接的光检测器。作为对由光检测器检测到光的回应，检测电路如上面(参考图3描述的)第三实施例的方式运行。在其他实施例中，集成电路器件中不含光检测器。

在一些实施例中，保护层为掺杂层，该掺杂层具有至少10¹⁹cm^-3，10²⁰cm^-3， 5x10²⁰cm^-3，或10²¹cm^-3的掺杂浓度。

本领域技术人员在阅读了本公开的各方面的具体实施例的上述描述和前面的概述的基础上，将容易意识到，上述特征可进行修改，并置，改变和组合并且均由上述权利要求所限定的范围覆盖。

Claims (19)

1.一种集成电路器件，包括：

基底，其具有第一表面和与所述第一表面相对的第二表面；

受保护电路，其设置于所述基底的所述第一表面；

保护层，其设置在所述基底内，并且设置在所述第一表面和所述第二表面之间，所述保护层配置成通过吸收透过所述基底射向所述受保护电路的激光辐射来保护所述受保护电路，所述保护层在整个所述基底上是连续的，所述保护层还配置成使得所述保护层的移除导致对所述受保护电路的物理损坏；及

中间电路，其突出到所述基底内且位于所述保护层与所述受保护电路之间，其中，对所述受保护电路的所述物理损坏是针对所述中间电路的物理损坏。

2.根据权利要求1所述的集成电路器件，其特征在于，所述集成电路器件还包括检测电路，所述检测电路配置成检测所述集成电路器件的能够指示所述保护层的移除的电特性变化，以及作为对检测到所述电特性变化的回应，致使所述受保护电路失效。

3.根据权利要求2所述的集成电路器件，其特征在于，所述电特性为电容。

4.根据权利要求2所述的集成电路器件，其特征在于，所述检测电路包括DRAM单元或双极晶体管。

5.根据权利要求2所述的集成电路器件，其特征在于，所述集成电路器件还包括突出到所述基底内且位于所述保护层与所述受保护电路之间的中间检测电路。

6.根据权利要求1所述的集成电路器件，其特征在于，所述保护层包括掺杂半导体。

7.根据权利要求6所述的集成电路器件，其特征在于，所述掺杂半导体具有至少为10¹⁹cm^-3的掺杂浓度。

8.根据权利要求6所述的集成电路器件，其特征在于，所述掺杂半导体具有至少为10²⁰cm^-3的掺杂浓度。

9.根据权利要求6所述的集成电路器件，其特征在于，所述掺杂半导体具有至少为5×10²⁰cm^-3的掺杂浓度。

10.根据权利要求6所述的集成电路器件，其特征在于，所述掺杂半导体具有至少为10²¹cm^-3的掺杂浓度。

11.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有少于或等于40％的激光辐射透过率。

12.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有少于或等于20％的激光辐射透过率。

13.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有少于或等于15％的激光辐射透过率。

14.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有少于或等于10％的激光辐射透过率。

15.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有少于或等于5％的激光辐射透过率。

16.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有少于或等于2％的激光辐射透过率。

17.根据权利要求1所述的集成电路器件，其特征在于，所述激光辐射为红外辐射。

18.根据权利要求1所述的集成电路器件，其特征在于，所述保护层具有小于所述基底的激光辐射透过率的激光辐射透过率。

19.一种集成电路器件，包括：

位于基底上的受保护电路；

位于所述基底内的材料，所述材料配置成通过吸收透过所述基底射向所述受保护电路的激光辐射来保护所述受保护电路，所述材料在整个所述基底上是连续的；及

突出到所述基底内的中间电路，所述集成电路器件配置成使得从所述基底移除所述材料导致会使所述受保护电路失效的物理损坏，其中，会使所述受保护电路失效的所述物理损坏是针对所述中间电路的物理损坏。

Images