CN109411495B - 一种优化势垒区像素离子注入改善串扰的方法 - Google Patents
一种优化势垒区像素离子注入改善串扰的方法 Download PDFInfo
- Publication number
- CN109411495B CN109411495B CN201811246105.XA CN201811246105A CN109411495B CN 109411495 B CN109411495 B CN 109411495B CN 201811246105 A CN201811246105 A CN 201811246105A CN 109411495 B CN109411495 B CN 109411495B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- barrier region
- region
- crosstalk
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 43
- 230000004888 barrier function Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 230000006872 improvement Effects 0.000 claims description 2
- 230000005516 deep trap Effects 0.000 abstract description 5
- 238000005036 potential barrier Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 8
- 230000008569 process Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提出一种优化势垒区像素离子注入改善串扰的方法，包括下列步骤：形成有效像素区、势垒区和暗像素区的CIS器件结构；对有效像素区和暗像素区进行阀值电压调整离子注入，在传输栅下形成P阱；对势垒区进行N型深阱离子注入，形成深度N型离子掺杂；在有效像素区形成的电子通过P阱和N阱之间PN结进入势垒区；在势垒区的晶体管的复位管打开时，将电子导出，从而抑制有效像素区和暗像素区之间的串扰。本发明提出一种优化势垒区像素离子注入改善串扰的方法，针对特定区域的强串扰，即高光溢出现象(blooming)的解决方法，并且只是通过优化CIS在势垒区(barrier)的像素的离子注入，效果明显，且方法简单。
Description
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种优化势垒区像素离子注入改善串扰的方法。
背景技术
串扰(Crosstalk)是光电二极管阵列的一个重要噪声源。串扰是定义为噪声注入到图像传感器相邻像素的活动。串扰的存在会降低图像的清晰度，严重影响最终输出图像的质量。随着科技的发展，像素尺寸越来越小，较小的像素尺寸，提供更高的成像空间分辨率，但图像传感器对串扰变得更加敏感，这本身会导致空间分辨率退化。此外在线性和阵列图像传感器，非均匀串扰会导致固定模式噪声FPN(fixedpatternnoise)。因此，小尺寸工艺下对图像传感器中的串扰问题进行研究具有重要意义。
目前解决串扰的方法包含：微透镜和气隙保护环、深P型阱隔离工艺、浅沟槽隔离工艺(STI)、深沟槽隔离工艺(DTI)、背侧深沟槽隔离工艺(BTI)等方法，主要解决的是宏观上的像素和像素间(pixel to pixel)的串扰，且具有特定的局限性，比如STI工艺可防止邻近像素间的电学串扰，方案虽然成熟但形成的结构都是在像素器件层正面进行隔离。STI工艺对光学串扰(Optical crosstalk)和电学串扰(Electrical crosstalk)都产生影响，电学串扰(Electrical crosstalk)中的短波长的电子噪声影响较大。适合载流子激发较浅的器件隔离，对像素中长波串扰问题无法解决。此外由于STI较浅，对部分大入射角的光子无法抑制，而且一些由于金属层反射导致的光学串扰不能抑制。
在强光照条件下，由于像素区由有效像素区域向暗像素区发生大量电子溢出从而形成的高光溢出现象(blooming)问题，发生此问题时，暗像素(darkpixel)失去原有的校准功能，使得以暗像素为校准对象的有效像素(active pixel)失效，从而出现图像失效。
发明内容
本发明提出一种优化势垒区像素离子注入改善串扰的方法，针对特定区域的强串扰，即高光溢出现象(blooming)的解决方法，并且只是通过优化CIS在势垒区(barrier)的像素的离子注入，效果明显，且方法简单。
为了达到上述目的，本发明提出一种优化势垒区像素离子注入改善串扰的方法，包括下列步骤：
形成有效像素区、势垒区和暗像素区的CIS器件结构；
对有效像素区和暗像素区进行阀值电压调整离子注入，在传输栅下形成P阱；
对势垒区进行N型深阱离子注入，形成深度N型离子掺杂；
在有效像素区形成的电子通过P阱和N阱之间PN结进入势垒区；
在势垒区的晶体管的复位管打开时，将电子导出，从而抑制有效像素区和暗像素区之间的串扰。
进一步的，所述阀值电压调整离子注入步骤为采用针对高阀值电压IO驱动的NMOS的阀值电压调整离子注入方法。
进一步的，所述阀值电压调整离子注入的注入能量为80Kev～120Kev。
进一步的，所述N型深阱离子注入的注入能量为600Kev～1000Kev。
进一步的，所述深度N型离子掺杂的深度为20000～30000埃。
进一步的，所述深度N型离子掺杂的深度为25000埃。
本发明通过增加N型深阱离子注入(DNW)，同时删除该区域的针对高阀值电压IO驱动的NMOS的阀值电压调整离子注入(IOVTNH)，形成结深更深的光电二极管(photo diode)，DNW在势垒区形成深度N型掺杂，在有效像素区形成的大量电子通过P阱与DNW之间的PN结很容易进入势垒区，同时在复位管(RX管)打开时，将大量电子导出，抑制有效像素区与暗像素区之间的串扰。本发明通过优化CIS器件在势垒区的像素的离子注入，强光下成像观察不到任何明显溢出，并且图像传感器的灵敏度(Sensitivity)/暗电流(Dark Current)曲线正常。
附图说明
图1所示为本发明较佳实施例的优化势垒区像素离子注入改善串扰的方法流程图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1所示为本发明较佳实施例的优化势垒区像素离子注入改善串扰的方法流程图。本发明提出一种优化势垒区像素离子注入改善串扰的方法，包括下列步骤：
步骤S100：形成有效像素区、势垒区和暗像素区的CIS器件结构；
步骤S200：对有效像素区和暗像素区进行阀值电压调整离子注入，在传输栅下形成P阱；
步骤S300：对势垒区进行N型深阱离子注入，形成深度N型离子掺杂；
步骤S400：在有效像素区形成的电子通过P阱和N阱之间PN结进入势垒区；
步骤S500：在势垒区的晶体管的复位管打开时，将电子导出，从而抑制有效像素区和暗像素区之间的串扰。
根据本发明较佳实施例，所述阀值电压调整离子注入步骤为采用针对高阀值电压IO驱动的NMOS的阀值电压调整离子注入方法(IOVTNH)。
所述阀值电压调整离子注入的注入能量为80Kev～120Kev。
所述N型深阱离子注入的注入能量为600Kev～1000Kev。
所述深度N型离子掺杂的深度为20000～30000埃，进一步的，所述深度N型离子掺杂的深度为25000埃。
本发明通过增加N型深阱离子注入(DNW)，同时删除该区域的针对高阀值电压IO驱动的NMOS的阀值电压调整离子注入(IOVTNH)，形成结深更深的光电二极管(photo diode)，DNW在势垒区形成深度N型掺杂，在有效像素区形成的大量电子通过P阱与DNW之间的PN结很容易进入势垒区，同时在复位管(RX管)打开时，将大量电子导出，抑制有效像素区与暗像素区之间的串扰。
IOVTNH改善机理：在势垒区，原本IOVTNH离子注入为P型掺杂，在传输栅下方形成P阱，当不形成P阱，这时就没有阀值电压Vt，无需开启电压，即可将电子通过P型衬底向RX管方向的导出。其他区域的像素有正常的IOVTNH离子注入，正常的传输栅阀值电压Vt。
综上所述，本发明通过优化CIS器件在势垒区的像素的离子注入，强光下成像观察不到任何明显溢出，并且图像传感器的灵敏度(Sensitivity)/暗电流(Dark Current)曲线正常。本发明涉及半导体芯片制造中CIS产品串扰性能的改善工艺，将传统的势垒像素区的离子注入类型由IOVTNH P型注入改为DNWN型掺杂，解决有效像素区与暗像素区之间的串扰，解决由此类串扰引起的图像失效。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (6)
1.一种优化势垒区像素离子注入改善串扰的方法，其特征在于，包括下列步骤：
形成有效像素区、势垒区和暗像素区的CIS器件结构；
对有效像素区和暗像素区进行阀值电压调整离子注入，在传输栅下形成P阱；
对势垒区进行N型深阱离子注入，同时删除所述势垒区的针对高阈值电压IO驱动的NMOS的阈值电压调整离子注入，形成深度N型离子掺杂；
在有效像素区形成的电子通过P阱和N阱之间PN结进入势垒区；
在势垒区的晶体管的复位管打开时，将电子导出，从而抑制有效像素区和暗像素区之间的串扰。
2.根据权利要求1所述的优化势垒区像素离子注入改善串扰的方法，其特征在于，所述阀值电压调整离子注入步骤为采用针对高阀值电压IO驱动的NMOS的阀值电压调整离子注入方法。
3.根据权利要求1所述的优化势垒区像素离子注入改善串扰的方法，其特征在于，所述阀值电压调整离子注入的注入能量为80Kev～120Kev。
4.根据权利要求1所述的优化势垒区像素离子注入改善串扰的方法，其特征在于，所述N型深阱离子注入的注入能量为600Kev～1000Kev。
5.根据权利要求1所述的优化势垒区像素离子注入改善串扰的方法，其特征在于，所述深度N型离子掺杂的深度为20000～30000埃。
6.根据权利要求1所述的优化势垒区像素离子注入改善串扰的方法，其特征在于，所述深度N型离子掺杂的深度为25000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811246105.XA CN109411495B (zh) | 2018-10-24 | 2018-10-24 | 一种优化势垒区像素离子注入改善串扰的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811246105.XA CN109411495B (zh) | 2018-10-24 | 2018-10-24 | 一种优化势垒区像素离子注入改善串扰的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411495A CN109411495A (zh) | 2019-03-01 |
| CN109411495B true CN109411495B (zh) | 2020-10-16 |
Family
ID=65469544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811246105.XA Active CN109411495B (zh) | 2018-10-24 | 2018-10-24 | 一种优化势垒区像素离子注入改善串扰的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411495B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830412B2 (en) * | 2005-08-22 | 2010-11-09 | Aptina Imaging Corporation | Method and apparatus for shielding correction pixels from spurious charges in an imager |
| US20070246788A1 (en) * | 2006-04-21 | 2007-10-25 | Mauritzson Richard A | N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk |
| JP2007335751A (ja) * | 2006-06-16 | 2007-12-27 | Toshiba Corp | 固体撮像装置 |
| US20090001427A1 (en) * | 2007-06-29 | 2009-01-01 | Adkisson James W | Charge carrier barrier for image sensor |
-
2018
- 2018-10-24 CN CN201811246105.XA patent/CN109411495B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411495A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US20100109060A1 (en) | Image sensor with backside photodiode implant | |
| US9640572B2 (en) | Unit pixel for image sensor | |
| US7666703B2 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
| US20080318358A1 (en) | Image sensor pixel having photodiode with indium pinning layer | |
| EP3190620B1 (en) | Fabrication method of a cmos image sensor | |
| KR20080058841A (ko) | 수직형 시모스 이미지 센서 및 그 제조 방법 | |
| US20090065823A1 (en) | Image Sensor and Method for Manufacturing an Image Sensor | |
| US20040002177A1 (en) | Photo sensor and method of forming the same | |
| US8178912B2 (en) | Image sensor for minimizing a dark current and method for manufacturing the same | |
| US11854790B2 (en) | Global shutter CMOS image sensor and method for making the same | |
| CN110176467B (zh) | Cmos图像传感器及其制造方法 | |
| US6096573A (en) | Method of manufacturing a CMOS sensor | |
| KR20090026032A (ko) | 이미지센서 | |
| CN109411495B (zh) | 一种优化势垒区像素离子注入改善串扰的方法 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100263474B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| KR100853793B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100760914B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| CN111293132B (zh) | 图像传感器结构 | |
| KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR100705214B1 (ko) | 이미지센서의 핀드 포토다이오드 제조방법 | |
| KR101038886B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100766705B1 (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |