CN109409017A - 一种在电路板生产系统中快速准确修改涨缩标识的方法 - Google Patents

一种在电路板生产系统中快速准确修改涨缩标识的方法 Download PDF

Info

Publication number
CN109409017A
CN109409017A CN201811534647.7A CN201811534647A CN109409017A CN 109409017 A CN109409017 A CN 109409017A CN 201811534647 A CN201811534647 A CN 201811534647A CN 109409017 A CN109409017 A CN 109409017A
Authority
CN
China
Prior art keywords
harmomegathus
tool
layer
screening conditions
tool layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811534647.7A
Other languages
English (en)
Inventor
易智茂
杨国营
庄楷彬
李建华
阳辉
江立威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN201811534647.7A priority Critical patent/CN109409017A/zh
Publication of CN109409017A publication Critical patent/CN109409017A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种电路板生产系统中快速准确修改涨缩标识的方法,涉及电路板生产技术领域。通过预存入各类工具层涨缩表至系统中;为各类工具层涨缩表分别设置筛选条件;生产时,根据实际筛选条件获取对应预存的工具层涨缩表,并将表中对应材料涨缩值分配到各层工具涨缩对应表中;设置工具层涨缩属性和修改涨缩图形标识文字。相比于现有技术拥有诸多优点,该方法替换了人工涨缩值表查询的方法,提高查询效率和准确性;抽取涨缩表筛选条件,简单选择相应筛选条件,就能定位到唯一工具层涨缩表中数据;完全不需要人工修改工具层的涨缩值标识,减少错误修改操作发生。

Description

一种在电路板生产系统中快速准确修改涨缩标识的方法
技术领域
本发明涉及电路板生产技术领域,尤其是指一种在电路板生产系统中快速准确修改涨缩标识的方法。
背景技术
在电路板的生产过程中,需要根据实际的产品结构、材料、工艺等考虑到对应的涨缩情况。而现有技术中的常规操作是由设计人员直接人工查询预先制作好的工具涨缩表,然后再手工修改Genesis系统工具层涨缩属性值和图形涨缩标识文字。但此过程由于人工操作存在查询、输入、修改的失误,会造成错误使用电路板材料涨缩值,最终导致电路板生产报废后果。
发明内容
本发明所要解决的技术问题是:如何快速、准确地实现电路板生产中相关涨缩数据的输入。
以上已知的方法和缺陷,促使我们需要设计一款能在如Genesis系统中管理工具涨缩表,条件查询材料涨缩值,自动化修改工具层涨缩属性值和图形涨缩标识文字的方法,要求此方法可以通过简单地设置材料名称、供应商、材质类型及排版方向和特殊图形等筛选条件,自动检索获取材料涨缩值,自动准确地设置工具层涨缩属性和修改图形涨缩标识文字,无需人工设置工具层涨缩属性和修改图形涨缩标识文字。
为此,本发明公开了一种在电路板生产系统中快速准确修改涨缩标识的方法,包括如下步骤:
预存入各类工具层涨缩表至系统中;
为各类工具层涨缩表分别设置筛选条件;
生产时,根据实际筛选条件获取对应预存的工具层涨缩表,并将表中对应材料涨缩值分配到各层工具涨缩对应表中;
设置工具层涨缩属性和修改涨缩图形标识文字。
在进一步的方案中,在将材料涨缩值分配到各层工具涨缩对应表中后,还包括核对校正各层工具涨缩对应表,以确保准确性或进行临时更改。
在进一步的方案中,在设置工具层涨缩属性和修改涨缩图形标识文字后,还包括反馈各层工具涨缩修改结果,用于提示修改设置过程已完成。
在进一步的方案中,所述工具层涨缩表是根据包括电路板层数、产品特性,按供应商、材质类型、排版方向及内层、外层、钻孔、阻焊、覆盖膜、字符为表标题在内的,制定的包括双面板压屏产品、单面板压屏产品、普通双面板产品、多层板产品类别的涨缩系数表。
在进一步的方案中,所述工具层涨缩表中的数据,即为需要设置到工具层的属性值和修改到涨缩图形标记文字的实际值。
在进一步的方案中,所述筛选条件包括材料名称、供应商、材质类型、排版方向、特殊图形和产品特性。
在进一步的方案中,设置筛选条件时,任一三个筛选条件对应一唯一的工具层涨缩表。
在进一步的方案中,所述生产系统为Genesis系统。
本发明中的在电路板生产系统中快速准确修改涨缩标识的方法,相比于现有技术拥有诸多优点,具体如下;
1、替换了人工涨缩值表查询的方法,提高查询效率和准确性;
2、抽取涨缩表筛选条件,简单选择相应筛选条件,就能定位到唯一工具层涨缩表中数据;
3、完全不需要人工修改工具层的涨缩值标识,减少错误修改操作发生。
附图说明
下面结合附图详述本发明的具体流程
图1为本发明一种在电路板生产系统中快速准确修改涨缩标识的方法的基础流程图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果,以下结合实施方式并配合附图详予说明。
本发明中的在电路板生产系统中快速准确修改涨缩标识的方法可以适用于线路板CAM(computer Aided Manufacturing,计算机辅助制造)软件Genesis系统中,具体可使用perl语言实现(Genesis系统扩展开发的常用计算机脚本语言)。主要是先将工具涨缩表导入系统,再通过人机交互界面供设计人员选择材料名称、供应商、材质类型及排版方向、特殊图形等筛选条件后获取涨缩表中对应涨缩数据,然后分配给电路板各工具层(内层,外层,钻孔,阻焊,覆盖膜,字符等),一一对应布局在交互界面上,便于核对矫正涨缩值,最后一键自动化将涨缩值填写到各工具层属性栏位及修改工具层图形涨缩标识文字。
在Genesis系统里设计完成电路板工具层资料后,再根据各工具层对应材料涨缩查询表,为设计好的工具层填写涨缩属性值和添加图形涨缩标识文字,最后通过系统输出功能按涨缩值输出各工具层,用于实际电路板生产,具体可结合附图1并参照如下步骤进行。
S1、首先是各类工具层涨缩表转换,将各类工具层涨缩表预存入Genesis系统中。各类工具层涨缩表是根据电路板层数、产品特性,按供应商、材质类型、排版方向,及内层,外层,钻孔,阻焊,覆盖膜,字符等为表标题,制定了双面板压屏产品、单面板压屏产品、普通双面板产品、多层板产品等类别的涨缩系数表。每一个标题头对应相应内容描述,组成一条完整的涨缩系数组,这样多条完整的涨缩系数组就组成了涨缩查询表,形成了一个二维数组数据结构。这些二维数据结构的涨缩表数据,可以设计成对应的perl二维数组结构,存储到程序内存,以便程序后续处理过程获取一条工具层组涨缩系数。此处,工具层是指Genesis系统中设计的电路板生产工具层图形(内层,外层,钻孔,阻焊,覆盖膜,字符等图形),设计完成后通过Genesis系统输出为对应工具层数据。
不同类型产品的工具层采用对应涨缩系数输出,用于匹配电路板制作材料在生产过程中形成的涨缩结果,矫正后续生产偏差。
其中涨缩表里的数据,就是需要设置到工具层属性栏位的属性值和修改到图形涨缩标记文字的实际值。涉及的工具层涨缩属性,是指Genesis系统里为工具层提供属性栏位,每个层工具层都有通用和独有一定数量的属性栏位,用于存储记录对应工具层属性值,其中就包含通用的涨缩属性栏位,用于存储工具层涨缩信息。涉及的工具层图形涨缩标识,是指Genesis系统里在工具层图形上设计添加的涨缩描述文字,用于工具层输出后,能通过工具层图形上涨缩文字识别涨缩值。
S2、各类工具层涨缩表筛选条件提取,即为各类工具层涨缩表分别设置筛选条件。通过分析二维数据结构的涨缩表数据,发现每个涨缩表数据都可以使用供应商、材质类型、排版方向、产品特性(pin手指宽)等组成类似于购物网站筛选货物的筛选条件关键词组,通过三个筛选条件关键词设定就能定位搜索到唯一一条包含内层、外层、钻孔、阻焊、覆盖膜、字符等工具层涨缩系数。利用此特点,在系统程序里为每个涨缩表定制三个筛选条件的程序界面选择控件,将三个筛选关键词数组分别与选择控件绑定,供用户在程序界面选择实际筛选关键词,选中一条包含内层、外层、钻孔、阻焊、覆盖膜、字符等工具层涨缩系数组。
S3、生产时,根据实际筛选条件获取对应预存的工具层涨缩表,并将表中对应材料涨缩值分配到各层工具涨缩对应表中。程序界面里还设计了工具层和对应涨缩系数关系列表,如内层涨缩系数对应两个内层层别工具,即各个工具涨缩系数都会对应一个或多个工具层,组织分类一起列举到程序界面上,供执行修改前校对正确性。
S4、核对矫正各层工具涨缩对应表。设计此核对过程,用于修改涨缩数据前,在程序界面上再次核对数据关系正确性,此设计过程更适用于涨缩系数临时变更时,直接在对应关系列表中,直接修正涨缩数据,给临时变更涨缩系数带来便利性。由于此步骤并非绝对的必要基础步骤,而仅为了核对或修改数据用,故在图1的基础流程图中并未体现。
S5、一键设置工具层涨缩属性和修改涨缩图形标识文字。通过上面的处理过程,已经在程序里将涨缩系数与工具层整理为一次性处理的数据结构,程序通过调用Genesis系统提供的API(一种通过脚本语言正确调用成熟软件系统相应功能的接口),将涨缩数据设置到工具层属性和修改图形涨缩标识文字,自动化设置所有的工具层属性和修改所有图形涨缩标记文字。
S6、报告各层工具涨缩修改结果。将所有自动化设置的工具层属性和修改的所有图形涨缩标记文字,制作成返回信息,用于提示用户修改设置过程已完成。由于此步骤并非绝对的必要基础步骤,而仅用作信息反馈,故在附图1的基础流程中并未体现。
生产中,基于Genesis系统,用户层面具体实施此方法修改涨缩的具体步骤如下:
步骤1:在Genesis系统中设计完成电路板的各工具层资料,具体包括电路板的内层、外层、钻孔、阻焊、覆盖膜、字符等工具层。
步骤2:在Genesis系统中启动实现上述方法的脚本程序,脚本启动后完成“各类工具层涨缩表转换”和“各类工具层涨缩表筛选条件提取”两个处理过程,并在程序界面显示布局各类产品涨缩表选项卡(双面板压屏产品、单面板压屏产品、普通双面板产品、多层板产品)和显示布局内层、外层、钻孔、阻焊、覆盖膜、字符等工具层与对应涨缩系数关系列表,各列表中已经自动识别出已设计完成的内层、外层、钻孔、阻焊、覆盖膜、字符等层名称。
识别层名是通过程序获取Genesis设计完成的所有层别名,通过自定义工具层名命名规范进行识别分类。
步骤3:用户选择一个产品类型选项卡,确定将要搜索的一个涨缩表,在当前涨缩表条件筛选功能处,选择确定三个筛选数据,如供应商名称、材质类型、排版方向执行获取按钮,程序通过选定的参数从当前涨缩表的第一条涨缩系数组逐条匹配,直到匹配到与当前筛选条件一致的一条涨缩系数组(前面对所有涨缩表数据分析已确定三个筛选条件就能确定唯一一组涨缩系数)停止继续匹配处理,并将匹配的一组涨缩系数组显示到界面上设计好的工具层对应列表的涨缩系数栏位上。
步骤4:用户核对工具层对应列表上的涨缩数据,当生产需要临时变更相关涨缩系数时,可触发可更改列表上涨缩状态,对获取的涨缩系数进行校正修改,此修改不影响涨缩表里的数据,即修改错误后可以重新获取重置列表上的涨缩栏位数据。
步骤5:用户执行添加按钮触发程序执行“一键设置工具层涨缩属性和修改涨缩图形标识文字”和“报告各层工具涨缩修改结果”两个程序处理过程,完成所有工具层涨缩系数的快速准确修改。
最后,本发明中的在电路板生产系统中快速准确修改涨缩标识的方法,相比于现有技术,不仅替换了人工涨缩值表查询的方法,提高查询效率和准确性;而且抽取涨缩表筛选条件,简单选择相应筛选条件,就能定位到唯一工具层涨缩表中数据;还完全不需要人工修改工具层的涨缩值标识,减少错误修改操作发生。
需要说明的是,以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种在电路板生产系统中快速准确修改涨缩标识的方法,其特征在于,包括如下步骤:
预存入各类工具层涨缩表至系统中;
为各类工具层涨缩表分别设置筛选条件;
生产时,根据实际筛选条件获取对应预存的工具层涨缩表,并将表中对应材料涨缩值分配到各层工具涨缩对应表中;
设置工具层涨缩属性和修改涨缩图形标识文字。
2.如权利要求1所述的方法,其特征在于:在将材料涨缩值分配到各层工具涨缩对应表中后,还包括核对校正各层工具涨缩对应表,以确保准确性或进行临时更改。
3.如权利要求2所述的方法,其特征在于:在设置工具层涨缩属性和修改涨缩图形标识文字后,还包括反馈各层工具涨缩修改结果,用于提示修改设置过程已完成。
4.如权利要求1所述的方法,其特征在于:所述工具层涨缩表是根据包括电路板层数、产品特性,按供应商、材质类型、排版方向及内层、外层、钻孔、阻焊、覆盖膜、字符为表标题在内的,制定的包括双面板压屏产品、单面板压屏产品、普通双面板产品、多层板产品类别的涨缩系数表。
5.如权利要求4所述的方法,其特征在于:所述工具层涨缩表中的数据,即为需要设置到工具层的属性值和修改到涨缩图形标记文字的实际值。
6.如权利要求1所述的方法,其特征在于:所述筛选条件包括材料名称、供应商、材质类型、排版方向、特殊图形和产品特性。
7.如权利要求6所述的方法,其特征在于:设置筛选条件时,任一三个筛选条件对应一唯一的工具层涨缩表。
8.如权利要求1-7任一项所述的方法,其特征在于:所述生产系统为Genesis系统。
CN201811534647.7A 2018-12-14 2018-12-14 一种在电路板生产系统中快速准确修改涨缩标识的方法 Pending CN109409017A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811534647.7A CN109409017A (zh) 2018-12-14 2018-12-14 一种在电路板生产系统中快速准确修改涨缩标识的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811534647.7A CN109409017A (zh) 2018-12-14 2018-12-14 一种在电路板生产系统中快速准确修改涨缩标识的方法

Publications (1)

Publication Number Publication Date
CN109409017A true CN109409017A (zh) 2019-03-01

Family

ID=65459361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811534647.7A Pending CN109409017A (zh) 2018-12-14 2018-12-14 一种在电路板生产系统中快速准确修改涨缩标识的方法

Country Status (1)

Country Link
CN (1) CN109409017A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131825A (zh) * 2020-08-20 2020-12-25 瑞声新能源发展(常州)有限公司科教城分公司 用于塞铜工艺fpc的涨缩预测方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105246258A (zh) * 2015-10-27 2016-01-13 珠海方正科技高密电子有限公司 一种电路板涨缩比例控制方法及系统
CN105307397A (zh) * 2015-09-16 2016-02-03 广州美维电子有限公司 一种电路板曝光方法及装置
CN106572600A (zh) * 2016-10-12 2017-04-19 江西景旺精密电路有限公司 一种新型pcb线性涨缩控制方法
CN106793521A (zh) * 2016-12-30 2017-05-31 广州兴森快捷电路科技有限公司 电路板的钻孔或铣型工程文件制作方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105307397A (zh) * 2015-09-16 2016-02-03 广州美维电子有限公司 一种电路板曝光方法及装置
CN105246258A (zh) * 2015-10-27 2016-01-13 珠海方正科技高密电子有限公司 一种电路板涨缩比例控制方法及系统
CN106572600A (zh) * 2016-10-12 2017-04-19 江西景旺精密电路有限公司 一种新型pcb线性涨缩控制方法
CN106793521A (zh) * 2016-12-30 2017-05-31 广州兴森快捷电路科技有限公司 电路板的钻孔或铣型工程文件制作方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王新梁等: "FPC工程设计软件研发与应用", 《印制电路信息》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131825A (zh) * 2020-08-20 2020-12-25 瑞声新能源发展(常州)有限公司科教城分公司 用于塞铜工艺fpc的涨缩预测方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN100541502C (zh) 一种具有检错功能的pcb仿真系统及其实现方法
US6289254B1 (en) Parts selection apparatus and parts selection system with CAD function
US6851094B1 (en) Automated method and system for selecting and procuring electronic components used in circuit and chip designs
US10031938B2 (en) Determining Boolean logic and operator precedence of query conditions
CN105849725B (zh) 构造用于针对多维数据结构执行的查询
US7225197B2 (en) Data entry, cross reference database and search systems and methods thereof
US6721922B1 (en) System for electronic circuit characterization, analysis, modeling and plan development
US20030208721A1 (en) Apparatus and method to facilitate hierarchical netlist checking
US20060259891A1 (en) System and method of generating an auto-wiring script
CN107844425A (zh) 一种数据库语句检查方法和装置
US20140189623A1 (en) Parasitic component library and method for efficient circuit design and simulation using the same
US20130047133A1 (en) Validation of circuit definitions
US20140289068A1 (en) Method and System for Product Configuration Validation
CN109858092A (zh) Pcb元件布局的方法、装置、计算机设备及存储介质
CN109409017A (zh) 一种在电路板生产系统中快速准确修改涨缩标识的方法
US7519937B2 (en) Circuit diagram processing system and method
CN112270146A (zh) 工艺设计工具包开发方法、装置、电子设备及存储介质
CN111598535A (zh) 一种基础物料的导入方法、系统、计算机设备
CN108132778A (zh) 一种可视化完成表单代码编写以及接口调试的方法
CN111090969A (zh) 一种基于eda工具的平板显示器版图生成方法
US20080172640A1 (en) Method for comparing two designs of electronic circuits
CN111506593B (zh) 软件系统数据升级方法、装置、设备及存储介质
JP5935658B2 (ja) 設計支援プログラム,方法及び装置
JP4648194B2 (ja) プリント基板設計指示支援方法およびその装置
US7302654B2 (en) Method of automating place and route corrections for an integrated circuit design from physical design validation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301