CN109408844A - 芯片封装焊点随机振动应力和回波损耗的优化方法 - Google Patents

芯片封装焊点随机振动应力和回波损耗的优化方法 Download PDF

Info

Publication number
CN109408844A
CN109408844A CN201810755561.0A CN201810755561A CN109408844A CN 109408844 A CN109408844 A CN 109408844A CN 201810755561 A CN201810755561 A CN 201810755561A CN 109408844 A CN109408844 A CN 109408844A
Authority
CN
China
Prior art keywords
solder joint
return loss
csp
value
random vibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810755561.0A
Other languages
English (en)
Other versions
CN109408844B (zh
Inventor
黄春跃
路良坤
王建培
何伟
赵胜军
唐香琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201810755561.0A priority Critical patent/CN109408844B/zh
Publication of CN109408844A publication Critical patent/CN109408844A/zh
Application granted granted Critical
Publication of CN109408844B publication Critical patent/CN109408844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公开了一种改善单方面进行振动分析研究或单方面回波损耗研究的问题的芯片封装焊点随机振动应力和回波损耗的优化方法。该方法在ANSYS和HFSS软件中分别建立CSP焊点模型,对模型分别进行有限元分析模型和三维电磁仿真分析,利用响应面法设计多组焊点形态参数水平组合并建模进行仿真计算,并采用响应曲面法对计算应力值、回波损耗值与CSP焊点形态参数间关系进行拟合,对拟合函数分别执行初始种群生成、交叉、变异和进化逆转操作,将两个种群作为整体进行评价及更新,重新判断,满足条件则对种群实施局部灾变,得到CSP焊点随机振动应力值和回波损耗值同时降低参数水平组合。采用该方法得到可用于指导兼顾CSP焊点随机振动应力和回波损耗的结构参数设计。

Description

芯片封装焊点随机振动应力和回波损耗的优化方法
技术领域
本发明涉及微电子封装可靠性和信号完整性技术领域,具体涉及一种基于响应面和遗传算法的芯片封装焊点随机振动应力和回波损耗的优化方法。
背景技术
随着车载电子装置和其他消费类电子产品的飞速发展,微电子封装技术面临着“小型化、多功能化、高集成度化及低成本”的挑战和机遇。以QFP(四边引脚扁平封装)、TQFP(塑料四边引脚扁平封装)为基础发展而来的芯片尺寸封装(Chip Scale Package,CSP)技术可以确保大规模集成电路在高性能、高可靠性的前提下实现芯片的最小尺寸封装,而相对成本却更低,与球栅阵列(Ball grid array,CSP)封装技术相比,CSP组装时占用印制板的面积更小,芯片面积与封装面积之比接近1:1的理想情况,可用于微薄型电子产品组装,在相同的封装尺寸时可有更多的I/O数,使组装密度进一步提高,因此符合电子产品小型化的发展潮流,是极具市场竞争力的高密度封装形式。在实际应用中CSP焊点承担着机械连接和电气连接的双重任务,对于车载的电子产品,随机振动载荷是造成焊点疲劳失效的主要因素。据美国空军统计,超过20%的电子器件是由于振动导致失效的;当CSP焊点承担电气连接任务时,在高频条件下焊点内部产生了不容忽略的寄生电容,寄生电容使信号上升沿减慢,降低信号传输速度,且焊点在高频条件下存在自感,当频率升高时,由于高频趋肤效应[9]导致焊点内电阻增大,从而导致阻抗增加,这些变化会造成焊点内回波损耗增加,造成信号在传输过程中回波损耗增大,从而导致信号完整性问题,通常回波损耗值越小则说明信号传输过程中信号完整性越好。因此,合理设计出CSP焊点的工艺参数对提高焊点工作过程中的可靠性和信号完整性具有重要意义。尽管目前国内外学者对CSP焊点开展了相应的研究工作,但目前国内外学者只局限于对CSP焊点进行单方面应力研究或单方面回波损耗进究,而实际应用中对CSP焊点的任务要求则是必须同时具备可靠的机械连接性能和良好的电气传输性能,故迫切需求一种方法来同时降低CSP焊点应力和回波损耗的方法。
近年来有学者对焊点随机振动应力和回波损耗进行了相关研究如文献(
KIMYK,HWANGD S.PBGA packaging reliability assessments under randomvibrations for space applications[J]MicroelectronicsReliability,2015,55(2):172-179.)针对电子产品焊点在随机振动载荷下的可靠性进行分析研究。
还有以下文献:
一、黄春跃,郭广阔.基于HFSS的高速互连BGA焊点信号完整性分析[J].系统仿真学报,2014,26(12):2985-2990.
Huang Chunyue,Guo Guangkuo.Anlysis of singnal intergrity of the hing-speed interconnects bga solderbased on hfss[J].journal ofsystem simulation,2014,26(12):2985-2990.
二、石光耀,尚玉玲,曲理.BGA焊点形态和布局对信号完整性的影响[J].桂林电子科技大学学报,2013,33(4):279-283.
Shi Guangyao,Shang Yuling,Qu Li.Influence ofBGA solderjoints onsignal integrity[J],Joural ofGuilin University ofElectronic Technology,2013,33(4):279-283
在上述两篇文献中研究了焊点的尺寸参数对焊点的回波损耗的影响等,但已有研究成果反映出目前国内外学者只局限于对焊点进行单方面振动分析研究或单方面信号完整性进究,没有兼顾焊点振动分析与信号完整性,而实际应用条件下,焊点则是必须同时具备振动可靠性和良好的电气传输性能的,因此,有必要针对焊点展开振动分析与信号完整性分析相结合的研究,以确保焊点同时具备振动可靠性和优良的信号传输性能。
发明内容
本发明所要解决的技术问题是提供一种改善单方面进行振动分析研究或单方面回波损耗研究的问题,得到可用于指导兼顾CSP焊点随机振动应力和回波损耗的结构参数设计,弥补现有技术的不足的芯片封装焊点随机振动应力和回波损耗的优化方法。
本发明解决其技术问题所采用的技术方案是:芯片封装焊点随机振动应力和回波损耗的优化方法,包括以下步骤:
步骤1:建立CSP焊点有限元分析模型和三维电磁仿真模型:所述模型为自上而下顺序叠置的有机基板、焊点和印制电路板;
步骤2:获取CSP焊点的随机振动应力:对步骤1建好的模型施加约束,进行随机振动加载条件下分析,然后采用ANSYS软件对模型进行仿真分析而获取CSP焊点的应力分布;
步骤3:获取CSP焊点的回波损耗:对步骤1建好的模型施加波端口激励,然后采用HFSS软件对模型进行仿真分析而获取CSP焊点的回波损耗;
步骤4:确定影响CSP焊点随机振动应力和回波损耗的影响因素:具体包括CSP焊点直径(D)、焊盘直径(L)和焊点高度(H);
步骤5:确立CSP焊点随机振动应力和回波损耗的影响因素的参数水平值:选取焊点直径、焊盘直径、焊点高度的3组水平值;
步骤6:按响应面法设计仿真试验:设计n(n=17)组仿真试验并进行建模仿真并测量获得每次试验的应力值、回波损耗值;
步骤7:采用响应面法对计算所得的n(n=17)组应力值、回波损耗值与CSP焊点应力和回波损耗影响因素间关系进行拟合,分别得到回归方程随机振动应力和回波损耗的回归方程;
步骤8:采用随机方式生成初始种群;
步骤9:将当前进化代数gen和最优适应度值未改变的次数num输入MATLAB软件程序中;得到交叉概率Pc和变异概率Pm;
步骤10:分别对种群实施交叉操作;
步骤11:分别对种群实施变异操作;
步骤12:分别对种群实施进化逆转;
步骤13:将种群作为整体计算适应度函数值,并采用最优保存策略选择最佳个体;
步骤14:种群更新后重新判断,若gen值小于200且num值大于50,则对种群实施局部灾变,然后重复步骤8至步骤14;否则直接返回步骤8;最大遗传代数设为300代,gen值超过300则进行后续步骤;
步骤15:MATLAB软件得出30组CSP焊点随机振动应力和回波损耗同时降低的非劣解参数组合;
步骤16:根据所得非劣解寻找出在步骤15中得到的随机振动应力和回波损耗同时降低程度最大的最优参数组合:将CSP焊点各权重系数设置为λσ=0.5、λδ=0.5,令评价函数P=λσ×F+λδ×S11,分别求得30组优化解的函数P的值,以评价函数P值最小表征该组合应力值、回波损耗值同时降低的程度最高;
步骤17:最优参数组合实验验证:将最优参数组合重新建模分析并制作样件进行实测,验证优化结果的有效性。
具体的,所述步骤1中,CSP焊点是通过采用基于最小能量原理的Surface Evolver软件对焊点形态进行预测之后,得到焊点直径和焊点高度等几何形态参数,将得到的形态参数在有限元分析软件ANSYS中建模所得,所述模型的尺寸为:模型中PCB尺寸为40mm×40mm×1.8mm,4个CSP芯片尺寸均为7mm×7mm×0.75mm;单个CSP芯片焊点为10×10非全阵列,焊点数80个,焊点高度0.2mm,焊点直径0.3mm,焊点间距0.65mm,焊盘直径0.24mm。
具体的,所述步骤2中,约束方式为四个脚点施加全约束。
具体的,所述步骤3中,回波损耗的频率范围为1GHz-10GHz。
具体的,所述步骤7中,回归方程选用基于泰勒展开式的二阶多项式型:
式中:α0为常数项、为线性项、为线性交叉项、为二次项;αi为线性系数;αij为线性交叉项系数;αij为二次项系数;ε为随机误差;x为设计变量;Y为目标值;n为变量个数;
得到随机振动应力与回波损耗二次多项式回归方程分别为:
随机振动应力F:
F=-9.07-1.18×L-0.94×H-0.06×D
-3.12×L2+0.46×H2-3.09×D2
+2.33×L×H+4.38×L×D-0.62×H×D
回波损耗S11:
S11=-13.48-1.15×L+0.47×H+1.04×D
+2.51×L2-0.67×H2+1.43×D2
-0.45×L×H-2.69×L×D+0.35×H×D;
在式中,L、H、D分别代表CSP焊点直径、焊点高度和焊点焊盘直径。
具体的,所述步骤11中,利用交叉概率Pc随机选择交叉区域,将待交叉个体的交叉区域互换后放置于个体前端,并把原个体中与交叉区域重复的编码删除。
具体的,所述步骤12中,利用变异概率Pm随机选择对换位置,并将该位置上的两个编码互换。
具体的,所述步骤13中,将个体中随机选择的一段区间内的编码逆序排列,若逆转后的个体适应度值有提高则保留,否则无效。
本发明的有益效果是:本发明所述的芯片封装焊点随机振动应力和回波损耗的优化方法,与仅对随机振动应力或回波损耗进行单目标优化方法相比,本发明采用响应面和遗传算法对随机振动应力和回波损耗进行双目标优化,通过响应面设计实验组合,遗传算法的适应度函数、采用模糊控制规则自适应调整交叉概率和变异概率,以及对长时间未进化的种群执行局部灾变等措施维持种群多样性并抑制早熟收敛,最终设计最优的CSP焊点形态参数组合,从而降低CSP焊点的随机振动应力和回拨损耗,达到提高电子元器件可靠性和信号完整性的目的。本发明在设计出焊点形态参数组合优化解(非劣解)方面具有明显优势,根据不同应用领域,设计出兼顾随机振动应力和回拨损耗优化解。且通过仿真和试验均证明了随机振动应力和回拨损耗都有较大幅度降低。根据优化结果获得的CSP焊点优化参数组合对电子元件的可靠性和信号完整性设计设计也具有指导作用。
附图说明
图1为实施例的方法流程示意图;
图2为实施例的CSP焊点三维形态图;
图3为实施例的有限元仿真网格划分示意图;
图4为实施例的有限元仿真网格的剖视图;
图5为实施例的三维电磁仿真模型示意图;
图6为实施例的模型仿真所得随机振动应力分布结果示意图;
图7为实施例的模型仿真所得回波损耗结果示意图;
图8为遗传算法分析得到的30组非劣解前沿图;
图9为优化后的CSP焊点三维形态图;
图10为最优组合重新建模分析后均值随机振动应力分布结果示意图;
图11为最优组合重新建模分析后回波损耗结果示意图;
图12为最优组合CSP焊点回波损耗测试样件;
图13为实施例回波损耗实测图;
图14为最优参数组合回波损耗实测图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
如图1至图14所示,本发明所述的芯片封装焊点随机振动应力和回波损耗的优化方法,包括以下步骤:
步骤1:建立CSP焊点有限元分析模型和三维电磁仿真模型:所述模型为自上而下顺序叠置的有机基板1、焊点2和印制电路板3;
步骤2:获取CSP焊点的随机振动应力:对步骤1)建好的模型施加约束,进行随机振动加载条件下分析,然后采用ANSYS软件对模型进行仿真分析而获取CSP焊点的应力分布;
步骤3:获取CSP焊点的回波损耗:对步骤1)建好的模型施加波端口激励,然后采用HFSS软件对模型进行仿真分析而获取CSP焊点的回波损耗;
步骤4:确定影响CSP焊点随机振动应力和回波损耗的影响因素:具体包括CSP焊点直径(D)、焊盘直径(L)和焊点高度(H);
步骤5:确立CSP焊点随机振动应力和回波损耗的影响因素的参数水平值:选取焊点直径、焊盘直径、焊点高度的3组水平值;
步骤6:按响应面法设计仿真试验:设计n(n=17)组仿真试验并进行建模仿真并测量获得每次试验的应力值、回波损耗值;
步骤7:采用响应面法对计算所得的n(n=17)组应力值、回波损耗值与CSP焊点应力和回波损耗影响因素间关系进行拟合,分别得到回归方程随机振动应力和回波损耗的回归方程;
步骤8:采用随机方式生成初始种群;
步骤9:将当前进化代数gen和最优适应度值未改变的次数num输入MATLAB软件程序中;得到交叉概率Pc和变异概率Pm;
步骤10:分别对种群实施交叉操作;
步骤11:分别对种群实施变异操作;
步骤12:分别对种群实施进化逆转;
步骤13:将种群作为整体计算适应度函数值,并采用最优保存策略选择最佳个体;
步骤14:种群更新后重新判断,若gen值小于200且num值大于50,则对种群实施局部灾变,然后重复步骤8至步骤14;否则直接返回步骤8;最大遗传代数设为300代,gen值超过300则进行后续步骤;
步骤15:MATLAB软件得出30组CSP焊点随机振动应力和回波损耗同时降低的非劣解参数组合;
步骤16:根据所得非劣解寻找出在步骤15中得到的随机振动应力和回波损耗同时降低程度最大的最优参数组合:将CSP焊点各权重系数设置为λσ=0.5、λδ=0.5,令评价函数P=λσ×F+λδ×S11,分别求得30组优化解的函数P的值,以评价函数P值最小表征该组合应力值、回波损耗值同时降低的程度最高;
步骤17:最优参数组合实验验证:将最优参数组合重新建模分析并制作样件进行实测,验证优化结果的有效性。
具体的,所述步骤1中,CSP焊点是通过采用基于最小能量原理的Surface Evolver软件对焊点形态进行预测之后,得到焊点直径和焊点高度等几何形态参数,将得到的形态参数在有限元分析软件ANSYS中建模所得,所述模型的尺寸为:模型中PCB尺寸为40mm×40mm×1.8mm,4个CSP芯片尺寸均为7mm×7mm×0.75mm;单个CSP芯片焊点为10×10非全阵列,焊点数80个,焊点高度0.2mm,焊点直径0.3mm,焊点间距0.65mm,焊盘直径0.24mm。
具体的,所述步骤2中,约束方式为四个脚点施加全约束。
具体的,所述步骤3中,回波损耗的频率范围为1GHz-10GHz。
具体的,所述步骤7中,回归方程选用基于泰勒展开式的二阶多项式型:
式中:α0为常数项、为线性项、为线性交叉项、为二次项;αi为线性系数;αij为线性交叉项系数;αij为二次项系数;ε为随机误差;x为设计变量;Y为目标值;n为变量个数;得到随机振动应力与回波损耗二次多项式回归方程分别为:
随机振动应力F:
F=-9.07-1.18×L-0.94×H-0.06×D
-3.12×L2+0.46×H2-3.09×D2
+2.33×L×H+4.38×L×D-0.62×H×D
回波损耗S11:
S11=-13.48-1.15×L+0.47×H+1.04×D
+2.51×L2-0.67×H2+1.43×D2
-0.45×L×H-2.69×L×D+0.35×H×D;
在式中,L、H、D分别代表CSP焊点直径、焊点高度和焊点焊盘直径。
具体的,所述步骤11中,利用交叉概率Pc随机选择交叉区域,将待交叉个体的交叉区域互换后放置于个体前端,并把原个体中与交叉区域重复的编码删除。
具体的,所述步骤12中,利用变异概率Pm随机选择对换位置,并将该位置上的两个编码互换。
具体的,所述步骤13中,将个体中随机选择的一段区间内的编码逆序排列,若逆转后的个体适应度值有提高则保留,否则无效。
具体过程如下:
(1)建立有限元仿真分析模型,图2所示为但个焊点三维形态,图3所示整体模型示意图,局部剖视图如图4所示,基本尺寸为:PCB尺寸为40mm×40mm×1.8mm,4个CSP芯片尺寸均为7mm×7mm×0.75mm;单个CSP芯片焊点为10×10非全阵列,焊点数80个,焊点高度0.2mm,焊点直径0.3mm,焊点间距0.65mm,焊盘直径0.24mm。模型中各部分的材料参数如表1所示。
表1材料参数
(2)建立HFSS仿真分析模型,模型示意图如图3所示,基本尺寸与所述步骤1相同,基板介电常数4.4。
(3)图6为CSP焊点阵列应力分布情况,最大等效应力焊点位于右上侧位置芯片的右下角焊点,最大等效应力为9.63526×10-2MPa;;
(4)图5所示为1GHz—10GHz下的回波损耗S11变化趋势图,由图可见随着频率的增加回波损耗值会发生变化;表2所示为不同频率条件下回波损耗值,从表2可以见频率为1GHz时,焊点S11值为-12.8260dB;当频率升至10GHz时,S11值为-12.8215dB,即随着信号频率的升高,焊点的回波损耗值也逐渐增大,说明随着信号频率的升高,焊点信号完整性变差。这是由于在高频条件下焊点的寄生电容不容忽略,寄生电容使信号上升沿减慢,降低信号传输速度,且焊点在高频条件下由于高频趋肤效应导致焊点内电阻增大,从而导致阻抗增加,这些变化会造成焊点内回波损耗增加,从而使焊点信号完整性变差。
表2不同频率条件下回拨损耗值
(5)确定出影响CSP焊点应力和回波损耗的工艺参数,具体包括CSP焊点直径(D)、焊盘直径(L)和焊点高度(H),分别对各个因素选取4个水平值(因素是指影响试验结果的原因,水平是指试验中因素所设定的不同量或质的级别),其因素水平表如表3所示:
表3 CSP焊点结构参数因素水平表
(6)表4所示为CSP焊点关键结构参数的因素水平组合,为了用较少的实验次数获得较精准的实验结果,选用Box-Behnken设计方法得到CSP焊点关键结构参数的因素水平组合如表4所示,表中共有17组完整传输路径参数水平组合,其中12组为分析因子,5组为零点因子,即参数水平组合相同,用于试验误差估计。分别根据这17组参数水平组合建立对应仿真分析模型,如表4所示。表5为仿真分析后获得随机振动应力值和回波损耗值。
(7)利用响应面设计软件design expert按照泰勒展开式的二阶多项式得到随机振动应力和回波损耗的回归方程。
回归方程选用基于泰勒展开式的二阶多项式型:
式中:α0为常数项、为线性项、为线性交叉项、为二次项;αi为线性系数;αij为线性交叉项系数;αij为二次项系数;ε为随机误差;x为设计变量;Y为目标值;n为变量个数;得到随机振动应力与回波损耗二次多项式回归方程分别为:
随机振动应力F:
回波损耗S11:
在式(2)和式(3)中,L、H、D分别代表CSP焊点直径、焊点高度和焊点焊盘直径。
表4响应曲面组合与分析结果
表5 BGA焊点参数正交设计与实验结果表
(8)对上述回归函数进行编程,并将编写好的程序在MATLAB软件打开,设置参数如表6所示:表中Upper,Lower分别为变量的取值上下限。将参数设置好运行程序得到设置好相应参数,在MATLAB中运行编辑好的程序,得到如图6所示的随机振动应力与回波损耗之间的帕累托前沿(Pareto Front),即通过遗传算法求解后得到的30组Pareto Front优化解(非劣解)的分布,由图可见30组优化解分布相对均匀,优化解比较接近前沿面,可见优化解相对响应曲面数据而言有较大的改进。30组非劣解的具体值如表8所示。
(9)根据所得非劣解寻找出的随机振动应力和回波损耗同时降低程度最大的最优参数组合:将CSP焊点各权重系数设置为λσ=0.5、λδ=0.5(在不同领域对随机振动应力和回波损耗的侧重点要求不同,可设置不同的权重系数),令评价函数P=λσ×F+λδ×S11,分别求得30组优化解的函数P的值,以评价函数P值最小表征该组合应力值、回波损耗值同时降低的程度最高;
表6遗传算法参数设置表
表7 30组非劣解及对应应力、回拨损耗值
表8 30组非劣解评价函数值
P值 组合 P值 组合 P值
1 -2.2063 11 -2.2153 21 -2.2201
2 -2.2183 12 -2.2206 22 -2.2171
3 -2.2183 13 -2.2247 23 -2.2163
4 -2.2237 14 -2.2224 24 -2.2244
5 -2.2202 15 -2.2211 25 -2.2089
6 -2.2199 16 -2.2200 26 -2.2210
7 -2.2217 17 -2.2233 27 -2.2172
8 -2.2187 18 -2.2192 28 -2.2245
9 -2.2061 19 -2.2238 29 -2.2216
10 -2.2243 20 -2.2258 30 -2.2260
在进行CSP焊点随机振动应力值及回波损耗同时优化过程中,为了同时提高CSP焊点的可靠性和信号完整性,即应力值、回波损耗值越小越好,将CSP焊点各权重系数设置为λσ=0.5、λδ=0.5(在不同领域对随机振动应力和回波损耗的侧重点不同,可设置不同的权重系数),令评价函数P=λσ×F+λδ×S11,分别求得30组优化解的函数P的值如表8所示,以评价函数P值最小表征该组合应力值、回波损耗值同时降低的程度最高,由表8可知,权重系数为λσ=0.5、λδ=0.5时,在全部30组优化解中的第9组的评价函数P的值最小,表明该组的结构参数组合在所有优化解中应力值和回波损耗值同时降低的程度最高,即第九组为权重系数为λσ=0.5、λδ=0.5时的最优解。在MATLAB软件的结果文件中查看可知此第9组优化解所对应的焊点直径为0.35mm、焊点高度为0.2mm、焊盘直径为0.17mm(该组参数水平组合即为最优结构参数水平组合),随机振动应力预测值为8.7673×10-2MPa,回波损耗预测值为-13.1868dB。
(10)得出最优CSP焊点结构参数水平组合,即焊点直径为0.35mm、焊点高度为0.2mm、下焊盘直径为0.17mm,在设定其他条件不变的情况下,焊点形态如图9所示,重新建立分析模型,进行仿真分析,得到随机振动条件下CSP焊点应力结果如图10所示;同时再建立最优组合的电磁仿真模型进行仿真,得到焊点不同频率下的回波损耗如图11所示。
由图8可见,在随机振动载荷下CSP焊点应力值为8.572×10-2MPa,与遗传算法预测值8.767×10-2MPa相比仅相差0.215×10-2MPa,比优化前降低1.063×10-2MPa,下降程度为11.03%;由图9可见,当信号频率为5GHz时,回波损耗值为-13.1796dB,与遗传算法预测值相差仅0.004dB,比优化前降低了0.3572dB,下降程度为2.78%
此外,通过与表6中所示的其他水平组合方案相比可知,优化后的水平组合兼顾了随机振动应力和回波损耗(如第17组方案虽然随机振动应力最小但回波损耗较高;第4组实验方案回波损耗最低但随机振动应力较大),与仅考虑随机振动应力最小或回波损耗最小的参数水平组合相比,优化后的水平组合实现了CSP焊点的随机振动应力和回波损耗同时优化。说明遗传算法对应力值预测相对准确,由此证明借助响应面-遗传算法得到的优化组合的CSP焊点的应力值和回波损耗值均明显减小,实现了CSP焊点应力和回波损耗的兼顾优化。
(11)实验验证,为了考察经灰关联分析所得到的微尺度CSP焊点最优参数水平组合的信号完整性是否最优,图9所示为制作的两种不同结构参数水平组合的微尺度CSP焊点信号完整性测试样件,其中一种样件的结构参数水平组合与本发明实施例模型一致,而另一种样件的结构参数则为经过灰关联分析所得到的最优参数水平组合。图所示即为具有最优参数水平组合结构参数的CSP焊点回波损耗测试样件,CSP焊点位于两印制电路板之间,在焊接过程中通过将0.2mm厚度的塞尺(厚薄规)置于两电路板之间,以实现最优参数水平组合结构参数的CSP焊点回波损耗测试样件的制作,保证了焊点高度准确。CSP焊点的回波损耗测试实验测量系统连接图如图12所示,CSP焊点的两端通过测试样件上的两个微波高频连接器(Sub-Miniature-A,SMA)与矢量网络分析仪相连,采用矢量网络分析仪测量焊点的回波损耗值S11。所采用的矢量网络分析仪为Agilent公司生产,其型号为N5230C,工作频段为10MHZ-40GHZ。
(12)测量结果分别如图13和14所示,其中图13所示为基本结构CSP焊点回波损耗测量结果,图14所示为最优结构CSP焊点回波损耗测量结果。由图13和14可知,随着信号频率的变化,实测CSP焊点回波损耗的变化曲线与仿真曲线变化趋势一致,在频率为5GHz时,基本结构和最优结构焊点的回波损耗值分别为-24.32dB和-25.37dB,优化后焊点回波损耗值比优化前降低了1.05dB,由此可知,采用响应面法和遗传算法相结合的方法优化CSP焊点信号完整性是有效的。

Claims (8)

1.芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于,包括以下步骤:
步骤1:建立CSP焊点有限元分析模型和三维电磁仿真模型:所述模型为自上而下顺序叠置的有机基板(1)、焊点(2)和印制电路板(3);
步骤2:获取CSP焊点的随机振动应力:对步骤1)建好的模型施加约束,进行随机振动加载条件下分析,然后采用ANSYS软件对模型进行仿真分析而获取CSP焊点的应力分布;
步骤3:获取CSP焊点的回波损耗:对步骤1)建好的模型施加波端口激励,然后采用HFSS软件对模型进行仿真分析而获取CSP焊点的回波损耗;
步骤4:确定影响CSP焊点随机振动应力和回波损耗的影响因素:具体包括CSP焊点直径(D)、焊盘直径(L)和焊点高度(H);
步骤5:确立CSP焊点随机振动应力和回波损耗的影响因素的参数水平值:选取焊点直径、焊盘直径、焊点高度的3组水平值;
步骤5:确立CSP焊点随机振动应力和回波损耗的影响因素的参数水平值:选取焊点直径、焊盘直径、焊点高度的3组水平值;
步骤6:按响应面法设计仿真试验:设计n(n=17)组仿真试验并进行建模仿真并测量获得每次试验的应力值、回波损耗值;
步骤7:采用响应面法对计算所得的n(n=17)组应力值、回波损耗值与CSP焊点应力和回波损耗影响因素间关系进行拟合,分别得到回归方程随机振动应力和回波损耗的回归方程;
步骤8:采用随机方式生成初始种群;
步骤9:将当前进化代数gen和最优适应度值未改变的次数num输入MATLAB软件程序中;得到交叉概率Pc和变异概率Pm;
步骤10:分别对种群实施交叉操作;
步骤11:分别对种群实施变异操作;
步骤12:分别对种群实施进化逆转;
步骤13:将种群作为整体计算适应度函数值,并采用最优保存策略选择最佳个体;
步骤14:种群更新后重新判断,若gen值小于200且num值大于50,则对种群实施局部灾变,然后重复步骤8至步骤14;否则直接返回步骤8;最大遗传代数设为300代,gen值超过300则进行后续步骤;
步骤15:MATLAB软件得出30组CSP焊点随机振动应力和回波损耗同时降低的非劣解参数组合;
步骤16:根据所得非劣解寻找出在步骤15中得到的随机振动应力和回波损耗同时降低程度最大的最优参数组合:将CSP焊点各权重系数设置为λσ=0.5、λδ=0.5,令评价函数P=λσ×F+λδ×S11,分别求得30组优化解的函数P的值,以评价函数P值最小表征该组合应力值、回波损耗值同时降低的程度最高;
步骤17:最优参数组合实验验证:将最优参数组合重新建模分析并制作样件进行实测,验证优化结果的有效性。
2.如权利要求1所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤1中,CSP焊点是通过采用基于最小能量原理的Surface Evolver软件对焊点形态进行预测之后,得到焊点直径和焊点高度等几何形态参数,将得到的形态参数在有限元分析软件ANSYS中建模所得,所述模型的尺寸为:模型中PCB尺寸为40mm×40mm×1.8mm,4个CSP芯片尺寸均为7mm×7mm×0.75mm;单个CSP芯片焊点为10×10非全阵列,焊点数80个,焊点高度0.2mm,焊点直径0.3mm,焊点间距0.65mm,焊盘直径0.24mm。
3.如权利要求1所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤2中,约束方式为四个脚点施加全约束。
4.如权利要求3所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤3中,回波损耗的频率范围为1GHz-10GHz。
5.如权利要求1所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤7中,回归方程选用基于泰勒展开式的二阶多项式型:
式中:α0为常数项、为线性项、为线性交叉项、为二次项;αi为线性系数;αij为线性交叉项系数;αij为二次项系数;ε为随机误差;x为设计变量;Y为目标值;n为变量个数;得到随机振动应力与回波损耗二次多项式回归方程分别为:
随机振动应力F:
F=-9.07-1.18×L-0.94×H-0.06×D
-3.12×L2+0.46×H2-3.09×D2
+2.33×L×H+4.38×L×D-0.62×H×D
回波损耗S11:
S11=-13.48-1.15×L+0.47×H+1.04×D
+2.51×L2-0.67×H2+1.43×D2
-0.45×L×H-2.69×L×D+0.35×H×D
在式中,L、H、D分别代表CSP焊点直径、焊点高度和焊点焊盘直径。
6.如权利要求1所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤10中,利用交叉概率Pc随机选择交叉区域,将待交叉个体的交叉区域互换后放置于个体前端,并把原个体中与交叉区域重复的编码删除。
7.如权利要求1所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤11中,利用变异概率Pm随机选择对换位置,并将该位置上的两个编码互换。
8.如权利要求1所述的芯片封装焊点随机振动应力和回波损耗的优化方法,其特征在于:所述步骤12中,将个体中随机选择的一段区间内的编码逆序排列,若逆转后的个体适应度值有提高则保留,否则无效。
CN201810755561.0A 2018-07-11 2018-07-11 芯片封装焊点随机振动应力和回波损耗的优化方法 Active CN109408844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810755561.0A CN109408844B (zh) 2018-07-11 2018-07-11 芯片封装焊点随机振动应力和回波损耗的优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810755561.0A CN109408844B (zh) 2018-07-11 2018-07-11 芯片封装焊点随机振动应力和回波损耗的优化方法

Publications (2)

Publication Number Publication Date
CN109408844A true CN109408844A (zh) 2019-03-01
CN109408844B CN109408844B (zh) 2022-12-09

Family

ID=65463558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810755561.0A Active CN109408844B (zh) 2018-07-11 2018-07-11 芯片封装焊点随机振动应力和回波损耗的优化方法

Country Status (1)

Country Link
CN (1) CN109408844B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110069862A (zh) * 2019-04-24 2019-07-30 西安电子科技大学 面向微波组件电性能的芯线绕焊互联最佳形态参数确定方法
CN110096778A (zh) * 2019-04-22 2019-08-06 西安电子科技大学 一种基于传输性能测试数据的引线搭焊互联点缺陷确定方法
CN110991100A (zh) * 2019-11-15 2020-04-10 湖南城市学院 一种压接式igbt器件结构优化设计方法
CN111125941A (zh) * 2019-07-08 2020-05-08 桂林电子科技大学 一种csp焊点焊后残余应力测量方法
CN111950187A (zh) * 2020-08-28 2020-11-17 桂林电子科技大学 一种优化微尺度csp焊点弯振耦合应力的方法
CN111964857A (zh) * 2020-07-27 2020-11-20 江苏大学 一种轻材点阵夹芯结构高频动态响应测试方法
CN113191037A (zh) * 2021-03-23 2021-07-30 深圳市信维通信股份有限公司 一种基于形位公差的插损预测方法及终端
CN113449424A (zh) * 2021-07-01 2021-09-28 桂林电子科技大学 一种新型bga焊点热疲劳仿真分析方法
CN113486492A (zh) * 2021-05-26 2021-10-08 深圳市信维通信股份有限公司 一种阻抗预测方法及终端

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480713A (zh) * 2003-07-23 2004-03-10 天津大学 多信息融合技术确定铝合金板材电阻点焊熔核面积的方法
US20040150968A1 (en) * 2003-02-04 2004-08-05 Shmuel Ravid Method for integrated high Q inductors in FCGBA packages
US20080015827A1 (en) * 2006-01-24 2008-01-17 Tryon Robert G Iii Materials-based failure analysis in design of electronic devices, and prediction of operating life
CN101510229A (zh) * 2009-03-20 2009-08-19 西安电子科技大学 基于机电热三场耦合的电子设备机箱结构优化设计方法
CN102663201A (zh) * 2012-04-24 2012-09-12 北京航空航天大学 一种考虑电气互连结构可靠性的电子产品可靠性预计方法
CN103743553A (zh) * 2013-12-30 2014-04-23 哈尔滨工程大学 一种集成波导调制器的双通道光学性能测试装置及其偏振串音识别与处理方法
CN105575835A (zh) * 2014-10-09 2016-05-11 江苏中科君芯科技有限公司 焊接层质量对半导体器件性能影响的研究方法、焊接方法
US20170018364A1 (en) * 2015-07-19 2017-01-19 Vq Research, Inc. Methods and systems for increasing surface area of multilayer ceramic capacitors
CN106528987A (zh) * 2016-11-03 2017-03-22 河北工业大学 一种电动汽车用igbt模块累积损伤度计算以及寿命预测方法
CN107247845A (zh) * 2017-06-14 2017-10-13 电子科技大学 一种基于失效物理模型的多芯片组件可靠性分析方法
CN107832526A (zh) * 2017-11-09 2018-03-23 桂林电子科技大学 一种优化bga焊点回波损耗的方法
KR101864372B1 (ko) * 2017-06-29 2018-06-04 국방기술품질원 송수신 모듈
CN108182334A (zh) * 2018-01-24 2018-06-19 桂林电子科技大学 一种降低bga焊点热循环应力和回波损耗的方法
CN108205081A (zh) * 2018-01-19 2018-06-26 桂林电子科技大学 一种用于微尺度焊球回波损耗测量的装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150968A1 (en) * 2003-02-04 2004-08-05 Shmuel Ravid Method for integrated high Q inductors in FCGBA packages
CN1480713A (zh) * 2003-07-23 2004-03-10 天津大学 多信息融合技术确定铝合金板材电阻点焊熔核面积的方法
US20080015827A1 (en) * 2006-01-24 2008-01-17 Tryon Robert G Iii Materials-based failure analysis in design of electronic devices, and prediction of operating life
CN101510229A (zh) * 2009-03-20 2009-08-19 西安电子科技大学 基于机电热三场耦合的电子设备机箱结构优化设计方法
CN102663201A (zh) * 2012-04-24 2012-09-12 北京航空航天大学 一种考虑电气互连结构可靠性的电子产品可靠性预计方法
CN103743553A (zh) * 2013-12-30 2014-04-23 哈尔滨工程大学 一种集成波导调制器的双通道光学性能测试装置及其偏振串音识别与处理方法
CN105575835A (zh) * 2014-10-09 2016-05-11 江苏中科君芯科技有限公司 焊接层质量对半导体器件性能影响的研究方法、焊接方法
US20170018364A1 (en) * 2015-07-19 2017-01-19 Vq Research, Inc. Methods and systems for increasing surface area of multilayer ceramic capacitors
CN106528987A (zh) * 2016-11-03 2017-03-22 河北工业大学 一种电动汽车用igbt模块累积损伤度计算以及寿命预测方法
CN107247845A (zh) * 2017-06-14 2017-10-13 电子科技大学 一种基于失效物理模型的多芯片组件可靠性分析方法
KR101864372B1 (ko) * 2017-06-29 2018-06-04 국방기술품질원 송수신 모듈
CN107832526A (zh) * 2017-11-09 2018-03-23 桂林电子科技大学 一种优化bga焊点回波损耗的方法
CN108205081A (zh) * 2018-01-19 2018-06-26 桂林电子科技大学 一种用于微尺度焊球回波损耗测量的装置
CN108182334A (zh) * 2018-01-24 2018-06-19 桂林电子科技大学 一种降低bga焊点热循环应力和回波损耗的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
BIN ZHOU: ""Reliability test and analysis for vibration-induced solder joint failure of PBGA assembly"", 《2011 12TH INTERNATIONAL CONFERENCE ON ELECTRONIC PACKAGING TECHNOLOGY AND HIGH DENSITY PACKAGING》 *
LI-SHUAI HAN: ""Finite element analysis of micro-scale CSP solder joint in 3D packaging under random vibration"", 《2017 18TH INTERNATIONAL CONFERENCE ON ELECTRONIC PACKAGING TECHNOLOGY (ICEPT)》 *
LONG ZHANG: ""Study of Package-on-Package solder joints under random vibration load based on Patran"", 《2016 17TH INTERNATIONAL CONFERENCE ON ELECTRONIC PACKAGING TECHNOLOGY (ICEPT)》 *
郭水生: ""相控阵天线功能形面结构误差分析与优化补偿设计"", 《中国优秀硕士学位论文全文数据库》 *
黄春跃: ""基于HFSS的高速互连BGA焊点信号完整性仿真分析"", 《系统仿真学报》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096778A (zh) * 2019-04-22 2019-08-06 西安电子科技大学 一种基于传输性能测试数据的引线搭焊互联点缺陷确定方法
CN110069862A (zh) * 2019-04-24 2019-07-30 西安电子科技大学 面向微波组件电性能的芯线绕焊互联最佳形态参数确定方法
CN111125941B (zh) * 2019-07-08 2022-08-09 桂林电子科技大学 一种csp焊点焊后残余应力测量方法
CN111125941A (zh) * 2019-07-08 2020-05-08 桂林电子科技大学 一种csp焊点焊后残余应力测量方法
CN110991100A (zh) * 2019-11-15 2020-04-10 湖南城市学院 一种压接式igbt器件结构优化设计方法
CN110991100B (zh) * 2019-11-15 2023-05-12 湖南城市学院 一种压接式igbt器件结构优化设计方法
CN111964857A (zh) * 2020-07-27 2020-11-20 江苏大学 一种轻材点阵夹芯结构高频动态响应测试方法
CN111964857B (zh) * 2020-07-27 2023-04-11 江苏大学 一种轻材点阵夹芯结构高频动态响应测试方法
CN111950187A (zh) * 2020-08-28 2020-11-17 桂林电子科技大学 一种优化微尺度csp焊点弯振耦合应力的方法
CN113191037A (zh) * 2021-03-23 2021-07-30 深圳市信维通信股份有限公司 一种基于形位公差的插损预测方法及终端
CN113486492A (zh) * 2021-05-26 2021-10-08 深圳市信维通信股份有限公司 一种阻抗预测方法及终端
CN113486492B (zh) * 2021-05-26 2024-03-19 深圳市信维通信股份有限公司 一种阻抗预测方法及终端
CN113449424A (zh) * 2021-07-01 2021-09-28 桂林电子科技大学 一种新型bga焊点热疲劳仿真分析方法

Also Published As

Publication number Publication date
CN109408844B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
CN109408844A (zh) 芯片封装焊点随机振动应力和回波损耗的优化方法
US8768677B2 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
US8056027B2 (en) Characterizing thermomechanical properties of an organic substrate using three-dimensional finite element analysis
CN107832526B (zh) 一种优化bga焊点回波损耗的方法
CN101641699A (zh) 分析装置、分析方法以及分析程序
CN106844924A (zh) 基于响应曲面法和遗传算法优化pcb微带线结构的方法
US7231618B2 (en) Fringe RLGC model for interconnect parasitic extraction
CN108182334A (zh) 一种降低bga焊点热循环应力和回波损耗的方法
US20090310848A1 (en) Characterizing Thermomechanical Properties of an Organic Substrate Using Finite Element Analysis
US20130138417A1 (en) Methods, systems, and computer-readable media for model order reduction in electromagnetic simulation and modeling
US20090150840A1 (en) Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device
JP6287853B2 (ja) 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム
CN114239389B (zh) 一种微波射频工艺ip仿真模型高保真建模方法及系统
Dahl et al. Efficient simulation of substrate-integrated waveguide antennas using a hybrid boundary element method
Fukunaga et al. Placement of circuit modules using a graph space approach
CN109063318B (zh) 基于建模仿真的SiP器件电源完整性评价方法和装置
JP4591693B2 (ja) 解析方法、解析装置およびプログラム
Sharma et al. Accelerated electromagnetic analysis of interconnects in layered media using a near-field series expansion of the Green's function
US11199833B2 (en) Quality determination method, quality determination device, quality determination system and computer-readable non-transitory medium
Ndip Novel methodologies for efficient and accurate modeling and optimization of system-in-package modules for RF/high-speed applications
CN116341483A (zh) 一种tsv阵列的多场协同设计方法及系统
Tian et al. A Method for Determining the Optimal Configuration Parameters of Core Wire Interconnection for the Electrical Properties of Microwave Components
Coates et al. Maximum working volume and minimum working frequency tradeoff in a reverberation chamber
Liu et al. Analysis of crucial factors affecting contact force of PCB spring terminals based on simulation and rank correlation
Pham et al. Package model for efficient simulation, design, and characterization of high performance electronic systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20190301

Assignee: Guilin Shenghui Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2023980044665

Denomination of invention: Optimization method for random vibration stress and return loss of solder joints in chip packaging

Granted publication date: 20221209

License type: Common License

Record date: 20231031

Application publication date: 20190301

Assignee: Guilin Yuanjing Electronic Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2023980044645

Denomination of invention: Optimization method for random vibration stress and return loss of solder joints in chip packaging

Granted publication date: 20221209

License type: Common License

Record date: 20231030

EE01 Entry into force of recordation of patent licensing contract