CN109408440A - 一种pcie扩展装置 - Google Patents

一种pcie扩展装置 Download PDF

Info

Publication number
CN109408440A
CN109408440A CN201811311860.1A CN201811311860A CN109408440A CN 109408440 A CN109408440 A CN 109408440A CN 201811311860 A CN201811311860 A CN 201811311860A CN 109408440 A CN109408440 A CN 109408440A
Authority
CN
China
Prior art keywords
pcie
station
stations
exchange chip
exchange
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811311860.1A
Other languages
English (en)
Inventor
李倩倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811311860.1A priority Critical patent/CN109408440A/zh
Publication of CN109408440A publication Critical patent/CN109408440A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种PCIE扩展装置，包括：串行系统接口连接器，连接到处理器；一个或多个交换芯片，每个交换芯片具有多个站，其中一个交换芯片通过其一个或两个站直接连接到串行系统接口连接器，其它交换芯片通过其一个或两个站经由直接连接的交换芯片间接连接到所述串行系统接口连接器；多个PCIE插槽，每个PCIE插槽均直接连接至一个交换芯片的一个站。本发明的技术方案能够扩展挂接不同PCIE设备或不同类型的PCIE设备，满足用户的可扩展性需求。

Description

一种PCIE扩展装置
技术领域
本发明涉及计算机领域，并且更具体地，特别是涉及一种PCIE扩展装置。
背景技术
传统的服务器模式一般只关注基本属性，如计算速度、机器稳定度等，而不关注IO扩展机能。现在由于PCIE设备的多样化和数量的剧增，使用者对挂接PCIE有了更多的需求。另外人工智能业务的迅速崛起对输入输出接口扩展(IO扩展)提出了更强的需求(挂接GPU)，而传统服务器模式无法满足需求。
针对现有技术中传统服务器PCIE资源不足的问题，目前尚未有有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种PCIE扩展装置，能够扩展挂接不同PCIE设备或不同类型的PCIE设备，满足用户的可扩展性需求。
基于上述目的，本发明实施例的一方面提供了一种PCIE扩展装置，包括：
串行系统接口连接器，连接到处理器；
一个或多个交换芯片，每个交换芯片具有多个站，其中一个交换芯片通过其一个或两个站直接连接到串行系统接口连接器，其它交换芯片通过其一个或两个站经由直接连接的交换芯片间接连接到所述串行系统接口连接器；
多个PCIE插槽，每个PCIE插槽均直接连接至一个交换芯片的一个站。
在一些实施方式中，所述每个交换芯片均连接至一个寄存器，所述寄存器用于存储所述交换芯片工作所需的固件。
在一些实施方式中，所述寄存器与相应的所述交换芯片的连接不占用所述交换芯片的站。
在一些实施方式中，所述PCIE为PCIE x16线路，所述PCIE插槽为16位插槽。
在一些实施方式中，每个站包括4个端口，所述4个端口用于承载一路完整的PCIEx16线路传输。
在一些实施方式中，所述串行系统接口连接器包括8个4位MINISAS HD连接器。
在一些实施方式中，所述交换芯片包括三个PEX9797芯片PEX9797A、PEX9797B、PEX9797C和一个PEX8749芯片，每个PEX9797芯片均具有6个站，PEX8749芯片具有3个站。
在一些实施方式中，PEX9797A的2个站作为向上接口连接到所述8个4位MINISASHD连接器，2个站各自连接到不同PCIE插槽，2个站分别连接到PEX9797B和PEX9797C；PEX9797B的1个站连接到PEX9797A，1个站连接到PEX8749，4个站各自连接到不同PCIE插槽；PEX9797C的1个站连接到PEX9797A，5个站各自连接到不同PCIE插槽；PEX8749的1个站连接到PEX9797B，2个站各自连接到不同PCIE插槽。
在一些实施方式中，所述处理器为CPU或GPU。
本发明实施例的另一方面，还提供了一种计算设备，具有上述的PCIE扩展装置。
本发明具有以下有益技术效果：本发明实施例提供的PCIE扩展装置，通过使用串行系统接口连接器连接到处理器，一个或多个交换芯片之一通过其一个或两个站直接连接到串行系统接口连接器，其它交换芯片通过其一个或两个站经由直接连接的交换芯片间接连接到所述串行系统接口连接器，多个PCIE插槽直接连接至一个交换芯片的一个站的技术方案，能够扩展挂接不同PCIE设备或不同类型的PCIE设备，满足用户的可扩展性需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的PCIE扩展装置的结构示意图；
图2为本发明提供的PCIE扩展装置的一个实施例的详细结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”、“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种能够扩展挂接不同PCIE设备或不同类型的PCIE设备的PCIE扩展装置的实施例。图1示出的是本发明提供的PCIE扩展装置的实施例的结构示意图。
所述PCIE扩展装置包括：
串行系统接口连接器，连接到处理器；
一个或多个交换芯片，每个交换芯片具有多个站，其中一个交换芯片通过其一个或两个站直接连接到串行系统接口连接器，其它交换芯片通过其一个或两个站经由所述直接连接的交换芯片间接连接到所述串行系统接口连接器；
多个PCIE插槽，每个PCIE插槽均直接连接至一个交换芯片的一个站。
本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
在一些实施方式中，所述每个交换芯片均连接至一个寄存器，所述寄存器用于存储所述交换芯片工作所需的固件。
在一些实施方式中，所述寄存器与相应的所述交换芯片的连接不占用所述交换芯片的站。
在一些实施方式中，所述PCIE为PCIE x16线路，所述PCIE插槽为16位插槽。在这种情况下，直接连接到串行系统接口连接器的交换芯片占用两个站来连接；在一种可替代的方式中，也可以仅占用一个站进行这种连接，但此时适用PCIE x8线路与8位插槽。
在一些实施方式中，每个站包括4个端口，所述4个端口用于承载一路完整的PCIEx16线路传输。
在一些实施方式中，所述串行系统接口连接器包括8个4位MINISAS HD连接器。
在一些实施方式中，所述交换芯片包括三个PEX9797芯片PEX9797A、PEX9797B、PEX9797C和一个PEX8749芯片，每个PEX9797芯片均具有6个站，PEX8749芯片具有3个站。
在一些实施方式中，PEX9797A的2个站作为向上接口连接到所述8个4位MINISASHD连接器，2个站各自连接到不同PCIE插槽，2个站分别连接到PEX9797B和PEX9797C；PEX9797B的1个站连接到PEX9797A，1个站连接到PEX8749，4个站各自连接到不同PCIE插槽；PEX9797C的1个站连接到PEX9797A，5个站各自连接到不同PCIE插槽；PEX8749的1个站连接到PEX9797B，2个站各自连接到不同PCIE插槽。
在一些实施方式中，所述处理器为CPU或GPU。
结合这里的公开所描述的各种电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
下面根据图2所示的具体实施例来进一步阐述本发明的具体实施方式。在图2中包括3个PEX9797和一个PEX8749共4个PCIE Switch芯片、扩展出的13个X16 PCIE SLOT、8个X4MINISAS HD连接器、以及本扩展系统的CPU。每个PEX9797有6个station(24个port)，其中，PEX9797A station0和station1分别连接到PEX9797B和PEX9797C，进行PCIE的第二层扩展，station 2和station3作为2个UPSTREAM端口，用来和CPU进行交互。cpu端和pcie sw端都采用MINISAS HD连接器，通过线缆进行连接。Station4和station5分别扩展出一个PCIE X16SLOT。PEX9797B和PEX9797C的Staiton2分别与PEX9797A进行连接。station0、station1、station4、station5分别都扩展出一个PCIE X16 SLOT。PEX9797B的Station3连接到PEX8749 Station0进行第三级扩展，PEX8749有3个Station，如果有更多IO需求，可以将PEX8749替换成PEX9797，可以扩展出更多IO。PEX9797C Station3扩展出一个PCIE X16SLOT。PEX8749的Station1、Station2分别扩展出一个PCIE X16 SLOT。
综上，经过PCIE switch的转换，将与CPU交互的两个UPSTREAM扩展出13个X16PCIE slot。还可以将PEX8749替换其他Station数量较多的芯片以提供更多的IO资源。
本文所述的计算机可读存储介质(例如存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
从上述实施例可以看出，本发明实施例提供的PCIE扩展装置，通过使用串行系统接口连接器连接到处理器，一个或多个交换芯片之一通过其一个或两个站直接连接到串行系统接口连接器，其它交换芯片通过其一个或两个站经由直接连接的交换芯片间接连接到所述串行系统接口连接器，多个PCIE插槽直接连接至一个交换芯片的一个站的技术方案，能够扩展挂接不同PCIE设备或不同类型的PCIE设备，满足用户的可扩展性需求。
基于上述目的，本发明实施例的第二个方面，提出了一种能够扩展挂接不同PCIE设备或不同类型的PCIE设备的计算设备的实施例。所述计算设备具有上述的PCIE扩展装置。
从上述实施例可以看出，本发明实施例提供的计算设备，通过使用串行系统接口连接器连接到处理器，一个或多个交换芯片之一通过其一个或两个站直接连接到串行系统接口连接器，其它交换芯片通过其一个或两个站经由直接连接的交换芯片间接连接到所述串行系统接口连接器，多个PCIE插槽直接连接至一个交换芯片的一个站的技术方案，能够扩展挂接不同PCIE设备或不同类型的PCIE设备，满足用户的可扩展性需求。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种PCIE扩展装置，其特征在于，包括：
串行系统接口连接器，连接到处理器；
一个或多个交换芯片，每个交换芯片具有多个站，其中一个交换芯片通过其一个或两个站直接连接到所述串行系统接口连接器，其它交换芯片通过其一个或两个站经由所述直接连接的交换芯片间接连接到所述串行系统接口连接器；
多个PCIE插槽，每个PCIE插槽均直接连接至一个交换芯片的一个站。
2.根据权利要求1所述的装置，其特征在于，所述每个交换芯片均连接至一个寄存器，所述寄存器用于存储所述交换芯片工作所需的固件。
3.根据权利要求2所述的装置，其特征在于，所述寄存器与相应的所述交换芯片的连接不占用所述交换芯片的站。
4.根据权利要求1所述的装置，其特征在于，所述PCIE为PCIE x16线路，所述PCIE插槽为16位插槽。
5.根据权利要求4所述的装置，其特征在于，每个站包括4个端口，所述4个端口用于承载一路完整的PCIE x16线路传输。
6.根据权利要求4所述的装置，其特征在于，所述串行系统接口连接器包括8个4位MINISAS HD连接器。
7.根据权利要求6所述的装置，其特征在于，所述交换芯片包括三个PEX9797芯片PEX9797A、PEX9797B、PEX9797C和一个PEX8749芯片，每个PEX9797芯片均具有6个站，PEX8749芯片具有3个站。
8.根据权利要求7所述的装置，其特征在于，PEX9797A的2个站作为向上接口连接到所述8个4位MINISAS HD连接器，2个站各自连接到不同PCIE插槽，2个站分别连接到PEX9797B和PEX9797C；PEX9797B的1个站连接到PEX9797A，1个站连接到PEX8749，4个站各自连接到不同PCIE插槽；PEX9797C的1个站连接到PEX9797A，5个站各自连接到不同PCIE插槽；PEX8749的1个站连接到PEX9797B，2个站各自连接到不同PCIE插槽。
9.根据权利要求1所述的装置，其特征在于，所述处理器为CPU或GPU。
10.一种计算设备，其特征在于，具有如权利要求1-9中任意一项所述的PCIE扩展装置。
CN201811311860.1A 2018-11-06 2018-11-06 一种pcie扩展装置 Pending CN109408440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811311860.1A CN109408440A (zh) 2018-11-06 2018-11-06 一种pcie扩展装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811311860.1A CN109408440A (zh) 2018-11-06 2018-11-06 一种pcie扩展装置

Publications (1)

Publication Number Publication Date
CN109408440A true CN109408440A (zh) 2019-03-01

Family

ID=65471736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811311860.1A Pending CN109408440A (zh) 2018-11-06 2018-11-06 一种pcie扩展装置

Country Status (1)

Country Link
CN (1) CN109408440A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115794711A (zh) * 2022-10-28 2023-03-14 芯跳科技(广州)有限公司 高速串行计算机扩展总线标准背板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110264833A1 (en) * 2008-12-24 2011-10-27 Chengdu Huawei Symantec Technologies Co., Ltd. Storage method, storage system, and controller
CN204537018U (zh) * 2015-03-26 2015-08-05 北京德普视讯科技有限公司 PCI-Express信号接入扩展机箱
CN105119849A (zh) * 2015-07-21 2015-12-02 浪潮(北京)电子信息产业有限公司 一种交换机架构及应用于交换机架构的数据管理方法
CN105553886A (zh) * 2015-12-25 2016-05-04 山东海量信息技术研究院 一种可灵活扩展端口数量的pcie交换机
CN107239346A (zh) * 2017-06-09 2017-10-10 郑州云海信息技术有限公司 一种整机柜计算资源池节点及计算资源池化架构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110264833A1 (en) * 2008-12-24 2011-10-27 Chengdu Huawei Symantec Technologies Co., Ltd. Storage method, storage system, and controller
CN204537018U (zh) * 2015-03-26 2015-08-05 北京德普视讯科技有限公司 PCI-Express信号接入扩展机箱
CN105119849A (zh) * 2015-07-21 2015-12-02 浪潮(北京)电子信息产业有限公司 一种交换机架构及应用于交换机架构的数据管理方法
CN105553886A (zh) * 2015-12-25 2016-05-04 山东海量信息技术研究院 一种可灵活扩展端口数量的pcie交换机
CN107239346A (zh) * 2017-06-09 2017-10-10 郑州云海信息技术有限公司 一种整机柜计算资源池节点及计算资源池化架构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115794711A (zh) * 2022-10-28 2023-03-14 芯跳科技(广州)有限公司 高速串行计算机扩展总线标准背板
CN115794711B (zh) * 2022-10-28 2023-12-08 芯跳科技(广州)有限公司 高速串行计算机扩展总线标准背板

Similar Documents

Publication Publication Date Title
CN101853237B (zh) 片上系统及axi总线下的传输方法
US9515008B2 (en) Techniques for interconnecting stacked dies using connection sites
CN100498747C (zh) 一种数据处理主控设备、从设备、系统及方法
CN100550000C (zh) 具有共享本地存储器的通信装置和方法
US8971087B2 (en) Stacked memory with interface providing offset interconnects
US20240020247A1 (en) Mechanism to autonomously manage ssds in an array
CN109643257A (zh) 存储器系统中的链路纠错
CN105450588A (zh) 一种基于rdma的数据传输方法及rdma网卡
CN103714038A (zh) 一种数据处理方法和装置
CN113835487B (zh) 一种实现高密度服务器内存池扩充的系统及方法
CN102404414A (zh) 基于mmc/sd接口的以太网通信系统及方法
CN109408440A (zh) 一种pcie扩展装置
CN103425647A (zh) 一种网页无缝浏览方法及系统
CN105306382A (zh) 一种无缓存noc数据处理方法及noc电子元件
US20170052579A1 (en) Apparatus and method for saving and restoring data for power saving in a processor
CN103064749A (zh) 一种进程间通信方法
US20190187927A1 (en) Buffer systems and methods of operating the same
CN109376028A (zh) 一种pcie设备纠错方法与装置
CN103714012B (zh) 数据处理方法和装置
CN101303885A (zh) 多芯片封装存储模块
CN115238642A (zh) 一种基于FPGA的外设总线的crossbar设计系统和方法
US20150016044A1 (en) Socket interposer and computer system using the socket interposer
CN108319428A (zh) 一种数据读取的方法及装置
CN103888211A (zh) 一种交叉芯片间进行数据传输的方法及装置
CN115563052A (zh) 存储访问电路、集成芯片、电子设备及存储访问方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301