CN109379314A - 高速突发数字解调方法和设备 - Google Patents

Abstract

本发明提供一种用于高速突发数字解调的方法和设备，其中方法包括：通过前端的预处理模块对接收到的信号进行处理；将预处理后的信号通过匹配滤波模块进行滤波处理；将匹配滤波后的信号通过数字AGC模块进行动态调整；将调整后的信号送入突发检测和捕获模块；将捕获后的突发信号通过定时同步模块以获得最佳采样点，变为单倍符号率的数据后送入载波恢复模块；以及将定时同步和载波恢复处理后的数据通过符号判决模块以进行符号判决，从而完成整个突发解调过程。利用本发明的方案，可以提高突发解调效率，具有良好的扩展性，在突发捕获、信号同步、运行速度及软硬件实现方面具有优势。

Description

高速突发数字解调方法和设备

技术领域

本发明一般地涉及卫星通信领域。更具体地，本发明涉及卫星通信高速突发数字解调的方法和设备。

背景技术

国际通信卫星组织的第一代通信卫星于1965年投入商用，这标志着通信卫星真正进入了实用、提高与发展的新阶段。多年来，在全球通信、国防通信、应急通信、移动通信、广播电视以及边远地区通信等领域内，卫星通信系统都得以充分和迅速的发展，发挥着关键作用。随着卫星通信应用领域的不断拓展，人们对卫星通信的新体制、新技术进行了持续不断的探索，并取得了很大的提高和发展。

随着卫星通信事业的飞速发展，突发通信因广泛应用于卫星通信系统而被受到人们的关注。突发捕获与定时、载波同步技术又是高速突发解调系统中的关键技术。

高速突发数字解调系统主要针对的是不同用户终端时分突发信号的星上处理，为了保证不同用户终端在各自对应时隙发射信号而不发生碰撞、保证帧效率以及极小的漏帧率，在每次突发起始很短的时间内必须高概率地完成突发捕获。

卫星的上行信号来自多媒体组网中不同用户终端，并且存在多普勒频移和振荡器精确度等问题，这样就会使接收信号的载波和本地载波不完全同步，有一定的偏差，从而导致相位急剧变化，严重影响突发解调系统的性能。

目前，突发通信传输时通常在每个突发数据包前插入一个特定图案的前导字用于时钟和载波同步，前导字作为系统开销降低了数据传输效率，对于短突发数据包而言传输效率更低，不适应突发通信系统。

发明内容

本发明针对高速突发数字解调系统中如何提高突发捕获概率和实现定时、载波快速同步的问题，提出了一种高速突发数字解调方法的方案，本发明以现场可编程门阵列(“FPGA”)为硬件平台来实现高速突发数字解调，可以很大提高地突发解调效率，具有良好的扩展性，该高速突发数字解调方案在突发捕获、信号同步、运行速度及软硬件实现方面具有很大优势。

在一个方面中，本发明提供了一种用于高速突发数字解调的方法，该方法包括以下步骤：

1)通过前端的预处理模块对接收到的信号进行处理，包括对信号进行串并转化，划分为八路数据，然后进行数字下变频、CIC低通滤波、半带滤波以及并串转换；

2)将预处理后的信号通过匹配滤波模块进行滤波处理；

3)将匹配滤波后的信号通过数字AGC模块进行动态调整；

4)将调整后的信号送入突发检测和捕获模块；

5)将捕获后的突发信号通过定时同步模块以获得最佳采样点，变为单倍符号率的数据后送入载波恢复模块；以及

6)将通过定时同步和载波恢复处理后的数据通过符号判决模块进行符号判决，从而完成整个突发解调过程。

在一个实施例中，在步骤1)中，所述预处理模块配置用于实现降低数据速率的功能。

在一个实施例中，在步骤2)中，所述匹配滤波模块采用与发射端相匹配的滤波器，以对信道中的信号进行成型滤波，防止码间串扰的产生。

在一个实施例中，在步骤3)中，所述数字AGC模块配置用于实现对传输过程中不同强度的信号进行自动调节，使接收机在接收弱信号时具有较强增益，接收强信号时具有较弱增益。

在一个实施例中，在步骤4)中，所述突发检测与捕获模块配置用于始终对接收信号进行检测，将检测结果与前导头进行相关以确定相关峰。

在一个实施例中，在步骤5)中，所述定时同步模块对Gardner算法进行改进，当两个连续的符号值相同时，改变检测器的输出极性，使得定时误差估计器提取的定时误差的导数A_k为正值，改进后的定时误差检测器的输出如以下公式(1)：

其中，y(t_k)为第k个采样时刻的接收值，y(t_k-1)为第(k-1)个采样时刻的接收值，y(t_k-1/2)为第(k-1/2)个采样时刻的接收值，M为调制阶数。

在一个实施例中，所述载波恢复模块配置成利用载波频偏恢复技术和载波相位恢复技术，所述载波频偏恢复技术的频偏估计值如以下公式(2)-(4)：

其中，Δf为载波频偏，μ_k为与n(k)等效的相位噪声，w(n)为加权系数，r(k)为k时刻的接收符号，r(k-n)为r(k)延迟n个单位的接收符号，R(n)为r(k)和r(k-n)的相关结果，R(n-1)为r(k)和r(k-(n-1))的相关结果。所述载波相位恢复技术的相偏估计值如公式(5)：

其中，S^*(k)为发送信号，R(k)为接收信号。

在一个实施例中，在步骤1)中，所述数字下变频、CIC低通滤波、半带滤波分别使用FPGA内部IP核来实现。

在另一方面中，本发明提供一种用于高速突发数字解调的设备，包括：

预处理模块，其配置成对接收到的信号进行处理，包括对信号进行串并转化，划分为八路数据，然后进行数字下变频、CIC低通滤波、半带滤波以及并串转换；

匹配滤波模，其配置成将预处理后的信号进行滤波处理；

数字AGC模块，其配置成将匹配滤波后的信号进行动态调整；

突发检测和捕获模块，其配置成检测并捕获突发信号；

定时同步模块，其配置成从捕获后的突发信号获得最佳采样点，变为单倍符号率的数据；

载波恢复模块，其配置成用于对载波进行恢复；

判别模块，其配置成对通过定时同步和载波恢复处理后的数据进行符号判别，以完成整个突发解调过程。

在又一方面中，一种用于高速突发数字解调的设备，包括处理器和存储器，其中存储器存储有计算机程序指令，当所述计算机程序指令在由所述处理器运行时，使得所述设备执行以下操作：

通过前端的预处理模块对接收到的信号进行处理，包括对信号进行串并转化，划分为八路数据，然后进行数字下变频、CIC低通滤波、半带滤波以及并串转换；

将预处理后的信号通过匹配滤波模块进行滤波处理；

将匹配滤波后的信号通过数字AGC模块进行动态调整；

将调整后的信号送入突发检测和捕获模块；

将捕获后的突发信号通过定时同步模块以获得最佳采样点，变为单倍符号率的数据后送入载波恢复模块；以及

将通过定时同步和载波恢复处理后的数据通过符号判决模块进行符号判决，从而完成整个突发解调过程。

通过本发明的上述技术方案，可以获得如下的技术优势：

(1)本发明可实现高速突发数字信号的解调，在数据捕获概率和载波快速同步方面具有较强优势，提升了高速突发解调的效率及有效性。

(2)本发明中的方法及设备是基于FPGA硬件平台来实现的，有效降低了硬件设计和使用的复杂度，具有良好的扩展性。

附图说明

通过阅读仅作为示例提供并且参考附图进行的以下描述，将更好地理解本发明及其优点，其中：

图1是根据本发明的实施例的高速突发数字解调系统或设备的总体结构图；

图2是根据本发明的实施例的预处理模块的结构图；

图3是根据本发明的实施例的匹配滤波器的结构图；

图4是根据本发明的实施例的实现突发捕获的框图；以及

图5是根据本发明的采用Gardner定时同步算法来进行定时同步的框图。

具体实施方式

针对现有突发解调实现方式的不足，本发明提出了一种可实现的高速突发数字解调方法及其设备。该方法采用了串行突发捕获、定时同步及载波同步算法，实现了在突发数字解调系统中提高信号捕获概率和载波快速同步功能。本发明以FPGA为设计的硬件平台，以实现稳定的、可靠的、快速的高速突发数字解调方法。

下面将结合附图来具体描述本发明的实施例。

图1是根据本发明的实施例的高速突发数字解调系统或设备100的总体结构图。由图1可见，本发明的高速突发数字解调系统或设备100包括预处理模块102、匹配滤波模块103、数字自动增益控制(“AGC”)模块104、突发检测与捕获模块105、定时同步模块106、载波恢复模块109及符号判决模块111构成，其中所述定时同步模块106包括内插滤波器107和定时误差估计模块108，而所述载波恢复模块109包括频偏和相差估计模块110。该高速突发数字解调系统或设备100的整个工作流程如为：

(1)经A/D模块101转换后的数字信号首先通过最前端的预处理模块102进行前期处理；

(2)预处理后的信号通过匹配滤波模块103进行滤波处理；

(3)匹配滤波后的数据通过数字AGC模块104进行动态调整；

(4)调整后的信号进入突发检测和捕获模块105；

(5)捕获后的突发信号通过定时同步模块106获得最佳采样点，变为单倍符号率的数据进入载波恢复模块109；

(6)最后对通过定时同步和载波恢复算法处理后的数字信号通过符号判决模块111来进行符号判决，从而完成整个突发解调过程。

图2是根据本发明的实施例的预处理模块200的结构图。如图2中所示，预处理模块200(即图1中的预处理模块102)按顺序执行串并转换、数字下变频、CIC滤波、半带滤波及并串转换成。在一个实施例中，预处理模块的工作流程如下：

(1)对A/D采样的数字信号进行串并转换为8路数据，串并变换部分使用FPGA内部的ISERDES；

(2)对每一路数据分别进行数字下变频，这可以采用FPGA的DDS IP核来实现；

(3)对变频后的数据进行CIC低通滤波和半带滤波，此处的滤波器可以由FPGA内部滤波器IP核来构建；

(4)对滤波后的八路数据进行并串转换后输出给匹配滤波模块。

图3是根据本发明的实施例的匹配滤波器300的结构图。在一个实施例中，突发解调器接收端采用与发射端相匹配的滤波器。当发射端采用平方根升余弦成型滤波器时，为了获得明显相关峰以便于后续判决，接收端采用平方根升余弦匹配滤波器，由数字域FIR低通滤波器实现，该滤波器采用横向结构。在一个实施例中，突发解调器接收端可以是根升余弦FIR匹配滤波器，滚降系数为0.2，阶数为61，并且可以直接调用FPGA的FIR IP核来实现。

图4是根据本发明实施例的实现突发捕获的突发检测与捕获模块400的框图。在突发调制解调系统中，每一突发帧前面都有一个前导头，总共为100个符号，其中前84个符号为伪随机码(PN码)的形式，后16个符号为去相位模糊度的独特码，因此捕获可利用前面的84个伪随机码来进行。捕获的具体做法采用匹配滤波器进行，这种方法是一种最大似然算法。如图4所示，在搜索态时，不考虑有没有实际信号，突发检测与捕获模块400(即图1中的突发检测与捕获模块105)始终对接收信号进行检测；将检测结果与前导头(PN码)进行相关，相关计算由乘法器和积分器(实现相加)实现，对于二元系统，乘法就可以对应成逻辑运算中的异或运算，可大大减少运算量；然后将相关结果送入采样判决，若相关峰超过门限则输出捕获位置，若相关峰没有超过门限则调整PN码相位产生新的PN码继续与检测结果进行相关，直至捕获结束。通常，当接收到的是噪声时，相关峰很小，只有接收到的是前导头的信号且位对准时(即最佳采样点对准)，相关峰才会超过设定门限。为了减少频偏对解调结果的影响，可以用差分变换的方法，即把差分解调的结果与经过差分的前导头进行相关，这样可以大大提高捕获的性能。假如利用前导头里面的n个符号进行相关，每一个符号的相关值只取1(相关)和-1(不相关)，门限值定为n个符号里面有k个一样即认为捕获上，则可计算虚捕概率如公式(1)所示，式中为排列组合公式。

设解调的误码率为p_e，则漏捕概率如公式(2)所示：

适当改变k值，便可以改变虚捕和漏捕概率。

图5是根据本发明的采用Gardner定时同步算法来进行定时同步500的框图。Gardner符号定时同步环路主要由Gardner定时误差检测501、环路滤波器502、数控振荡器NCO503和内插滤波器504组成。在一个实施例中，数控振荡器NCO503根据Gardner定时误差检测出的时钟相位误差，获得内插滤波器的控制量m_k和μ_k，经过时钟同步后产生插值信号y(kT_i)，设调制信号的符号周期为T，则T_i＝T/k(k为一小整数)，最后判决输出。

当两个连续的符号值相同时，改变检测器的输出极性，这就可以使定时误差估计器提取的定时误差的导数A_k尽量为正值。改进后的定时误差检测器的输出为公式(3)：

下面介绍载波恢复，其步骤示例性实现如下：

由于时钟同步和载波同步是独立完成的，故经过时钟同步模块输出的信号已经是最佳采样点的值，一个符号一个点，归一化后，设输入序列长度为L，则QPSK信号可以表示为公式(4)：

式中，f为载波频率，φ＝2πn/4 (n＝0,1,2,3)，θ₀为载波的初相。

若信道为高斯信道，则接收信号经下变频与本地载波正交混频，并通过低通滤波器后，得到含数据信息和载波频偏的信号如公式(5)：

r(k)＝e^{j(2πΔfk+φ+θ)}+n(k) 1≤k≤L (5)

式中，Δf为收发载波间的频差，为加性复高斯白噪声，其同相分量和正交分量的方差均为σ²，θ为收发载波起始相位差。

在高信噪比下，上式可写成公式(6)：

其中，μ_k为与n(k)等效的相位噪声。频偏估计算法就是利用样值{r(k),1≤k≤L}估算载波频偏。样值r(k)的自相关函数如公式(7)所示：

上式描述了载波频偏Δf与相关值R(n)之间的相位关系。这里采用一种算法，可由相关序列的相位增量获得频偏估计。如果满足f_b为码元速率，利用公式(8)：

即可实现对Δf的一个估计，其中arg[]为取幅角运算，值域为[-π,π]。由于噪声的影响，上式所得到的频偏估计值总是存在随机误差，为了减小频偏估计的抖动，可以进行加权平滑。加权平滑函数可采用如公式(9)所示形式：

式中，N为使用R(n)的数目，则频偏的估计值可写成如公式(10)所示的形式：

在估计出频偏之后，并没有完成载波同步，因为还有一个初始相位值θ没有估计出来，θ的估计可以采用最大似然算法。因为发送的前导头是已知的，则接收机已经知道发送信号S^*(k)，而接收到的信号为R(k)，因此可以得到θ的估计值为公式(11)所示：

由估计出来的频偏值Δf和初相θ对接收到的相位进行补偿后，即可恢复出发送信号的相位值。但是在低信噪比条件下，频偏值Δf和初相θ的估计都有可能不准确，这可利用数据中间的导频序列来进行纠正，这样，即使初相θ估计不准，可能还存在相位模糊度。利用导频序列校正，可以消除掉该相位模糊度，以满足低信噪比条件下的应用。

虽然本发明所实施的方式如上，但所述内容只是为便于理解本发明而采用的实施例，并非用以限定本发明的范围和应用场景。任何本发明所述技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种用于高速突发数字解调的方法，包括：

1)通过过前端的预处理模块对接收到的信号进行处理，包括对信号进行串并转化，划分为八路数据，然后进行数字下变频、CIC低通滤波、半带滤波以及并串转换；

2)将预处理后的信号通过匹配滤波模块进行滤波处理；

3)将匹配滤波后的信号通过数字AGC模块进行动态调整；

4)将调整后的信号送入突发检测和捕获模块；

5)将捕获后的突发信号通过定时同步模块以获得最佳采样点，变为单倍符号率的数据后送入载波恢复模块；以及

6)将定时同步和载波恢复处理后的数据通过符号判决模块以进行符号判决，从而完成整个突发解调过程。

2.根据权利要求1所述的方法，其中在步骤1)中，所述预处理模块配置用于实现降低数据速率的功能。

3.根据权利要求1所述的方法，其中在步骤2)中，所述匹配滤波模块包括与发射端相匹配的滤波器，以对信道中的信号进行成型滤波，防止码间串扰的产生。

4.根据权利要求1所述的方法，其中在步骤3)中，所述数字AGC模块配置用于实现对传输过程中不同强度的信号进行自动调节，使接收机在接收弱信号时具有较强增益，接收强信号时具有较弱增益。

5.根据权利要求1所述的方法，其中在步骤4)中，所述突发检测与捕获模块配置用于始终对接收信号进行检测，将检测结果与前导头进行相关以确定相关峰。

6.根据权利要求1所述的方法，其中在步骤5)中，所述定时同步模块对Gardner算法进行改进，当两个连续的符号值相同时，改变检测器的输出极性，使得定时误差估计器提取的定时误差的导数A_k为正值，改进后的定时误差检测器的输出如以下公式(1)：

其中，y(t_k)为第k个采样时刻的接收值，y(t_k-1)为第(k-1)个采样时刻的接收值，y(t_k-1/2)为第(k-1/2)个采样时刻的接收值，M为调制阶数。

7.根据权利要求1所述的方法，其中在步骤5)中，所述载波恢复模块配置成利用载波频偏恢复技术和载波相位恢复技术，所述载波频偏恢复技术的频偏估计值如以下公式(2)-(4)：

其中，Δf为载波频偏，μ_k为与n(k)等效的相位噪声，w(n)为加权系数，r(k)为k时刻的接收符号，r(k-n)为r(k)延迟n个单位的接收符号，R(n)为r(k)和r(k-n)的相关结果，R(n-1)为r(k)和r(k-(n-1))的相关结果。所述载波相位恢复技术的相偏估计值如公式(5)：

其中，S^*(k)为发送信号，R(k)为接收信号。

8.根据权利要求1所述的方法，其中在步骤1)中，所述数字下变频、CIC低通滤波、半带滤波分别使用FPGA内部IP核来实现。

9.一种用于高速突发数字解调的设备，包括：

预处理模块，其配置成对接收到的信号进行处理，包括对信号进行串并转化，划分为八路数据，然后进行数字下变频、CIC低通滤波、半带滤波以及并串转换；

匹配滤波模，其配置成将预处理后的信号进行滤波处理；

数字AGC模块，其配置成将匹配滤波后的信号进行动态调整；

突发检测和捕获模块，其配置成检测并捕获突发信号；

定时同步模块，其配置成从捕获后的突发信号获得最佳采样点，变为单倍符号率的数据；

载波恢复模块，其配置成用于对载波进行恢复；

符号判决模块，其配置成对通过定时同步和载波恢复处理后的数据进行符号判决，以完成整个突发解调过程。

10.一种用于高速突发数字解调的设备，包括处理器和存储器，其中存储器存储有计算机程序指令，当所述计算机程序指令在由所述处理器运行时，使得所述设备执行以下操作：

通过前端的预处理模块对接收到的信号进行处理，包括对信号进行串并转化，划分为八路数据，然后进行数字下变频、CIC低通滤波、半带滤波以及并串转换；

将预处理后的信号通过匹配滤波模块进行滤波处理；

将匹配滤波后的信号通过数字AGC模块进行动态调整；

将调整后的信号送入突发检测和捕获模块以进行检测和捕获；

将捕获后的突发信号通过定时同步模块以获得最佳采样点，变为单倍符号率的数据后送入载波恢复模块；以及

将定时同步和载波恢复处理后的数据通过符号判决模块以进行符号判决，从而完成整个突发解调过程。