CN109360814B - 集成电路芯片的封装结构及其制造方法 - Google Patents

集成电路芯片的封装结构及其制造方法 Download PDF

Info

Publication number
CN109360814B
CN109360814B CN201811143955.7A CN201811143955A CN109360814B CN 109360814 B CN109360814 B CN 109360814B CN 201811143955 A CN201811143955 A CN 201811143955A CN 109360814 B CN109360814 B CN 109360814B
Authority
CN
China
Prior art keywords
chip
layer
integrated circuit
heat
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811143955.7A
Other languages
English (en)
Other versions
CN109360814A (zh
Inventor
张雨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811143955.7A priority Critical patent/CN109360814B/zh
Publication of CN109360814A publication Critical patent/CN109360814A/zh
Application granted granted Critical
Publication of CN109360814B publication Critical patent/CN109360814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Abstract

本发明公开了一种集成电路芯片的封装结构，芯片上的集成电路中包括温度敏感电路，温度敏感电路在工作温度降低时出故障几率增加；封装结构包括：导热层，至少将温度敏感电路的正面和侧面完全包覆；绝热层，形成在导热层的表面并将导热层包覆；导热层形成使导热层包覆的区域的各位置的温度均匀的结构，绝热层形成防止绝热层包覆的区域散热从而使绝热层包覆的区域的温度得到保持的结构，从而能使所述芯片的工作温度的范围的低温端得到扩展。本发明还公开了一种集成电路芯片的封装结构的制造方法。本发明能减少芯片的热散失，避免集成电路在过度低温工况下出现异常以及由此导致的客户损失。

Description

集成电路芯片的封装结构及其制造方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种集成电路芯片的封装结构。本发明还涉及一种集成电路芯片的温度保持方法。
背景技术
由于集成电路芯片应用环境多变，当出现低温环境时，芯片的集成电路特性将发生偏移。在极端情况下甚至出现短暂失效或经过内部误触发的不可逆操作导致永久失效，造成用户损失。
目前已知的保持芯片的集成电路温度的方法有若干，例如芯片外加装加热器的方法、对电路板整体覆盖保温层或液体循环系统加热的方法等等，协助芯片维持工作温度不致过低。。
发明内容
本发明所要解决的技术问题是提供一种集成电路芯片的封装结构，能减少芯片的热散失，避免集成电路在过度低温工况下出现异常以及由此导致的客户损失。为此，本发明还提供一种集成电路芯片的温度保持方法。
为解决上述技术问题，本发明提供的集成电路芯片的封装结构中，芯片上的集成电路中包括温度敏感电路，所述温度敏感电路在工作温度降低时出故障几率增加；封装结构包括：
导热层，所述导热层至少将所述温度敏感电路的正面和侧面完全包覆；
绝热层，所述绝热层形成在所述导热层的表面并将所述导热层包覆；
所述导热层形成使所述导热层包覆的区域的各位置的温度均匀的结构，所述绝热层形成防止所述绝热层包覆的区域散热从而使所述绝热层包覆的区域的温度得到保持的结构，从而能使所述芯片的工作温度的范围的低温端得到扩展。
进一步的改进是，所述导热层将整个所述芯片的正面和侧面完全包覆。
进一步的改进是，所述芯片的正面形成有钝化层。
进一步的改进是，所述导热层的材料采用导热硅橡胶；所述绝热层的材料采用发泡聚酰亚胺。
进一步的改进是，在所述钝化层中形成有开口，在所述开口处形成由所述集成电路的电极引出衬垫。
进一步的改进是，所述芯片上的集成电路中设置有由加热金属层组成的加热电路，所述导热层也将所述加热电路包覆。
进一步的改进是，所述封装结构还包括外部封装装置，所述外部封装装置将形成有所述导热层和所述绝热层的所述芯片完全包覆；所述外部封装装置的材料包括塑料或陶瓷。
进一步的改进是，在所述芯片的底部表面还形成有框架和地线板，所述芯片底部的所述外部封装装置将所述框架和地线板的底部表面覆盖。
进一步的改进是，金线穿过所述外部封装装置、所述绝热层和所述导热层和对应的所述电极引出衬垫连接。
为解决上述技术问题，本发明提供的集成电路芯片的封装结构的制造方法，其特征在于，芯片上的集成电路中包括温度敏感电路，所述温度敏感电路在工作温度降低时出故障几率增加；所述芯片的正面形成有钝化层，在所述钝化层中形成有开口，在所述开口处形成由所述集成电路的电极引出衬垫；封装结构的形成步骤包括：
步骤一、以所述钝化层为衬底，采用沉积或涂布工艺形成导热层，所述导热层至少将所述温度敏感电路的正面和侧面完全包覆；所述导热层形成使所述导热层包覆的区域的各位置的温度均匀的结构。
步骤二、采用沉积或涂布工艺形成绝热层，所述绝热层形成在所述导热层的表面并将所述导热层包覆。
所述绝热层形成防止所述绝热层包覆的区域散热从而使所述绝热层包覆的区域的温度得到保持的结构，从而能使所述芯片的工作温度的范围的低温端得到扩展。
进一步的改进是，所述导热层将整个所述芯片的正面和侧面完全包覆。
进一步的改进是，所述导热层的材料采用导热硅橡胶；所述绝热层的材料采用发泡聚酰亚胺。
进一步的改进是，所述芯片上的集成电路中设置有由加热金属层组成的加热电路，所述导热层也将所述加热电路包覆。
进一步的改进是，还包括步骤：
步骤三、所述芯片的底部表面形成框架和地线板。
步骤四、形成外部封装装置，所述外部封装装置将形成有所述导热层、所述绝热层和所述框架和地线板的所述芯片完全包覆；所述外部封装装置的材料包括塑料或陶瓷。
进一步的改进是，还包括步骤：
步骤五、形成金线，所述金线穿过所述外部封装装置、所述绝热层和所述导热层和对应的所述电极引出衬垫连接。
本发明针对芯片上的集成电路中包括在低温可能会出故障的温度敏感电路的特点专门设计了至少覆盖温度敏感电路的导热层和绝热层，导热层能使所覆盖的区域的温度均匀，绝热层能防止所覆盖的区域散热，最后能很好的使绝热层包覆的区域的温度得到保持，从而能使所述芯片的工作温度的范围的低温端得到扩展，也从而能扩宽温度敏感电路的工作温度的范围，而由于其他集成电路本身能在低温范围工作，所以本发明能扩宽整个芯片的工作温度的范围，也即能防止芯片在低温工作时出现短暂失效或永久失效。
另外，本发明仅是通过对封装结构进行改进即可实现，工艺简单且成本低；还能大大降低芯片器件的温漂精度要求，降低可靠性风险，提升制造工艺窗口，帮助客户延长芯片低温寿命、降低低温出错率，提升客户段位。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例集成电路芯片的封装结构的结构示意图。
具体实施方式
如图1所示，是本发明实施例集成电路2芯片1的封装结构的结构示意图，本发明实施例集成电路2芯片1的封装结构中，芯片1上的集成电路2中包括温度敏感电路，所述温度敏感电路在工作温度降低时出故障几率增加；封装结构包括：
导热层4，所述导热层4至少将所述温度敏感电路的正面和侧面完全包覆。
绝热层5，所述绝热层5形成在所述导热层4的表面并将所述导热层4包覆。
所述导热层4形成使所述导热层4包覆的区域的各位置的温度均匀的结构，所述绝热层5形成防止所述绝热层5包覆的区域散热从而使所述绝热层5包覆的区域的温度得到保持的结构，从而能使所述芯片1的工作温度的范围的低温端得到扩展，也从而能扩宽所述芯片1的工作温度的范围。
本发明实施例中，所述导热层4将整个所述芯片1的正面和侧面完全包覆。
所述芯片1的正面形成有钝化层3。所述钝化层3的材料为氮化硅。
在所述钝化层3中形成有开口，在所述开口处形成由所述集成电路2的电极引出衬垫。
本发明实施例中，所述芯片1上的集成电路2中设置有由加热金属层组成的加热电路，所述导热层4也将所述加热电路包覆。在其它实施例中，也能不设置所述加热电路。也即所述加热电路能根据实际需要进行选择性的设置，设置所述加热装置时能进一步提供加热功能。
所述封装结构还包括外部封装装置7，所述外部封装装置7将形成有所述导热层4和所述绝热层5的所述芯片1完全包覆。
在所述芯片1的底部表面还形成有框架和地线板6，所述芯片1底部的所述外部封装装置7将所述框架和地线板6的底部表面覆盖。
金线8穿过所述外部封装装置7、所述绝热层5和所述导热层4和对应的所述电极引出衬垫连接。
本发明实施例针对芯片1上的集成电路2中包括在低温可能会出故障的温度敏感电路的特点专门设计了至少覆盖温度敏感电路的导热层4和绝热层5，导热层4能使所覆盖的区域的温度均匀，绝热层5能防止所覆盖的区域散热，最后能很好的使绝热层5包覆的区域的温度得到保持，从而能使所述芯片1的工作温度的范围的低温端得到扩展，也从而能扩宽温度敏感电路的工作温度的范围，而由于其他集成电路2本身能在低温范围工作，所以本发明实施例能扩宽整个芯片1的工作温度的范围，也即能防止芯片1在低温工作时出现短暂失效或永久失效。
另外，本发明实施例仅是通过对封装结构进行改进即可实现，工艺简单且成本低；还能大大降低芯片1器件的温漂精度要求，降低可靠性风险，提升制造工艺窗口，帮助客户延长芯片1低温寿命、降低低温出错率，提升客户段位。
本发明实施例集成电路2芯片1的封装结构的制造方法中，芯片1上的集成电路2中包括温度敏感电路，所述温度敏感电路在工作温度降低时可能会出故障；所述芯片1的正面形成有钝化层3，在所述钝化层3中形成有开口，在所述开口处形成由所述集成电路2的电极引出衬垫；封装结构的形成步骤包括：
步骤一、以所述钝化层3为衬底，采用沉积或涂布工艺形成导热层4，所述导热层4至少将所述温度敏感电路的正面和侧面完全包覆；所述导热层4形成使所述导热层4包覆的区域的各位置的温度均匀的结构。
本发明实施例方法中，所述导热层4将整个所述芯片1的正面和侧面完全包覆。
所述钝化层3的材料为氮化硅。
所述芯片1上的集成电路2中设置有由加热金属层组成的加热电路，所述导热层4也将所述加热电路包覆。在其它实施例方法中，也能不设置所述加热电路。也即所述加热电路能根据实际需要进行选择性的设置，设置所述加热装置时能进一步提供加热功能。
步骤二、采用沉积或涂布工艺形成绝热层5，所述绝热层5形成在所述导热层4的表面并将所述导热层4包覆。
所述绝热层5形成防止所述绝热层5包覆的区域散热从而使所述绝热层5包覆的区域的温度得到保持的结构，从而能使所述芯片1的工作温度的范围的低温端得到扩展，也从而能扩宽所述芯片1的工作温度的范围。
步骤三、所述芯片1的底部表面形成框架和地线板6。
步骤四、形成外部封装装置7，所述外部封装装置7将形成有所述导热层4、所述绝热层5和所述框架和地线板6的所述芯片1完全包覆。
步骤五、形成金线8，所述金线8穿过所述外部封装装置7、所述绝热层5和所述导热层4和对应的所述电极引出衬垫连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种集成电路芯片的封装结构，其特征在于，芯片上的集成电路中包括温度敏感电路，所述温度敏感电路在工作温度降低时出故障几率增加；封装结构包括：
导热层，所述导热层至少将所述温度敏感电路的正面和侧面完全包覆；
绝热层，所述绝热层形成在所述导热层的表面并将所述导热层包覆；
所述导热层形成使所述导热层包覆的区域的各位置的温度均匀的结构，所述绝热层形成防止所述绝热层包覆的区域散热从而使所述绝热层包覆的区域的温度得到保持的结构，从而能使所述芯片的工作温度的范围的低温端得到扩展。
2.如权利要求1所述的集成电路芯片的封装结构，其特征在于：所述导热层将整个所述芯片的正面和侧面完全包覆。
3.如权利要求2所述的集成电路芯片的封装结构，其特征在于：所述芯片的正面形成有钝化层。
4.如权利要求1所述的集成电路芯片的封装结构，其特征在于：所述导热层的材料采用导热硅橡胶；所述绝热层的材料采用发泡聚酰亚胺。
5.如权利要求3所述的集成电路芯片的封装结构，其特征在于：在所述钝化层中形成有开口，在所述开口处形成有所述集成电路的电极引出衬垫。
6.如权利要求1所述的集成电路芯片的封装结构，其特征在于：所述芯片上的集成电路中设置有由加热金属层组成的加热电路，所述导热层也将所述加热电路包覆。
7.如权利要求5所述的集成电路芯片的封装结构，其特征在于，所述封装结构还包括外部封装装置，所述外部封装装置将形成有所述导热层和所述绝热层的所述芯片完全包覆；所述外部封装装置的材料包括塑料或陶瓷。
8.如权利要求7所述的集成电路芯片的封装结构，其特征在于：在所述芯片的底部表面还形成有框架和地线板，所述芯片底部的所述外部封装装置将所述框架和地线板的底部表面覆盖。
9.如权利要求7所述的集成电路芯片的封装结构，其特征在于：金线穿过所述外部封装装置、所述绝热层和所述导热层和对应的所述电极引出衬垫连接。
10.一种集成电路芯片的封装结构的制造方法，其特征在于，芯片上的集成电路中包括温度敏感电路，所述温度敏感电路在工作温度降低时出故障几率增加；所述芯片的正面形成有钝化层，在所述钝化层中形成有开口，在所述开口处形成由所述集成电路的电极引出衬垫；封装结构的形成步骤包括：
步骤一、以所述钝化层为衬底，采用沉积或涂布工艺形成导热层，所述导热层至少将所述温度敏感电路的正面和侧面完全包覆；所述导热层形成使所述导热层包覆的区域的各位置的温度均匀的结构；
步骤二、采用沉积或涂布工艺形成绝热层，所述绝热层形成在所述导热层的表面并将所述导热层包覆；
所述绝热层形成防止所述绝热层包覆的区域散热从而使所述绝热层包覆的区域的温度得到保持的结构，从而能使所述芯片的工作温度的范围的低温端得到扩展。
11.如权利要求10所述的集成电路芯片的封装结构的制造方法，其特征在于：所述导热层将整个所述芯片的正面和侧面完全包覆。
12.如权利要求10所述的集成电路芯片的封装结构的制造方法，其特征在于：所述导热层的材料采用导热硅橡胶；所述绝热层的材料采用发泡聚酰亚胺。
13.如权利要求10所述的集成电路芯片的封装结构的制造方法，其特征在于：所述芯片上的集成电路中设置有由加热金属层组成的加热电路，所述导热层也将所述加热电路包覆。
14.如权利要求10所述的集成电路芯片的封装结构的制造方法，其特征在于，还包括步骤：
步骤三、所述芯片的底部表面形成框架和地线板；
步骤四、形成外部封装装置，所述外部封装装置将形成有所述导热层、所述绝热层和所述框架和地线板的所述芯片完全包覆；所述外部封装装置的材料包括塑料或陶瓷。
15.如权利要求14所述的集成电路芯片的封装结构的制造方法，其特征在于，还包括步骤：
步骤五、形成金线，所述金线穿过所述外部封装装置、所述绝热层和所述导热层和对应的所述电极引出衬垫连接。
CN201811143955.7A 2018-09-29 2018-09-29 集成电路芯片的封装结构及其制造方法 Active CN109360814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811143955.7A CN109360814B (zh) 2018-09-29 2018-09-29 集成电路芯片的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811143955.7A CN109360814B (zh) 2018-09-29 2018-09-29 集成电路芯片的封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109360814A CN109360814A (zh) 2019-02-19
CN109360814B true CN109360814B (zh) 2020-09-29

Family

ID=65348283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811143955.7A Active CN109360814B (zh) 2018-09-29 2018-09-29 集成电路芯片的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109360814B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112461402A (zh) * 2020-12-08 2021-03-09 台达电子企业管理（上海）有限公司 温度检测系统以及车载充电机

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591844A (zh) * 2003-08-29 2005-03-09 吕声木 半导体cpu散热器
CN101197457A (zh) * 2006-12-31 2008-06-11 万向集团公司 适用于低温环境的锂离子电池
CN103002722A (zh) * 2012-12-18 2013-03-27 武汉光迅科技股份有限公司 一种功率设备的热控制装置
CN105280987A (zh) * 2015-11-04 2016-01-27 国网山东省电力公司东营供电公司 一种电力系统低温环境用恒温设备储存装置及方法
CN206649250U (zh) * 2017-03-17 2017-11-17 上海芯辉电子有限公司 一种耐低温的液晶屏模组
CN107611106A (zh) * 2017-08-03 2018-01-19 深圳市科益实业有限公司 一种散热结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202153607U (zh) * 2011-08-10 2012-02-29 苏州华必大激光有限公司 一种基于tec制冷封装的激光器
CN203466179U (zh) * 2013-08-16 2014-03-05 凌华科技股份有限公司 电热片传导于芯片加热的堆叠结构
JP6311026B2 (ja) * 2013-09-20 2018-04-11 ジーイー・インテリジェント・プラットフォームズ・インコーポレイテッド 可変熱伝導体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591844A (zh) * 2003-08-29 2005-03-09 吕声木 半导体cpu散热器
CN101197457A (zh) * 2006-12-31 2008-06-11 万向集团公司 适用于低温环境的锂离子电池
CN103002722A (zh) * 2012-12-18 2013-03-27 武汉光迅科技股份有限公司 一种功率设备的热控制装置
CN105280987A (zh) * 2015-11-04 2016-01-27 国网山东省电力公司东营供电公司 一种电力系统低温环境用恒温设备储存装置及方法
CN206649250U (zh) * 2017-03-17 2017-11-17 上海芯辉电子有限公司 一种耐低温的液晶屏模组
CN107611106A (zh) * 2017-08-03 2018-01-19 深圳市科益实业有限公司 一种散热结构及其制备方法

Also Published As

Publication number Publication date
CN109360814A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
US8860198B2 (en) Semiconductor package with temperature sensor
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
US7871848B2 (en) Semiconductor power module package without temperature sensor mounted thereon and method of fabricating the same
US9698107B2 (en) Semiconductor device and method of manufacturing a semiconductor device
EP3288075B1 (en) Power semiconductor module
US20150008570A1 (en) Semiconductor device
US9030005B2 (en) Semiconductor device
CN103403862A (zh) 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法
US9520369B2 (en) Power module and method of packaging the same
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US20040007772A1 (en) Power semiconductor device
US9633919B2 (en) Package structure with an elastomer with lower elastic modulus
JP2014003095A (ja) 半導体装置
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
US20170229389A1 (en) Semiconductor device
US10163752B2 (en) Semiconductor device
CN109360814B (zh) 集成电路芯片的封装结构及其制造方法
JP7280261B2 (ja) 半導体素子および半導体装置
US20150237718A1 (en) Power semiconductor device
CN104600038A (zh) 半导体装置
KR102476452B1 (ko) 사이리스터 및 열 스위치 디바이스 및 그 조립 기술
US11296073B2 (en) Semiconductor device
JP5558405B2 (ja) 半導体装置
CN116981918A (zh) 隔离式温度传感器器件封装件
US8729632B2 (en) Semiconductor structure with low resistance of substrate and low power consumption

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant