CN109327233B - 一种射频前端芯片中数字接收机下变频器设计方法 - Google Patents

Abstract

本发明提出一种射频前端芯片中数字接收机下变频器设计方法，可极大的简化电路设计，降低所需的芯片资源，其特征在于，包含如下操作：计算采样时钟频率F1与数字接收机中频频率F2之间的倍数K；K＝F1/F2；由公式

i＝0，1，2......K‑1计算出相位数值，从而对应的获得相位数值列表；对相位数值列表中的各相位数值分别经三角函数

和

i＝0，1，2......K‑1，计算出相应的三角函数值，再进行量化得出对应的量化结果；于混频时将I、Q路输入信号分别与该些量化系数进行运算，以得出下变频后的I、Q路输出信号。本发明极大简化了NCO的结构，只用极少数的几个系数就取代了原本的NCO，节省了大量的硬件资源，具有较佳的技术性和实用性，适合推广应用。

Description

一种射频前端芯片中数字接收机下变频器设计方法

技术领域

本发明属于通讯技术领域，具体涉及一种射频前端芯片中数字接收机下变频器设计方法。

背景技术

在无线射频芯片设计领域，数字电路在芯片中所占比重已经越来越多，对于射频前端芯片接收到的射频信号，目前更多的是在射频前端芯片进行滤波、下变频等数字信号处理，传送给基带的是已经处理完成的数字形式的基带信号。图1所示为常规数字混频器结构，其中IF模块则为NCO数控振荡器，能产生两路相互正交的低中频信号in(α_ct)和cos(α_ct)，用于和输入的IQ信号进行混频，以实现下变频的目的。

对于目前主流采用的数控振荡器(NCO)，传统方法是采用查表法(LUT)，即事先根据各个正余弦波相位计算好相位的正余弦值，并按相位角度作为地址存储该相位的正余弦值，构成一个幅度P相位转换电路(即波形存储器)。在系统时钟的控制下，由相位累加器对输入频率字不断累加，得到以该频率字为步进的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位，将该值作为取样地址值送入幅度P相位转换电路，查表获得正余弦信号样本。

然而，目前各种射频芯片与基带芯片之间，基带信号频率都是约定好的，射频芯片中的信号频率、接收机中频也是固定的，因此其实不需要通过数控振荡器来生成各种相位的正弦波信号，只需要能产生固定相位变化，也就是一个周期中固定几个相位的波形数值。由此可见，如果采用数控振荡器(NCO)的做法的实现方法，会在芯片中占用多的硬件资源，工作时所需功耗也更高，在对于面积和功耗要求都很高的集成电路中显得浪费。

发明内容

基于背景技术中所提及的问题，本发明提出一种射频前端芯片中数字接收机下变频器设计方法，可极大的简化电路设计，降低所需的芯片资源，其具体技术内容如下：

一种射频前端芯片中数字接收机下变频器设计方法，其包含如下操作：

步骤1，预设计采样时钟频率F1与数字接收机中频频率F2之间的倍数K；

K＝F1/F2：

步骤2，由公式

i＝0，1，2......K-1计算出相位数值，从而对应的获得相位数值列表，；

步骤3，对相位数值列表中的各相位数值分别经三角函数

和

i＝0，1，2......K-1，计算出相应的三角函数值，再进行量化得出对应的量化结果；

步骤4，于混频时将I、Q路输入信号分别与该些量化结果进行运算，以得出下变频后的I、Q路输出信号。

于本发明的一个或多个实施例中，步骤3中的量化操作是将相位数值对应的三角函数值的乘以2的14次方，以获得对应的量化结果。

于本发明的一个或多个实施例中，在I、Q路输入信号的接收端设置一个采样计数器，每个数字本振信号的周期完成一个计数周期，通过判断计数器的最高位，就可以知道混频后信号波形的符号为正或负，再将与量化结果进行运算后获得的绝对值进行处理，使之变回带符号数，则得到下变频后的I、Q路输出信号。

与现有技术相比，本发明的优越性体现在：极大简化了NCO的结构，只用极少数的几个系数就取代了原本的NCO，节省了大量的硬件资源，具有较佳的技术性和实用性，适合推广应用。

附图说明

图1为数字混频器结构原理图。

图2为下变器电路结构示意图。

具体实施方式

如下结合附图1和2，对本申请方案作进一步描述：

一种射频前端芯片中数字接收机下变频器设计方法，其包含如下操作：

一种射频前端芯片中数字接收机下变频器设计方法，其特征在于，包含如下操作：

步骤1，预设计采样时钟频率F1与数字接收机中频频率F2之间的倍数K；

K＝F1/F2；

步骤2，由公式

i＝0，1，2......K-1计算出相位数值，从而对应的获得相位数值列表，；

步骤3，对相位数值列表中的各相位数值分别经三角函数

和

i＝0，1，2......K-1，计算出相应的三角函数值，再进行量化得出对应的量化结果；其中，本步骤的量化操作是将相位数值对应的三角函数值的乘以2的14次方，以获得对应的量化结果；

步骤4，于混频时将I、Q路输入信号分别与该些量化结果进行运算，以得出下变频后的I、Q路输出信号。

在I、Q路输入信号的接收端设置一个采样计数器，每个数字本振信号的周期完成一个计数周期，通过判断计数器的最高位，就可以知道混频后信号波形的符号为正或负，再将与量化结果进行运算后获得的绝对值进行处理，使之变回带符号数，则得到下变频后的I、Q路输出信号。

通过上述设计方案，可以极大地简化接受通道中所需的NCO结构，原本需要复杂查表得出的数字中频信号，简化成了固定的几个数值。由于中频正弦波的周期与接收机收到的IQ信号周期是整倍数关系，所以每个周期中由于相位变化而产生的正弦波数值都是周期循环的，所以构成数字中频信号波形的几个值，只需循环与输入的IQ信号进行相关运算即可。在电路实现中，使输入的IQ信号分别与各个系数相乘，然后取对应的结果代入三角函数公式中，进行相应的加法或减法操作，就可得到混频后的信号波形的绝对值。为了降低电路的冗余重复，在输入信号端采用一个采样计数器，每个数字本振信号的周期完成一个计数周期。通过判断计数器的最高位，就可以知道混频后信号波形的符号为正或负，再对绝对值进行处理，使之变回带符号数，则得到下变频后的最终结果。

举个例子说明一下：

接收通道的信号带宽为108kHz，中频设计为F2＝160kHz。数字接收机时钟周期为FO＝30.72MHz，经过第一级CIC滤波器进行抽取后，时钟周期降为FO/G＝30.72/16＝2.56MHz。抽取后的时钟频率是数字中频频率160kHz的16倍。每个2.56Mhz时钟上升沿，数字中频的相位变化其实等于

)。因此，也就是说只需要16个对数字中频波形的采样点的值可以通过

和

计算得出，其中i＝0，1，2……15。如下表：

i	相位	SIN	SIN(量化后)	COS	COS(量化后)
						0	0	0	0	1	16384
1	0.392699082	0.3827	6270	0.9239	15137
						2	0.785398163	0.7071	11585	0.7071	11585
3	1.178097245	0.9239	15137	0.3827	6270
						4	1.570796327	1	16384	0	0
5	1.963495408	0.9239	15137	-0.3827	-6270
						6	2.35619449	0.7071	11585	-0.7071	-11585
7	2.748893572	0.3827	6270	-0.9239	-15137
						8	3.141592654	0	0	-1	-16384
9	3.534291735	-0.3827	-6270	-0.9239	-15137
						10	3.926990817	-0.7071	-11585	-0.7071	-11585
11	4.319689899	-0.9239	-15137	-0.3827	-6270
						12	4.71238898	-1	-16384	0	0
13	5.105088062	-0.9239	-15137	0.3827	6270
						14	5.497787144	-0.7071	-11585	0.7071	11585
15	5.890486225	-0.3827	-6270	0.9239	15137

对于0和1的乘法结果分别等于0和乘数自身，同时考虑到正负数对称关系，实际有效的系数只有0.3827，0.7071和0.9239三个，进行2¹⁴量化后，三个系数分别为6270、11585和15137。因此，输入的IQ信号只需与这三个系数分别进行相乘，代入混频三角函数公式：

cosαsinβ-sinαcosβ＝cos(α-β)；

cosαsinβ+sinαcosβ＝sin(α-β)；

进行加减运算后就可以得出下变频后的IQ信号。这种实现方式极大简化了NCO的结构，只用极少数的几个系数就取代了原本的NCO，节省了大量的硬件资源。

在射频前端芯片接收机的系统设计中，会把系统时钟周期设计为中频频率的整数倍(通常都会是偶数)，因此都适用于上述的实现方法。上述优选实施方式应视为本申请方案实施方式的举例说明，凡与本申请方案雷同、近似或以此为基础作出的技术推演、替换、改进等，均应视为本专利的保护范围。

Claims (1)

1.一种射频前端芯片中数字接收机下变频器设计方法，其特征在于，包含如下操作：

步骤1，预设计采样时钟频率F1与数字接收机中频频率F2之间的倍数K；

K＝F1/F2；

步骤2，由公式

计算出相位数值，从而对应的获得相位数值列表；

步骤3，对相位数值列表中的各相位数值分别经三角函数

和

计算出相应的三角函数值，再进行量化得出对应的量化结果；

步骤4，于混频时将I、Q路输入信号分别与这些量化结果进行运算，以得出下变频后的I、Q路输出信号；

其中，步骤3中的量化操作是将相位数值对应的三角函数值乘以2的14次方，以获得对应的量化结果；

在I、Q路输入信号的接收端设置一个采样计数器，每个数字本振信号的周期完成一个计数周期，通过判断计数器的最高位，就可以知道混频后信号波形的符号为正或负，再将与量化结果进行运算后获得的绝对值进行处理，使之变回带符号数，则得到下变频后的I、Q路输出信号。

Images