CN104393841A - 一种数字中频信号正交下变频的实现方法及模块 - Google Patents
一种数字中频信号正交下变频的实现方法及模块 Download PDFInfo
- Publication number
- CN104393841A CN104393841A CN201410670974.0A CN201410670974A CN104393841A CN 104393841 A CN104393841 A CN 104393841A CN 201410670974 A CN201410670974 A CN 201410670974A CN 104393841 A CN104393841 A CN 104393841A
- Authority
- CN
- China
- Prior art keywords
- digital
- signal
- road
- frequency
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供的一种数字中频信号正交下变频的实现方法及模块，对任意频率的数字中频信号的正交下变频的实现进行改进，只对I路信号或者Q路信号使用滤波器进行滤波，能在保证I/Q数据同步下变频的情况下，节约大量用于实现滤波器的硬件逻辑资源。本方法首先对输入的数字中频信号进行I路和Q路的四分之一下变频，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；对下变频后得到的I路信号和Q路信号的其中一路使用滤波器进行滤波，滤掉高频信号后，进行降采样抽取，另外一路不使用滤波器，只进行数字延迟处理，再进行降采样抽取。
Description
技术领域
本发明涉及数字信号处理技术领域，特别是涉及一种数字中频信号正交下变频的实现方法及模块。
背景技术
数字通信系统中往往需要对数字中频信号进行I/Q正交数字下变频。数字滤波器是I/Q正交数字下变频中必不可少的组成部分。在需要进行I/Q正交数字下变频，尤其是需要同时对多路中频信号进行I/Q正交数字下变频的系统中，传统的做法是对每一个中频信号下变频后的I路和Q路信号分别进行滤波。每增加一路中频输入就会增加一个I路滤波器和一个Q路滤波器。在实际数字电路实现这一处理过程中，不仅需要大量的硬件资源来实现数字滤波器，还增加了数字电路的动态功耗。
传统的I/Q下变频的处理方法如下：
具体处理是：用sin(ω0×k/fs)和cos(ω0×k/fs)分别与输入的中频信号相乘，得到下变频后的I/Q相信号，其中fs为中频输入信号的采样频率，ω0为参与混频的本地载波频率。令ω0＝2×π×fs/4，即参与混频的本地载波频率等于中频输入信号数字采样频率的1/4。
令输入信号中频频率ω表示为ω＝ω0+Δω,
那么输入信号可以表示为： 为信号初始相位。则正交混频结果表达式为：
对(1)、(2)进行FIR滤波滤掉高频后的信号为：
那么对(3)、(4)降采样抽取，奇数项的表达式如下：
图1给出了上述传统数字下变频完整的实现框图。
发明内容
针对现有技术存在的缺陷，本发明提供了一种数字中频信号正交下变频的实现方法及模块，对任意频率的数字中频信号的下变频实现方法进行改进，当参与混频的本地载波的频率等于中频输入信号数字采样频率的四分之一时，只对I路信号或者Q路信号使用滤波器，而另外一路直接进行延时，再进行2倍抽取，节省了大量实现滤波器所需的硬件逻辑资源。
本发明的技术方案是：
一种数字中频信号正交下变频的实现方法，其特征在于，首先对输入的数字中频信号进行I路和Q路的四分之一下变频，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；然后对下变频后得到的I路信号和Q路信号的其中一路使用滤波器进行滤波，滤掉高频信号后，进行降采样抽取，另外一路不使用滤波器，只进行数字延迟处理，再进行降采样抽取。
所述降采样抽取指的是2取1保留奇数项或保留偶数项的2倍抽取。
所述数字延迟处理指的是对其中1路不使用滤波器的I路信号或Q路信号进行(N-1)/2个周期的时间延迟。
所述滤波器为N阶FIR滤波器。
一种数字中频信号正交下变频的实现模块，其特征在于，包括：
四分之一下变频模块，用于对输入的数字中频信号进行I路和Q路的四分之一下变频，分别输出下变频后的I路信号和Q路信号，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；
数字滤波器模块，连接所述四分之一下变频模块输出的I路信号或Q路信号，用于对下变频后得到的I路信号或Q路信号进行滤波；
数字延迟处理模块，当所述数字滤波器模块连接所述四分之一下变频模块输出的I路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的Q路信号；当所述数字滤波器模块连接所述四分之一下变频模块输出的Q路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的I路信号；用于对下变频后得到的I路信号或Q路信号进行数字延迟处理；
降采样抽取模块，分别连接所述数字滤波器模块和所述数字延迟处理模块，用于分别对数字滤波器模块滤掉高频信号后的输出信号及所述数字延迟处理模块延迟处理后的输出信号进行降采样抽取。
所述数字延迟处理模块为(N-1)/2个周期的时间延迟模块。
所述降采样抽取模块为2取1保留奇数项或保留偶数项的2倍抽取模块。
所述数字滤波器模块为N阶FIR滤波器。
本发明的技术效果：
本发明提供的数字中频信号正交下变频的一种实现方法及模块，对任意频率的数字中频信号的正交下变频实现方法进行改进，通过对复数四分之一下变频后的I路信号或者Q路信号直接进行2倍抽取即可实现对I路信号或者Q路信号实现滤波，这里的四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一，也即当参与混频的本地载波的频率等于中频输入信号数字采样频率的四分之一时，只对I路信号或者Q路信号使用滤波器，而另外一路直接进行延时，再进行2倍抽取，较之传统的复数四分之一下变频的方法，这种下变频方法能在保证I/Q数据同步下变频的情况下，节约了大量用于实现滤波器的硬件逻辑资源。
附图说明
图1为传统的I/Q正交下变频处理方法示意图。
图2为本发明的I/Q正交下变频实现方法示意图。
具体实施方式
以下结合附图对本发明的实施例做进一步的详细说明。
本发明中所提供的数字中频信号正交下变频的一种实现方法如下：
首先对输入的数字中频信号进行I路和Q路的四分之一下变频，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；然后对下变频后得到的I路信号和Q路信号的其中一路使用滤波器进行滤波，滤掉高频信号后，进行降采样抽取，另外一路不使用滤波器，只进行数字延迟处理，再进行降采样抽取。这里的降采样抽取指的是2取1保留奇数项或保留偶数项的2倍抽取；数字延迟处理指的是对其中1路不使用滤波器的I路信号或Q路信号进行(N-1)/2个周期的时间延迟。
如图2所示，为本发明的I/Q正交下变频实现方法示意图。首先用sin(ω0×k/fs)和cos(ω0×k/fs)分别与输入的中频信号IF(k)相乘，得到下变频后的I/Q相信号I(k)pre和Q(k)pre，其中fs为中频输入信号的采样频率，ω0为参与混频的本地载波频率。令ω0＝2×π×fs/4，即参与混频的本地载波频率等于中频输入信号数字采样频率的1/4。令输入信号中频频率ω表示为ω＝ω0+Δω,那么输入信号可以表示为：
为信号初始相位。则正交混频结果表达式为：
从混频后的I路信号和Q路信号出发，只对其中的一路使用滤波器，例如Q路信号，使用N阶FIR滤波器进行FIR滤波，滤掉高频信号后，进行降采样抽取，即2取1保留奇数项，得到Q(k)odd信号；
另外一路的I路信号不使用滤波器，从(1)式出发：
对混频信号I(k)pre进行(N-1)/2个周期数字延迟处理得到I(k)。其中N为奇数阶FIR滤波器的阶数。
这里需要声明，对于延迟后的I(k)我们同样可以用I(k)pre的表达式。因为在讨论传统下变频处理方法时我们也没有将数字滤波器的延迟计算在内，只要保证I项和Q项从下变频开始到抽取之前的数字延迟相等即可，这样表达有助于简化问题分析。
为了更清晰的说明抽取过程，将(7)展开
将ω0＝2×π×fs/4带入(8)中得到
仔细观察(9)当k取奇数时，得到
观察此处得到的I(k)odd与传统方法得到的I(k)odd只在系数上存在比例关系，可以通过调整滤波器系数量化以及数字滤波器输出截位使两者幅度保持一致。
由此得出了如图2所示的改进的数字中频信号正交下变频的实现方案。鉴于改进方法中I(k)odd与传统方法中I(k)odd的一致性，我们同样可以推导出结论：采用本发明的I/Q正交下变频实现方法所得Q(k)eve与传统方法所得Q(k)eve相等。
本发明还提供一种数字中频信号正交下变频的实现模块，包括：
四分之一下变频模块，用于对输入的数字中频信号进行I路和Q路的四分之一下变频，分别输出下变频后的I路信号和Q路信号，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；
数字滤波器模块，连接所述四分之一下变频模块输出的I路信号或Q路信号，用于对下变频后得到的I路信号或Q路信号进行滤波；
数字延迟处理模块，当所述数字滤波器模块连接所述四分之一下变频模块输出的I路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的Q路信号；当所述数字滤波器模块连接所述四分之一下变频模块输出的Q路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的I路信号；用于对下变频后得到的I路信号或Q路信号进行数字延迟处理；
降采样抽取模块，分别连接所述数字滤波器模块和所述数字延迟处理模块，用于分别对数字滤波器模块滤掉高频信号后的输出信号及所述数字延迟处理模块延迟处理后的输出信号进行降采样抽取。
其中，数字延迟处理模块为(N-1)/2个周期的时间延迟模块；降采样抽取模块为2取1保留奇数项或保留偶数项的2倍抽取模块；数字滤波器模块为N阶FIR滤波器。
应当指出，以上所述具体实施方式可以使本领域的技术人员更全面地理解本发明创造，但不以任何方式限制本发明创造。因此，尽管本说明书和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。
Claims (8)
1.一种数字中频信号正交下变频的实现方法，其特征在于，首先对输入的数字中频信号进行I路和Q路的四分之一下变频，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；然后对下变频后得到的I路信号和Q路信号的其中一路使用滤波器进行滤波，滤掉高频信号后，进行降采样抽取，另外一路不使用滤波器，只进行数字延迟处理，再进行降采样抽取。
2.根据权利要求1所述的数字中频信号正交下变频的实现方法，其特征在于，所述降采样抽取指的是2取1保留奇数项或保留偶数项的2倍抽取。
3.根据权利要求1所述的数字中频信号正交下变频的实现方法，其特征在于，所述数字延迟处理指的是对其中1路不使用滤波器的I路信号或Q路信号进行(N-1)/2个周期的时间延迟。
4.根据权利要求1所述的数字中频信号正交下变频的实现方法，其特征在于，所述滤波器为N阶FIR滤波器。
5.一种数字中频信号正交下变频的实现模块，其特征在于，包括：
四分之一下变频模块，用于对输入的数字中频信号进行I路和Q路的四分之一下变频，分别输出下变频后的I路信号和Q路信号，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；
数字滤波器模块，连接所述四分之一下变频模块输出的I路信号或Q路信号，用于对下变频后得到的I路信号或Q路信号进行滤波；
数字延迟处理模块，当所述数字滤波器模块连接所述四分之一下变频模块输出的I路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的Q路信号；当所述数字滤波器模块连接所述四分之一下变频模块输出的Q路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的I路信号；用于对下变频后得到的I路信号或Q路信号进行数字延迟处理；
降采样抽取模块，分别连接所述数字滤波器模块和所述数字延迟处理模块，用于分别对数字滤波器模块滤掉高频信号后的输出信号及所述数字延迟处理模块延迟处理后的输出信号进行降采样抽取。
6.根据权利要求5所述的一种数字中频信号正交下变频的实现模块，其特征在于，所述数字延迟处理模块为(N-1)/2个周期的时间延迟模块。
7.根据权利要求5所述的一种数字中频信号正交下变频的实现模块，其特征在于，所述降采样抽取模块为2取1保留奇数项或保留偶数项的2倍抽取模块。
8.根据权利要求5所述的一种数字中频信号正交下变频的实现模块，其特征在于，所述数字滤波器模块为N阶FIR滤波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410670974.0A CN104393841A (zh) | 2014-11-20 | 2014-11-20 | 一种数字中频信号正交下变频的实现方法及模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410670974.0A CN104393841A (zh) | 2014-11-20 | 2014-11-20 | 一种数字中频信号正交下变频的实现方法及模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104393841A true CN104393841A (zh) | 2015-03-04 |
Family
ID=52611690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410670974.0A Pending CN104393841A (zh) | 2014-11-20 | 2014-11-20 | 一种数字中频信号正交下变频的实现方法及模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104393841A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109327233A (zh) * | 2018-10-11 | 2019-02-12 | 广东博威尔电子科技有限公司 | 一种射频前端芯片中数字接收机下变频器设计方法 |
| CN116359871A (zh) * | 2023-03-24 | 2023-06-30 | 上海毫微太科技有限公司 | 一种信号处理方法和图像采集设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7127227B2 (en) * | 2000-09-21 | 2006-10-24 | Samsung Electronics Co., Ltd. | Digital down-converter |
| CN102946229A (zh) * | 2012-10-23 | 2013-02-27 | 三维通信股份有限公司 | 一种数字下变频的实现方法 |
| CN103095220A (zh) * | 2013-01-25 | 2013-05-08 | 西安电子科技大学 | 基于快行fir滤波器的微型sar数字下变频器设计方法 |
-
2014
- 2014-11-20 CN CN201410670974.0A patent/CN104393841A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7127227B2 (en) * | 2000-09-21 | 2006-10-24 | Samsung Electronics Co., Ltd. | Digital down-converter |
| CN102946229A (zh) * | 2012-10-23 | 2013-02-27 | 三维通信股份有限公司 | 一种数字下变频的实现方法 |
| CN103095220A (zh) * | 2013-01-25 | 2013-05-08 | 西安电子科技大学 | 基于快行fir滤波器的微型sar数字下变频器设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李鸣等: "基于希尔伯特变换的数字下变频器", 《淮阴师范学学报（自然科学版）》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109327233A (zh) * | 2018-10-11 | 2019-02-12 | 广东博威尔电子科技有限公司 | 一种射频前端芯片中数字接收机下变频器设计方法 |
| CN116359871A (zh) * | 2023-03-24 | 2023-06-30 | 上海毫微太科技有限公司 | 一种信号处理方法和图像采集设备 |
| CN116359871B (zh) * | 2023-03-24 | 2024-01-19 | 上海毫微太科技有限公司 | 一种信号处理方法和图像采集设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102346245B (zh) | 一种宽带中频信号数字下变频方法 | |
| CN108196230A (zh) | 一种被动雷达的两级数字信道化接收装置 | |
| CN101621279B (zh) | 数字下变频、滤波抽取的方法和装置 | |
| CN110210101A (zh) | 一种基于cem frm的动态非均匀窄过渡带滤波器组及设计方法 | |
| CN104954061A (zh) | 一种高速采样低速处理系统及方法 | |
| CN104393841A (zh) | 一种数字中频信号正交下变频的实现方法及模块 | |
| CN109639277A (zh) | 一种基于iserdes和并行fir滤波的高速信号预处理方法 | |
| CN106130507A (zh) | 高速并行位同步滤波器时变系数更新环路 | |
| CN103345379B (zh) | 一种复数乘法器及其实现方法 | |
| CN102946229B (zh) | 一种数字下变频的实现方法 | |
| Jiang et al. | FIR filter design based on FPGA | |
| CN103916199A (zh) | 一种天线信号的时延和相位调整装置与方法 | |
| CN105446702A (zh) | 一种基于串行fft ip核的宽带数字信道化并行处理方法 | |
| CN102594305A (zh) | 一种应用于智能卡时钟管脚的数字滤毛刺电路 | |
| CN109687826B (zh) | 一种基于模型设计的多通道下变频方法、装置和存储介质 | |
| CN109314492A (zh) | 数字预失真处理装置 | |
| CN107800441B (zh) | 一种信号处理方法及系统 | |
| CN202713455U (zh) | 一种视频信号处理装置 | |
| CN107562164A (zh) | 一种cpld/fpga输入复位信息号预处理电路及方法 | |
| CN103634027B (zh) | 超宽带信号的数字正交调制实时处理方法 | |
| CN203243356U (zh) | 移相法单边带调制数字音频移频器 | |
| CN103346827B (zh) | 稳健gsc波束形成器及其波束优化方法 | |
| CN105578083B (zh) | 低噪声ccd信号成像电子学系统 | |
| CN105022917A (zh) | 一种信号精确提取与处理方法 | |
| WO2016119397A1 (zh) | 一种实现信道估计的方法、装置及计算机存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150304 |