CN109326655B - 一种半导体变容器及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体变容器及其制造方法，该半导体变容器包括具有相对的第一表面和第二表面的衬底、衬底上的深孔、与衬底导电类型相反的第一高掺杂区和相同的第二高掺杂区、衬底的第一表面上的介质层和控制电极；深孔可为盲孔或通孔，填充有绝缘层和导电材料；控制电极位于介质层之上，并且两者的外缘与绝缘层和第一高掺杂区邻接。本发明通过利用两个金属‑氧化物‑半导体结构来实现变容器，使得变容器的可调范围和调制电压可以分别设计优化，具有较好的灵活性且制作工艺简单。

Description

一种半导体变容器及其制造方法

技术领域

本发明涉及半导体制造领域，具体涉及一种半导体变容器及其制造方法。

背景技术

变容器是一种可以随着控制参量的变化而改变电容值的器件，比如随着施加于其上的电压变化时，电容值也会发生变化。这种具有变容特性的器件被广泛地应用于放大器、振荡器以及频率合成器中。射频通讯系统中最重要的基础构件之一压控振荡器(VoltageControlled Oscillator，VCO)中，就使用变容器作为组件来产生可调整的稳定频率。

常用的变容器有金属氧化物半导体(MOS)变容器和微电子机械系统(MEMS)变容器。MOS变容器通过改变金属电极上的电压，控制衬底处于堆积、耗尽或者反型的状态，从而得到不同的电容值。MEMS变容器通过改变空气层的厚度，电极的重叠面积或两极板间的介质实现电容量的可调。

另一方面，随着摩尔定律难以持续，二维平面集成电路的发展受到限制，基于在半导体衬底中制造通孔来实现三维集成是一种先进的有望超越摩尔定律的技术路径，具有小尺寸、高性能、低功耗、多功能集成的优点。利用这些深孔结构(包括盲孔和通孔)，来提供一些片上的变容器，有助于拓宽三维集成技术在射频领域的应用。

发明内容

本发明的目的是提供一种半导体变容器及其制造方法，充分利用三维集成技术中形成的深孔结构，获得一种性能优异的半导体变容器。

为达到上述目的，本发明采用如下技术方案：

一种半导体变容器，包括衬底、衬底上的深孔和高掺杂区、衬底表面的介质层和控制电极。所述衬底具有相对的第一表面和第二表面；所述深孔可为盲孔或通孔，其中填充有绝缘层和第一导电材料。

所述深孔中的第一导电材料具体包括了铜、金、银、铂、镍、钨、铝、多晶硅、碳纳米管等材料中的一种或几种。

可选地，所述通孔中的第一导电材料和绝缘层之间，具有粘附层和阻挡层，其作用为防止第一导电材料向衬底中扩散，并增强第一导电材料与绝缘层的粘附性，可选材料为钛、钨、钽、氮化钛的组合。

所述衬底具有第一导电类型的掺杂，衬底材质为硅、锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、磷化铟、III-V族半导体材料、II-IV族半导体材料、有机半导体材料以及其他族半导体材料中的一种或几种。

所述衬底中具有两类高掺杂区，分别具有与衬底相同和相反导电类型的高浓度掺杂，与衬底相反导电类型的高掺杂区与深孔侧壁绝缘层不接触。

所述衬底第一表面具有一介质层，所述介质层之上设有控制电极。该介质层水平方向上介于深孔侧壁的绝缘层和与所述衬底具有相反导电类型的高掺杂区之间，介质层的外边缘与该绝缘层和该高掺杂区连接。所述介质层可为氧化硅、氮化硅、氮氧化硅以及高分子化合物介质材料中的一种或几种。所述控制电极的材质为铜、金、银、铂、镍、钨、铝、多晶硅、碳纳米管等材料中的一种或几种。

为了实现与其它器件的连接及电压的施加，在深孔中的第一导电材料、高掺杂区、控制电极这些区域之上具有接触通路孔。

所述衬底为裸片或所述衬底的第一表面和/或第二表面上具有下列结构中的一种或多种：半导体器件、电学互连层、微传感器结构、焊盘和钝化层。

所述衬底的第一表面和/或第二表面上具有重新布线层和金属凸点，所述金属凸点位于重新布线层上与重新布线层相连，二者提供三维芯片堆叠所需的电连接。

一种半导体变容器的制造方法，包括以下步骤：

提供衬底，在所述衬底的第一表面内形成高掺杂区；

在所述衬底的第一表面制作深孔；

在深孔侧壁和底部制作绝缘层，填充第一导电材料，其后去除衬底的第一表面多余的第一导电材料和绝缘层；

在所述衬底的第一表面制作介质层和控制电极；

在所述衬底的第一表面制作包覆整个表面的介电层，并形成接触通路孔；

减薄所述衬底的第二表面，露出深孔的底部。

所述高掺杂区的浓度为1.0×10¹⁸/cm³至1.0×10²¹/cm³，形成方法包括掩蔽离子注入和扩散。

所述制作深孔的方法为腐蚀、刻蚀、激光烧蚀和喷砂中的一种或几种的组合，深孔的形状可以为圆柱、圆锥、圆台、棱柱、棱锥、棱台。所述制作深孔侧壁和底部绝缘层的方法为热氧化、气相沉积、旋涂和喷胶中的一种或几种的组合。所述填充导电材料的方法包括蒸发、溅射、电镀、化学镀和化学气相沉积中一种或几种的组合，通孔中的填充形式可以为完全实心填充、保形中空填充或不规则填充。

所述深孔结构若为通孔，减薄衬底的第二表面露出深孔底部。在减薄阶段，对于较薄的衬底，为增强机械强度，在减薄前将所述衬底键合到一辅助晶圆上，防止减薄工艺对结构产生损伤。

本发明提出的变容器的工作原理与传统的MOS变容器和MEMS变容器有很大不同。对于传统MOS变容器，仅有一个MOS结构，通过改变该MOS的金属电极上的电压，使衬底处于堆积、耗尽或者反型的状态，从而在金属电极和衬底间得到变化的寄生电容值。对于本发明，实质有两个MOS结构，首先深孔和衬底间形成MOS1，在通孔的导电材料上施加偏压使MOS1处于强反型状态，此时由于少数载流子的产生率跟不上高频信号，使得MOS1的寄生电容处于最小值。同时，衬底表面的控制电极与衬底间形成MOS2，通过在控制电极上施加偏压，在其下的衬底表面将形成沟道，沟道把与衬底相反掺杂类型的高掺杂区和深孔绝缘层外侧的反型区连接起来，该高掺杂区起到了少数载流子供给源的作用，弥补了MOS1少子产生率低的影响，使MOS1的寄生电容增大。改变控制电极上的电压，以改变沟道的开启程度，MOS1的寄生电容增大幅度相应变化，从而MOS1的寄生电容可调。由此可以看出，本发明提出的变容器，可调电容范围依赖于MOS1，调制电压范围依赖于MOS2，使得这两个指标可以通过设计MOS1和MOS2的结构参数来分别进行优化，大大增加了灵活性。此外，该变容器制作方法与CMOS工艺兼容，易于实现。

附图说明

图1为实施例中形成高掺杂区后的纵剖面结构示意图。

图2为实施例中制作深孔后的纵剖面结构示意图。

图3为实施例中在深孔内和衬底的第一表面制作绝缘层，并用第一导电材料填充深孔后的纵剖面结构示意图。

图4为实施例中去除衬底的第一表面多余的第一导电材料和绝缘层后的纵剖面结构示意图。

图5和图6为实施例中在衬底的第一表面制作介质层和控制电极的纵剖面结构示意图。

图7为实施例中在衬底的第一表面制作介电层和接触通路孔的纵剖面结构示意图。

图8为实施例中减薄衬底的第二表面得到通孔后的纵剖面结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文提供的实施例用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了各种特定的工艺和材料的例子，但是本领域技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。另外，以下描述的一特征在另一特征之“上”的结构可以包括该两特征形成为直接接触的实施例，也可以包括另外的特征形成在该两特征之间的实施例，这样该两特征可能不是直接接触。另外，衬底的第一表面和第二表面是便于对衬底的两表面区分表述，并不用于限定两表面的结构相同或相异。且第一、第二、第三导电材料也是便于对三导电材料的区分表述，并不用于限定三导电材料的材质相同或相异。

本实施例提出的半导体变容器如图7-8所示，包括衬底10、衬底10中的深孔和高掺杂区，衬底表面的介质层和控制电极。如图1所示，首先提供衬底10，其材料优选硅，也可以为锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、磷化铟、III-V族半导体材料、II-IV族半导体材料、有机半导体材料以及其他族半导体材料中的一种或几种。所述衬底10具有某一导电类型的掺杂，可为P型或N型，掺杂剂浓度可为1.0×10¹²/cm³至3.0×10¹⁹/cm³。

通过掩蔽离子注入或扩散在衬底10的第一表面形成具有另一导电类型的第一高掺杂区20，即与衬底10的掺杂导电类型相反；类似地在衬底10的第一表面形成具有同一导电类型的第二高掺杂区21，即与衬底10的掺杂导电类型相同。第一高掺杂区20和第二高掺杂区21的掺杂剂浓度可为1.0×10¹⁸/cm³至1.0×10²¹/cm³。高掺杂区的掺杂浓度远大于衬底掺杂浓度，第一高掺杂区用来作为少数载流子的供应源，第二高掺杂区用来在衬底和接触通路孔间形成欧姆接触。

采用腐蚀、刻蚀、激光烧蚀和喷砂等方法中的一种或几种的组合，从衬底10的第一表面制作深孔，所述深孔的孔径在1～500μm范围内，所述深孔的深宽比范围是1:1～50:1。深孔形状可以为圆柱、圆锥、圆台、棱柱、棱锥、棱台。以圆柱形的深孔为例，图2示出了制作深孔后的纵剖面。

通过热氧化、热氮化、气相沉积、旋涂和喷胶等方法中的一种或几种的组合，在深孔侧壁及底部制作绝缘层30，可选材料为氧化硅、氮化硅、氮氧化硅、聚酰亚胺、聚对二甲苯、聚苯并环丁烯中的一种或几种。接着通过蒸发、溅射、电镀、化学镀和化学气相沉积等方法中的一种或几种的组合，在所述深孔中填充第一导电材料40，包括铜、金、银、铂、镍、钨、铝、多晶硅、碳纳米管等材料中的一种或几种。填充形式可以为完全实心填充、保形中空填充或不规则填充。以实心填充第一导电材料为例，图3示出了填充后的纵剖面。

可选地，在填充第一导电材料40之前，采用蒸发、溅射、电镀、化学镀和化学气相沉积等方法中的一种或几种的组合，在所述深孔中的第一导电材料40和绝缘层30之间，制作粘附层(图未示)和阻挡层(图未示)，可选材料为钛、钨、钽、氮化钛等材料中的一种或几种的组合。接着采用刻蚀或化学机械抛光的方法，将衬底10的第一表面上多余的第一导电材料和绝缘层去除，同时改善第一表面的平整度，如图4所示。

如图5所示，在衬底10的第一表面制作一层介质层50，优选的材料为氧化硅，也可以为氮化硅、氮氧化硅以及高分子化合物介质材料，制作方法为热氧化、气相沉积等。在介质层50之上，采用蒸发、溅射、电镀、化学镀和化学气相沉积等方法中的一种或几种的组合，制作一层第二导电材料60，包括铜、金、银、铂、镍、钨、铝、多晶硅、碳纳米管等材料中的一种或几种。刻蚀介质层50和第二导电材料60，得到如图6截面所示的结构，此时的介质层50的外缘必须邻接高掺杂区20和深孔的绝缘层30，实际应用时变容器的控制电压将施加于作为控制极的第二导电材料60上。

如图7所示，在衬底10的第一表面通过气相沉积制作介电层70，可选材料为无掺杂的硅酸盐玻璃、硼硅酸盐玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃、硼磷硅酸盐玻璃或其组合。刻蚀介电层70形成通孔，填入第三导电材料得到接触通路孔80、81、82、83，该第三导电材料包括铜、金、银、铂、镍、钨、铝、多晶硅、碳纳米管等材料中的一种或几种。接着进一步形成后端工艺(BEOL)结构(图未示)。

图7所示的盲孔结构已经具备了实现变容器的基本条件，可选地，可把盲孔加工为通孔，因为通孔可实现垂直方向信号的传递。制作通孔的方法为从衬底10的第二表面进行减薄，露出深孔的底部。对于较薄的衬底，为增强机械强度，需将所述衬底键合到辅助晶圆上，防止减薄工艺对结构产生损伤。减薄露孔后的纵剖面示意图如图8所示。

随后，可以进行基于通孔互连的三维集成技术的其他后续的工艺步骤，包括所述衬底第一和/或第二表面重新布线层和金属凸点制作，键合堆叠等，在此不再赘述。

该变容器的原理不同于公知的MOS变容器和MEMS变容器。以衬底10为P型掺杂说明该变容器的工作原理，此时，20为N型高掺杂区，21为P型高掺杂区。将接触通路孔80和83连接到Vss或Gnd电平，此时，衬底10处于系统中最低的电势。将接触通路孔82连接到高电平，该高电平的幅度需使得深孔周围的衬底区域被偏置于强反型区。在高频条件下，由于少数载流子的产生率跟不上信号频率，第一导电材料40、绝缘层30和衬底10形成的MOS结构的寄生电容处于最小电容值。这时，通过接触通路孔81在作为控制极的第二导电材料60上施加控制电压，随着控制电压增大，介质层50之下的衬底表面会由于反型而形成沟道，高掺杂区20中的载流子通过沟道流入绝缘层30周围的衬底，弥补了少数载流子产生率低的影响，使寄生电容增大。并且通过调节控制电压，沟道开启程度可以调整，也就是寄生电容增大的程度得以调整，其最大电容值为绝缘层30构成的电容。因此，在接触通路孔82和83对应的电极间得到可变电容。此外，可以使用多个变容器结构实现更大的电容可调范围和更复杂的电压依赖性，以适应于具体的应用需求。应当注意，此处的阐述中，各接触通路孔的电压配置仅为示例性的，不作为对本发明的限制，其它类似形式的电压配置也可以实现变容的功能。

虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种半导体变容器，包括：

一半导体衬底，具有相对的第一表面和第二表面，该衬底上含有第一高掺杂区和第二高掺杂区；

一深孔，开设于该衬底上的非第一高掺杂区和第二高掺杂区处，为盲孔或通孔，其一孔口位于该衬底的第一表面上，若为通孔，则其另一孔口位于所述衬底的第二表面上；该深孔内填充有第一导电材料；

一绝缘层，介于该深孔的内壁与该第一导电材料之间；

一介质层，位于该衬底的第一表面上，水平方向上介于该第一高掺杂区与该绝缘层之间并邻接，在该介质层上设有作为控制电极的第二导电材料；

一介电层，位于该衬底的第一表面所在侧的上方并覆盖整个该衬底；

若干接触通路孔，贯穿于该介电层，填充有第三导电材料，用于连接外部器件。

2.如权利要求1所述的半导体变容器，其特征在于，所述衬底具有第一导电类型的掺杂；所述第一高掺杂区具有与所述衬底相反导电类型的高浓度掺杂，所述第二高掺杂区具有与所述衬底相同导电类型的高浓度掺杂。

3.如权利要求1所述的半导体变容器，其特征在于，所述接触通路孔至少为4个，分别连接所述第一高掺杂区、第二高掺杂区、第一导电材料、第二导电材料。

4.如权利要求1所述的半导体变容器，其特征在于，所述衬底为裸片，或者其第一表面和/或第二表面上具有半导体器件、电学互连层、微传感器结构、焊盘、钝化层中的一种或几种。

5.如权利要求1所述的半导体变容器，其特征在于，所述衬底的第一表面和/或第二表面上具有重新布线层和金属凸点，所述金属凸点位于重新布线层上与重新布线层相连，二者提供三维芯片堆叠所需的电连接。

6.如权利要求1所述的半导体变容器，其特征在于，所述第一导电材料和绝缘层之间具有一粘附层和一阻挡层，该粘附层和阻挡层的材料包括钛、钨、钽、氮化钛中的一种或几种。

7.如权利要求1所述的半导体变容器，其特征在于，所述衬底的材料包括硅、锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、磷化铟、III-V族半导体材料、II-IV族半导体材料、有机半导体材料中的一种或几种；所述介质层的材料包括氧化硅、氮化硅、氮氧化硅、高分子化合物介质材料中的一种或几种；所述绝缘层的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、聚对二甲苯、聚苯并环丁烯中的一种或几种；所述第一导电材料、第二导电材料、第三导电材料包括铜、金、银、铂、镍、钨、铝、多晶硅、碳纳米管中的一种或几种。

8.一种权利要求1所述的半导体变容器的制造方法，包括以下步骤：

在半导体衬底的第一表面内形成与该衬底的导电类型相反的第一高掺杂区和相同的第二高掺杂区；

在该衬底的第一表面制作深孔，该深孔为盲孔；

在该深孔的侧壁和底部制作绝缘层，再向该深孔内填充第一导电材料，其后去除该衬底的第一表面上多余的第一导电材料和绝缘层；

在该衬底的第一表面的介于该绝缘层与该第一高掺杂区之间制作介质层和位于该介质层上的第二导电材料；

在该衬底的第一表面所在侧制作覆盖整个该衬底的介电层，并形成若干接触通路孔，该接触通路孔内填充有第三导电材料；

若该深孔为通孔，则减薄该衬底的第二表面，露出该深孔的底部的第一导电材料。

9.如权利要求8所述的方法，其特征在于，制作所述深孔的方法为腐蚀、刻蚀、激光烧蚀、喷砂中的一种或几种；制作所述绝缘层的方法为热氧化、气相沉积、旋涂、喷胶中的一种或几种；填充所述第一导电材料的方法为蒸发、溅射、电镀、化学镀和化学气相沉积中一种或几种，填充形式为完全实心填充、保形中空填充或不规则填充。

10.如权利要求8所述的方法，其特征在于，减薄所述衬底的第二表面前，将所述衬底键合到一辅助晶圆上。

Images