CN109309449B - 降低切换式电容器电荷泵的切换接通状态电阻的方法 - Google Patents

降低切换式电容器电荷泵的切换接通状态电阻的方法 Download PDF

Info

Publication number
CN109309449B
CN109309449B CN201810612154.4A CN201810612154A CN109309449B CN 109309449 B CN109309449 B CN 109309449B CN 201810612154 A CN201810612154 A CN 201810612154A CN 109309449 B CN109309449 B CN 109309449B
Authority
CN
China
Prior art keywords
stages
pair
field effect
type field
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810612154.4A
Other languages
English (en)
Other versions
CN109309449A (zh
Inventor
勾文敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GF
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GF filed Critical GF
Publication of CN109309449A publication Critical patent/CN109309449A/zh
Application granted granted Critical
Publication of CN109309449B publication Critical patent/CN109309449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及降低切换式电容器电荷泵的切换接通状态电阻的方法，所提供的是以FDSOI工艺技术实施的切换式电容器电荷泵及其形成方法。具体实施例包括提供FDSOI衬底；提供位在FDSOI衬底上方耦合于输入接端与输出接端之间的多级第一与第二对NFET与PFET，各级的第一与第二对彼此对立；提供位在该FDSOI衬底上方的多个第一与第二电容器，各第一与第二电容器分别连接至一级的第一与第二对NFET与PFET；将各对的NFET的背栅极与PFET的背栅极连接；将该连接的NFET及PFET背栅极连接至该对的前栅极；以及将各对的源极连接至该级内的对立对的前栅极。

Description

降低切换式电容器电荷泵的切换接通状态电阻的方法
技术领域
本发明关于电压转换电路，并且更尤指功率效率及输出电压获得改善的切换式电容器电荷泵。
背景技术
电荷泵电压产生器因为有能力将电压提升至超出接收自外部电源供应器的电压而为许多系统及应用的重要电路。其中一种重要应用为使用背栅极偏压提高效能及/或降低电路的功率。然而，若要产生超出供应与接地电压的背栅极偏压，需要高效率电荷泵，使其功率与面积的代价不会抵销效率提高及功率节省的优点。
图1A所示为以主体互补式金属氧化物半导体(CMOS)工艺实施的习知的电荷泵电压产生器电路设计，其中晶体管开关的主体(或背栅极)接地。言及图1A，切换电容器电荷泵100包括多级，例如：四级101、103、105及107。这四级各包括上半部及下半部。各级的上半部及下半部包括n型场效应晶体管(NFET)、p型场效应晶体管(PFET)及电容器。各NFET(例如：109、113、117、121、125、129、133及137)的背栅极如箭头符号所示接地，各PFET(例如：111、115、119、123、127、131、135及139)的背栅极如直角连接所示连接至各PFET的漏极。因此，晶体管开关的阈值电压及「接通」状态电阻因背栅极效应而较高，对于该级中以更高产生电压操作的开关尤其如此。这导致源送(sourcing)电流时等效电阻更高、输出电压更低、且效率更低。此外，随着多级电荷泵中从一级至下一级源送至各晶体管开关的主体电压增加，各晶体管开关的阈值电压跟着增加。
图1B所示为习知以隔离井工艺技术实施的电荷泵电压产生器电路设计，其中晶体管开关的隔离井(或背栅极)可连接至源极。请参阅图1B，与图1A的切换电容器电荷泵100相似的切换电容器电荷泵140亦包括多级，例如：四级141、143、145及147。这四级各包括上半部及下半部。各级的上半部及下半部包括NFET、PFET及电容器。各NFET及PFET(例如：149至179)的背栅极分别连接至各NFET及PFET的源极，如直角连接所示。尽管源极电压在「接通」状态期间提供背栅极偏压以降低阈值电压，但其在「断开」状态期间仍未动态切换至更低电压，因此，图1B的设计未提供具有更高「断开」状态电阻及更低漏电的其它效益。此外，隔离井(或背栅极)仅可连接至源极接端以避免井体扩散接面二极管出现非期望的顺偏。
因此，需要能够使以隔离井工艺实施的电荷泵电压产生器的晶体管开关的背栅极随着就各开关的前栅极所产生的相同电压而受偏压的方法。
发明内容
本发明的一态样为以全空乏硅绝缘体(FDSOI)工艺技术实施的切换式电容器电荷泵，其所具有的各晶体管开关的NFET及PFET的背栅极连接至该晶体管开关的前栅极。
本发明的另一态样是一种以就使用FDSOI工艺技术的晶体管开关的前栅极电压所产生的相同电压而对电荷泵电压产生器晶体管开关的背栅极进行偏压的方法。
本发明的附加态样及其它特征将会在以下说明中提出，并且对于审查以下内容的所属领域技术人员部分将会显而易见，或可经由实践本发明来学习。可如随附权利要求书中特别指出的内容来实现并且获得本发明的优点。
根据本发明，一些技术功效可通过一种装置来部分达成，该装置包括：FDSOI衬底(substrate)；位在FDSOI衬底上方耦合于输入接端与输出接端之间的多级第一与第二对的NFET与PFET，各级的第一与第二对彼此对立；以及位在该FDSOI衬底上方的多个第一与第二电容器，各第一与第二电容器分别连接至一级的第一与第二对的NFET与PFET，其中各对的NFET的背栅极及PFET的背栅极彼此连接并且连接至该对的前栅极，以及各对的源极连接至该级内的对立对的前栅极。
该装置的态样包括切换式电容器电荷泵。进一步态样包括：包括四级的该多级。另一态样包括第一切换频率(switching clock)(PHI1)及第二切换频率(PHI2)，其中该PHI1连接至该多者中偶数级的第一电容器且连接至该多者中奇数级的第二电容器，以及该PHI2连接至该多者中奇数级的第一电容器且连接至该多者中偶数级的第二电容器。进一步态样包括：各第一与第二电容器包括第一与第二接端，以及其中奇数级的各第一电容器的该第一接端连接至该PHI2，并且偶数级的各第一电容器的该第一接端连接至该PHI1；奇数级的各第二电容器的该第一接端连接至该PHI1，并且偶数级的各第二电容器的该第一接端连接至该PHI2；以及各第一与第二电容器的该第二接端分别连接至一级的第一或第二对NFET与PFET的源极接端。附加态样包括：该PHI1与PHI2分别包括供应电压(VDD)及接地，反之亦然。其它态样包括：该NFET的该背栅极包括隔离的p型井(p井)，并且该PFET的该背栅极包括n型井(n井)，反之亦然。进一步态样包括：一级的该第一对的PFET的漏极及该第二对的PFET的漏极分别连接至后继耦合级的该第一对的NFET的漏极及该第二对的NFET的漏极。附加态样包括：该输入接端连接至该多者的初始级的该第一对的NFET的漏极及该第二对的NFET的漏极，并且该输出接端连接至该多者的最后级的该第一对的PFET的漏极及该第二对的PFET的漏极。
本发明的另一态样为一种方法，其包括：提供FDSOI衬底；提供位在FDSOI衬底上方耦合于输入接端与输出接端之间的多级第一与第二对NFET与PFET，各级的第一与第二对彼此对立；提供位在该FDSOI衬底上方的多个第一与第二电容器，各第一与第二电容器分别连接至一级的第一与第二对NFET与PFET；将各对的NFET的背栅极与PFET的背栅极连接；将该连接的NFET及PFET背栅极连接至该对的前栅极；以及将各对的源极连接至该级内的对立对的前栅极。
本发明的态样包括：包括四级的该多级。进一步态样包括：提供PHI1及PHI2；将该PHI1连接至该多者中偶数级的第一电容器且连接至该多者中奇数级的第二电容器；以及将该PHI2连接至该多者中奇数级的第一电容器且连接至该多者中偶数级的第二电容器。另一态样包括：将连至该PHI2的奇数级中各第一电容器的第一接端与连至该PHI1的偶数级中各第一电容器的第一接端连接；将连至该PHI1的奇数级中各第二电容器的第一接端与连至该PHI2的偶数级中各第二电容器的第一接端连接；以及分别将各第一与第二电容器的第二接端连接至一级的第一或第二对NFET与PFET的源极接端。进一步态样包括：所提供的NFET的该背栅极包括隔离的p井，并且所提供的PFET的该背栅极包括n井，反之亦然。附加态样包括：分别将一级的该第一对的PFET的漏极及该第二对的PFET的漏极连接至后继耦合级的该第一对的NFET的漏极及该第二对的NFET的漏极。其它态样包括：将该输入接端连接至该多者的初始级的该第一对的NFET的漏极及该第二对的NFET的漏极，并且将该输出接端连接至该多者的最后级的该第一对的PFET的漏极及该第二对的PFET的漏极。
本发明的再一态样为一种装置，其包括：FDSOI衬底；位在该FDSOI上方耦合于输入接端与输出接端之间的四级的第一与第二对NFET与PFET，该四级中各者的第一与第二对彼此对立；以及位在该FDSOI衬底上方的多个第一与第二电容器，各第一与第二电容器分别连接至第一与第二对NFET与PFET，其中各对的NFET的隔离的p井背栅极与PFET的n井背栅极彼此连接并且连接至该对的前栅极，而各对的源极连接至该级内的对立对的前栅极。
本发明的态样包括：该装置包括切换式电容器电荷泵。另一态样包括PHI1及PHI2，其中该PHI1连接至该多者中偶数级的第一电容器且连接至该多者中奇数级的第二电容器，以及该PHI2连接至该多者中奇数级的第一电容器且连接至该多者中偶数级的第二电容器。再一态样包括：各第一与第二电容器包括第一与第二接端，以及其中奇数级的各第一电容器的该第一接端连接至该PHI2，并且偶数级的各第一电容器的该第一接端连接至该PHI1；奇数级的各第二电容器的该第一接端连接至该PHI1，并且偶数级的各第二电容器的该第一接端连接至该PHI2；以及各第一与第二电容器的该第二接端分别连接至一级的第一或第二对NFET与PFET的源极接端。
本发明的附加态样及技术功效经由以下详细说明对于所属领域技术人员将会轻易地变为显而易见，其中本发明的具体实施例单纯地通过经深思用以实行本发明的最佳模式的说明来描述。如将会了解的是，本发明能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改，全都不会脱离本发明。因此，图式及说明本质上要视为说明性，而不是作为限制。
附图说明
本发明是在随附图式的附图中举例来说明，但非作为限制，图中相似的参考附图标记指类似的组件，并且其中：
图1A示意性绘示以主体CMOS工艺实施的背景电荷泵电压产生器电路；
图1B示意性绘示以隔离井工艺实施的背景电荷泵电压产生器电路；
图2根据一例示性具体实施例，示意性绘示以FDSOI工艺技术实施的切换式电容器电荷泵，其所具有的各晶体管开关的NFET及PFET的背栅极连接至该晶体管开关的前栅极；
图3A及3B根据一例示性具体实施例，绘示图2的FDSOI切换式电容器电荷泵的替代切换式背栅极偏压操作；以及
图4A及4B分别为对应于图3A及3B的简化波形图。
具体实施方式
在底下的说明中，为了解释，提出许多特定细节以便透彻理解例示性具体实施例。然而，应显而易知的是，没有这些特定细节或利用均等配置也可实践例示性具体实施例。在其它实例中，众所周知的结构及装置是以方块图形式来展示，为的是要避免不必要地混淆例示性具体实施例。另外，除非另有所指，本说明书及权利要求书中用来表达成分、反应条件等等的量、比率、及数值特性的所有数字都要了解为在所有实例中是以「约」一语来修饰。
本发明处理并解决晶体管开关的NFET及PFET的背栅极一经连接至其前栅极便源送电流时阈值电压愈高导致等效电阻愈高、输出电压愈低及效率愈低的目前问题。该问题特别是通过以就使用FDSOI工艺技术(或不具有井体扩散接面二极管的任何独立多栅极工艺)的前栅极电压所产生的相同电压而对晶体管开关的背栅极进行偏压来解决，用以使「接通」状态期间的晶体管开关的阈值电压降低，并且使「断开」状态期间的阈值电压切换提升。
根据本发明的具体实施例的方法包括FDSOI衬底。位在该FDSOI衬底上方的耦合于输入接端与输出接端之间的多级第一与第二对NFET及PFET，各级的该第一与第二对彼此对立。位在该FDSOI衬底上方的多个第一与第二电容器，各第一与第二电容器分别连接至一级的第一与第二对NFET与PFET。各对中NFET的背栅极连接至PFET的背栅极。该连接的NFET及PFET背栅极连接至该对的前栅极，以及各对的源极连接至该级内的对立对的前栅极。
单纯地通过所思最佳模式的描述，还有其它态样、特征、以及技术功效经由下文的详细说明对于所属领域技术人员将显而易知，其中表示并且说明的是较佳具体实施例。本发明能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改。因此，图式及说明本质上要视为说明性，而不是作为限制性。
图2根据一例示性具体实施例，示意性绘示以FDSOI工艺技术实施的切换式电容器电荷泵，其所具有的各晶体管开关的NFET及PFET的背栅极连接至该晶体管开关的前栅极。切换式电容器电荷泵200是以FDSOI工艺技术(为便于说明而图未示)实施，并且包括耦合于输入接端209与输出接端211之间的多级，例如201、203、205及207，如图2所示。这四级各包括两对NFET与PFET，例如：NFET 213与PFET 215及NFET 217与PFET 219；NFET 221与PFET223及NFET 225与PFET 227；NFET 229与PFET 231及NFET 233与PFET 235；以及NFET 237与PFET 239及NFET 241与PFET 243。各NFET的背栅极可由例如隔离的p井所构成，并且各PFET的背栅极可由例如n井所构成，反之亦然。
具有两接端的电容器(例如：电容器245至259)连接至各级的各对NFET与PFET，例如：电容器245及NFET 213与PFET 215、以及电容器259及NFET 217与PFET 219。各级的各对NFET与PFET(例如：级201的NFET 213与PFET 215及NFET 217与PFET 219)的背栅极如线件261所示彼此连接，并且如线件263所示连接至各对的前栅极。各对的NFET与PFET(例如：NFET 213与PFET 215)的源极接端亦连接至各级的对立对NFET与PFET(例如：级201的NFET217与PFET 219)的前栅极，如线件265所示。另外，一对NFET与PFET的PFET(例如：PFET 215)的漏极、及该级中对立对的NFET与PFET的PFET(例如：PFET 219)的漏极彼此连接，还连接至后继耦合级的NFET(例如：级203的NFET 221与NFET 225)的漏极，如线件267所示。再者，输入接端209连接至初始级(例如：级201)的NFET 213与217的各漏极，而输出接端211连接至最后级(例如：级207)的PFET 239与243的各漏极。在一项实例中，漏极与源极描述晶体管的接端，虽然如此，不仅两者对称，漏极或源极一词还可以无终止(interminale)。
图2的FDSOI切换式电容器电荷泵200亦包括PHI1 269与PHI2271。PHI1 269如线件273所示分别连接至偶数级的该对NFET与PFET的电容器(例如：级203与207的电容器247与251)，并且如线件275所示分别连接至奇数级的该对NFET与PFET的电容器(例如：级201与205的电容器259与255)。类似的是，PHI2 271如线件277所示分别连接至奇数级的该对NFET与PFET的电容器(例如：级201与205的电容器245与249)，并且如线件279所示分别连接至偶数级的该对NFET与PFET的电容器(例如：级203与207的电容器257与253)。PHI1 269与PHI2271分别为VDD及接地，反之亦然，并且交替。所以，可以就使用FDSOI工艺技术(或不具有井体扩散接面二极管的任何独立多栅极工艺)的前栅极电压所产生的相同电压对各晶体管开关(例如：NFET 213与PFET 215)的背栅极进行偏压。
图3A及3B根据一例示性具体实施例，绘示图2的FDSOI切换式电容器电荷泵200的替代切换式背栅极偏压操作，以及图4A及4B分别为对应于图3A及3B的简化波形图。言及图3A，于图2的PHI1 269施加偏压时，PHI1 269为VDD，并且连接至PHI1 269的NFET(NFET 217、221、233及237)各遭受停用或处于「断开」状态，以及连接至PHI1 269的PFET(例如：PFET219、223、235及239)各遭受启动或处于「接通」状态。再者，如以上所述，当PHI1 269为处于在「接通」状态的VDD时，PHI2 271为处于「断开」状态的0或接地，如图4A的阴影区401所强调者。所以，连接至PHI2 271的NFET(例如：NFET 213、225、229及241)各遭受启动或处于「接通」状态，而连接至PH12 271的PFET(例如：PFET 215、227、231及243)各遭受停用或处于「断开」状态。
随后，如箭号301所示将等于VDD的输入电压(VIN)施加至输入接端209时，初始VDD与经由背及前栅极连接263及源极及前栅极连接265从PHI1 269施加至PFET 219的VDD组合以产生2VDD，接着将其转移至级203的主动NFET 225，如箭号303所示。因为PFET 227遭受停用，所以2VDD与经由连接263及265从PHI1 269施加至PFET 223的VDD组合以产生3VDD，接着将其转移至级205的主动NFET 229，如箭号305所示。依相同模式，因为PFET 231遭受停用，所以3VDD与经由连接263及265从PHI1 269施加至PFET 235的VDD组合以产生4VDD，接着将其转移至级207的主动NFET 241，如箭号307所示。再次地，因为PFET 243遭受停用，所以4VDD与经由连接263及265从PHI1 269施加至PFET 239的VDD组合以产生5VDD，接着将其转移至输出接端211，如箭号309所示。
图3B与图3A等同，本实例中除外，于图2的PHI2 271施加偏压，因此，PHI2 271为VDD，并且连接至PHI2 271的NFET(NFET 213、225、229及241)各遭受停用或处于「断开」状态，以及连接至PHI2 271的PFET(例如：PFET 215、227、231及243)各遭受启动或处于「接通」状态。再者，如以上所述，当PHI2 271为处于在「接通」状态的VDD时，PHI1 269为处于「断开」状态的0或接地，如图4B的阴影区403所强调者。所以，连接至PHI1 269的NFET(例如：NFET217、221、233及237)各遭受启动或处于「接通」状态，而连接至PH11 269的PFET(例如：PFET219、223、235及239)各遭受停用或处于「断开」状态。
随后，如箭号311所示将等于VDD的输入VIN施加至输入接端209时，初始VDD与经由背及前栅极连接263及源极及前栅极连接265从PHI2271施加至PFET 215的VDD组合以产生2VDD，接着将其转移至级203的主动NFET 221，如箭号313所示。再次地，因为PFET 223遭受停用，所以2VDD与经由连接263及265从PHI2 271施加至PFET 227的VDD组合以产生3VDD，接着将其转移至级205的主动NFET 233，如箭号315所示。依相同模式，因为PFET 235遭受停用，所以3VDD与经由连接263及265从PHI2 271施加至PFET 231的VDD组合以产生4VDD，接着将其转移至级207的主动NFET 237，如箭号317所示。再次地，因为PFET 239遭受停用，所以4VDD与经由连接263及265从PHI2 271施加至PFET 243的VDD组合以产生5VDD，接着将其转移至输出接端211，如箭号319所示。
本发明的具体实施例可达到数种技术功效，包括降低阈值电压，因此，使充电与泵送期间的「接通」状态切换电阻更低，导致源送电流时的等效电阻更低、输出电压更高且效率更高；在保持阶段期间，晶体管开关返回到其非背栅极偏压的阈值电压，因此，达到更高的「断开」状态开关电阻，使漏电流降到最小，藉此提升效率；对于多级电荷泵，各级中的晶体管开关的阈值电压等同，因为所有开关在源极与主体之间有等同的电压差(VSB)，「接通」状态时为VDD，而「断开」状态时VSB＝0；以及本发明不需要另外消耗功率的附加背栅极偏压产生器电路，因为背栅极以自产生的切换前栅极电压而受偏压。根据本发明的具体实施例所形成的装置符合各种产业应用的利用性要求，例如微处理器、智能型手机、移动电话、蜂巢式手机、机顶盒、DVD录像机与播放器、汽车导航、打印机与外围装置、网络链接与电信设备、游戏系统及数字相机。本发明符合包括电荷泵电压产生器在内的各类型集成电路(IC)中任一者的产业利用性。
在前述说明中，本发明乃参照其具体例示性具体实施例来说明。然而，明显的是，可对其实施各种修改和变更而不脱离本发明较广的精神与范畴，如权利要求书所提。本说明书及图式从而要视为说明性而非作为限制。了解的是，本发明能够使用各种其它组合及具体实施例，并且如本文中所表达，能够在本发明概念的范畴内作任何变更或修改。

Claims (20)

1.一种电荷泵电压产生器，包含：
全空乏硅绝缘体衬底；
位在该全空乏硅绝缘体衬底上方的耦合于输入接端与输出接端之间的具有第一与第二对n型场效应晶体管及p型场效应晶体管的多级，各该多级的各该第一与第二对在彼此中具有相对的组态；以及
位在该全空乏硅绝缘体衬底上方的多个第一与第二电容器，各第一与第二电容器分别连接至各该多级的该第一与第二对n型场效应晶体管及p型场效应晶体管，
其中，各对的n型场效应晶体管的背栅极及p型场效应晶体管的背栅极彼此连接并且连接至该对的前栅极，以及其中，各对的源极连接至各该多级内的相对的对的前栅极。
2.如权利要求1所述的电荷泵电压产生器，其中，该电荷泵电压产生器包含切换式电容器电荷泵。
3.如权利要求1所述的电荷泵电压产生器，其中，该多级包含四级。
4.如权利要求3所述的电荷泵电压产生器，更包含第一切换频率及第二切换频率，
其中，该第一切换频率连接至该多级中偶数级的第一电容器且连接至该多级中奇数级的第二电容器，以及该第二切换频率连接至该多级中奇数级的第一电容器且连接至该多级中偶数级的第二电容器。
5.如权利要求4所述的电荷泵电压产生器，其中，各该第一与第二电容器包含第一与第二接端，以及其中，奇数级的各第一电容器的该第一接端连接至该第二切换频率，并且偶数级的各第一电容器的该第一接端连接至该第一切换频率；奇数级的各第二电容器的该第一接端连接至该第一切换频率，并且偶数级的各第二电容器的该第一接端连接至该第二切换频率；以及各该第一与第二电容器的该第二接端分别连接至各该多级的该第一与第二对n型场效应晶体管及p型场效应晶体管的源极接端。
6.如权利要求5所述的电荷泵电压产生器，其中，该第一切换频率与第二切换频率分别包含供应电压(VDD)及接地，反之亦然。
7.如权利要求1所述的电荷泵电压产生器，其中，该n型场效应晶体管的该背栅极包含隔离的p型井(p井)，并且该p型场效应晶体管的该背栅极包含n型井(n井)，反之亦然。
8.如权利要求1所述的电荷泵电压产生器，其中，该多级的一级的该第一对的p型场效应晶体管的漏极及该第二对的p型场效应晶体管的漏极分别连接至该多级的后继耦合级，但不是最后级，的该第一对的n型场效应晶体管的漏极及该第二对的n型场效应晶体管的漏极。
9.如权利要求1所述的电荷泵电压产生器，其中，该输入接端连接至该多级的初始级的该第一对的n型场效应晶体管的漏极及该第二对的n型场效应晶体管的漏极，并且其中，该输出接端连接至该多级的最后级的该第一对的p型场效应晶体管的漏极及该第二对的p型场效应晶体管的漏极。
10.一种制作电荷泵电压产生器的方法，该方法包含：
提供全空乏硅绝缘体衬底；
提供位在该全空乏硅绝缘体衬底上方的耦合于输入接端与输出接端之间的多级的第一与第二对n型场效应晶体管及p型场效应晶体管，各该多级的各该第一与第二对在彼此中具有相对的组态；
提供位在该全空乏硅绝缘体衬底上方的多个第一与第二电容器，各该第一与第二电容器分别连接至各该多级内的该第一与第二对n型场效应晶体管及p型场效应晶体管；
将各对的n型场效应晶体管的背栅极与p型场效应晶体管的背栅极连接；
将该连接的n型场效应晶体管及p型场效应晶体管的背栅极连接至该对的前栅极；以及
将各对的源极连接至各该多级内的相对的对的前栅极。
11.如权利要求10所述的方法，其中，该多级包含四级。
12.如权利要求10所述的方法，更包含：
提供第一切换频率及第二切换频率；
将该第一切换频率连接至该多级中偶数级的第一电容器且连接至该多级中奇数级的第二电容器；以及
将该第二切换频率连接至该多级中奇数级的第一电容器且连接至该多级中偶数级的第二电容器。
13.如权利要求12所述的方法，包含：
将连至该第二切换频率的奇数级中各第一电容器的第一接端与连至该第一切换频率的偶数级中各第一电容器的第一接端连接；
将连至该第一切换频率的奇数级中各第二电容器的第一接端与连至该第二切换频率的偶数级中各第二电容器的第一接端连接；以及
分别将各该第一与第二电容器的第二接端连接至各该多级内的第一与第二对n型场效应晶体管及p型场效应晶体管的源极接端。
14.如权利要求10所述的方法，其中，所提供的该n型场效应晶体管的该背栅极包含隔离的p型井(p井)，并且所提供的该p型场效应晶体管的该背栅极包含n型井(n井)，反之亦然。
15.如权利要求10所述的方法，包含分别将该多级的一级的该第一对的p型场效应晶体管的漏极及该第二对的p型场效应晶体管的漏极连接至该多级的后继耦合级，但不是最后级，的该第一对的n型场效应晶体管的漏极及该第二对的n型场效应晶体管的漏极。
16.如权利要求10所述的方法，包含：
将该输入接端连接至该多级的初始级的该第一对的n型场效应晶体管的漏极及该第二对的n型场效应晶体管的漏极；以及
将该输出接端连接至该多级的最后级的该第一对的p型场效应晶体管的漏极及该第二对的p型场效应晶体管的漏极。
17.一种电荷泵电压产生器，包含：
全空乏硅绝缘体衬底；
位在该全空乏硅绝缘体衬底上方的耦合于输入接端与输出接端之间的四级第一与第二对n型场效应晶体管及p型场效应晶体管，该四级中各级的各该第一与第二对在彼此中具有相对的组态；以及
位在该全空乏硅绝缘体衬底上方的多个第一与第二电容器，各该第一与第二电容器分别连接至各该四级中该第一与第二对n型场效应晶体管及p型场效应晶体管，
其中，各对的n型场效应晶体管的隔离的p型井(p井)背栅极及p型场效应晶体管的n型井(n井)背栅极彼此连接并且连接至该对的前栅极，以及其中，各对的源极连接至各该四级内的相对的对的前栅极。
18.如权利要求17所述的电荷泵电压产生器，其中，该电荷泵电压产生器包含切换式电容器电荷泵。
19.如权利要求17所述的电荷泵电压产生器，更包含第一切换频率及第二切换频率，
其中，该第一切换频率连接至该四级中偶数级的第一电容器且连接至该四级中奇数级的第二电容器，以及该第二切换频率连接至该四级中奇数级的第一电容器且连接至该四级中偶数级的第二电容器。
20.如权利要求19所述的电荷泵电压产生器，其中，各该第一与第二电容器包含第一与第二接端，以及其中，奇数级的各第一电容器的该第一接端连接至该第二切换频率，并且偶数级的各第一电容器的该第一接端连接至该第一切换频率；奇数级的各第二电容器的该第一接端连接至该第一切换频率，并且偶数级的各第二电容器的该第一接端连接至该第二切换频率；以及各第一与第二电容器的该第二接端分别电连接至各该四级的该第一与第二对n型场效应晶体管及p型场效应晶体管的源极接端。
CN201810612154.4A 2017-07-26 2018-06-14 降低切换式电容器电荷泵的切换接通状态电阻的方法 Active CN109309449B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/660,577 2017-07-26
US15/660,577 US10109620B1 (en) 2017-07-26 2017-07-26 Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage

Publications (2)

Publication Number Publication Date
CN109309449A CN109309449A (zh) 2019-02-05
CN109309449B true CN109309449B (zh) 2020-09-29

Family

ID=63833044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810612154.4A Active CN109309449B (zh) 2017-07-26 2018-06-14 降低切换式电容器电荷泵的切换接通状态电阻的方法

Country Status (3)

Country Link
US (1) US10109620B1 (zh)
CN (1) CN109309449B (zh)
TW (1) TWI677174B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937085A (zh) * 2005-09-23 2007-03-28 旺宏电子股份有限公司 有着消除寄生二极管开启电路的负电荷泵
CN102265494A (zh) * 2008-12-18 2011-11-30 Nxp股份有限公司 电荷泵电路
CN102751867A (zh) * 2012-07-10 2012-10-24 北京大学 Pmos正高压电荷泵
CN104205594A (zh) * 2012-03-23 2014-12-10 Soitec公司 包含多栅极晶体管的电荷泵电路及其操作方法
CN105281564A (zh) * 2014-07-07 2016-01-27 力旺电子股份有限公司 四相电荷泵电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081371A (en) 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
US6429723B1 (en) * 1999-11-18 2002-08-06 Texas Instruments Incorporated Integrated circuit with charge pump and method
US6919236B2 (en) * 2002-03-21 2005-07-19 Advanced Micro Devices, Inc. Biased, triple-well fully depleted SOI structure, and various methods of making and operating same
KR100562651B1 (ko) * 2003-10-30 2006-03-20 주식회사 하이닉스반도체 다단 전압 펌프 회로
FR2967538B1 (fr) * 2010-11-16 2013-11-01 St Microelectronics Rousset Procede pour moduler l'impedance d'un circuit d'antenne
US9484270B2 (en) * 2014-09-16 2016-11-01 International Business Machines Corporation Fully-depleted silicon-on-insulator transistors
WO2017037568A1 (en) * 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
US10068918B2 (en) * 2015-09-21 2018-09-04 Globalfoundries Inc. Contacting SOI subsrates
US20170162557A1 (en) * 2015-12-03 2017-06-08 Globalfoundries Inc. Trench based charge pump device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937085A (zh) * 2005-09-23 2007-03-28 旺宏电子股份有限公司 有着消除寄生二极管开启电路的负电荷泵
CN102265494A (zh) * 2008-12-18 2011-11-30 Nxp股份有限公司 电荷泵电路
CN104205594A (zh) * 2012-03-23 2014-12-10 Soitec公司 包含多栅极晶体管的电荷泵电路及其操作方法
CN102751867A (zh) * 2012-07-10 2012-10-24 北京大学 Pmos正高压电荷泵
CN105281564A (zh) * 2014-07-07 2016-01-27 力旺电子股份有限公司 四相电荷泵电路

Also Published As

Publication number Publication date
TW201911722A (zh) 2019-03-16
TWI677174B (zh) 2019-11-11
US10109620B1 (en) 2018-10-23
CN109309449A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
CN102084489B (zh) 动态驱动的深n阱电路
KR100399693B1 (ko) 챠지 펌프 회로
US9647452B2 (en) Electrostatic discharge protection for level-shifter circuit
CN209120057U (zh) 电路
CN104319275A (zh) 静电放电保护电路
US9985016B2 (en) Charge pump circuit for providing multiplied voltage
US8456225B1 (en) Negative charge pump
KR100254601B1 (ko) Mos 논리회로
US8497726B2 (en) Level shifter
KR20180035696A (ko) 반도체 장치
KR20100120265A (ko) 전하 펌프 회로 및 방법
US20070262806A1 (en) Level shifting circuit having junction field effect transistors
WO2018156261A1 (en) Level shifter for voltage conversion
KR20100044114A (ko) 이상적인 충전 전달을 갖는 ｈｖｎｍｏｓ/ｈｖｐｍｏｓ 스위칭된 캐패시터 충전 펌프
CN109309449B (zh) 降低切换式电容器电荷泵的切换接通状态电阻的方法
US20090207539A1 (en) I/o circuit
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
US9698763B1 (en) Ultra low voltage ring oscillator with redundant inverter
US8686882B2 (en) High-frequency semiconductor switch and terminal device
CN106612112A (zh) 具有共享有源负载的轨对轨比较器
US11309792B2 (en) Voltage converter circuit
US10348288B2 (en) Differential output circuit
JP2018019333A (ja) 半導体スイッチング回路
US9112406B2 (en) High efficiency charge pump circuit
EP1739834A1 (en) An analogue switch, a switch system and a method for use therewith

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210312

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GF

TR01 Transfer of patent right