CN109309058A - 电子芯片 - Google Patents

Abstract

电子芯片包括：导电焊盘，位于衬底的前侧，衬底由半导体材料制成；腔体，从衬底的背侧延伸至衬底中，每个腔体到达导电焊盘；导电层，覆盖腔体的壁和底部并且包括导电层的多个部分，每个部分在背侧上延伸在两个腔体之间，导电层的每个部分局部地位于突起上；以及电路，能够检测在两个焊盘之间测量的电气特性的变化。

Description

电子芯片

相关申请的交叉引用

本申请要求于2017年7月27日提交的法国专利申请第17/57142号的优先权，其内容在法律允许的最大程度上通过引用被整体并入本文。

技术领域

本公开内容涉及电子芯片，例如，防止从背侧实施的攻击的电子芯片。

背景技术

电子芯片可能会受到攻击，目的在于确定芯片的操作和从中提取机密信息。

通过集成电路操作的盗印信息的方法包括刻蚀芯片的背侧(例如，通过化学刻蚀或通过化学机械抛光)。这样就可以访问芯片的有源部分，例如，通过利用离子束刻蚀腔体，以在那里建立与位于前侧的部件的接触。在第一刻蚀步骤，盗印者可以看到位于背侧的可能的芯片保护装置，并在对抗措施被触发之前拆除它们。例如，这种对抗措施可以是破坏芯片中所包含的信息。

发明内容

因此，实施例提供了电子芯片，该电子芯片包括：导电焊盘，位于半导体材料衬底前侧；腔体，被从衬底背侧刻蚀进入衬底，每个腔体到达导电焊盘；导电层，覆盖腔体的壁和底部，并且包括在背侧将特定腔体两两连接的导电层部分，每个导电层部分局部地位于突起上；以及电路，能够检测两个焊盘之间测量的电气特性的变化。

根据实施例，每个突起的长度近似在分离腔体的距离的从10％到40％的范围内，该腔体在其间具有突起。

根据实施例，特定导电层部分在突起的较低部分的级别被中断。

根据实施例，绝缘材料填满腔体，并覆盖芯片的背侧和导电层，绝缘材料是不透明的，并且该绝缘材料具有比导电层材料低的刻蚀选择性。

根据实施例，突起是由与衬底相同的材料制成的。

根据实施例，突起是由电绝缘材料制成的。

根据实施例，电路能够测量焊盘之间的电阻，并且每个焊盘被直接连接到导电层。

根据实施例，电路能够测量焊盘之间的电容，并且每个焊盘与导电层由绝缘材料的第一层分离开。

实施例提供了电子芯片的制造方法，该制造方法包括：a)在半导体衬底的前侧形成导电焊盘；b)从衬底的背侧刻蚀与导电焊盘相对的腔体；c)刻蚀衬底的背侧直到腔体到达相应的焊盘，并在腔体之间形成突起；4)利用导电层覆盖衬底的背侧；以及e)刻蚀导电层以形成多个部分，每一部分在两个腔体之间延伸，每一部分都局部地位于突起上。

根据实施例，刻蚀导电层的步骤e)也包括形成在突起的级别被中断的导电层部分。

根据实施例，突起是由刻蚀掩模部分形成的。

根据实施例，绝缘材料的第一层是在步骤c)和d)之间沉积在腔体的壁和底部上的。

前述的及其它特征和优点将在对与附图有关的具体实施例的以下非限制性描述中详细讨论。

附图说明

图1是防止背侧攻击的芯片的简化的截面图；

图2是防止背侧攻击的芯片的实施例的简化的截面图；

图3是在从背侧执行刻蚀之后图2的芯片的截面图；以及

图4A到图4E是图示图2的芯片的制造步骤的简化的截面图。

具体实施方式

相同的元件在不同的图中被指定具有相同的参考标号，进一步地，各种图不是按比例绘制。为清楚起见，只有对理解所描述的实施例有用的那些步骤和元件被示出并且被详细描述。特别地，电气特性(电容、电阻……)测量电路未被示出。

在以下描述中，当提及限制绝对位置的术语(诸如术语“前”、“后”等)，或者相对位置(诸如术语“较高”、“较低”等)，或者限制取向的术语(诸如术语“水平”、“垂直”)时，参考图中的有关元件的取向。除非另有指明，否则表达“近似”和“基本上”是指在10％以内，更优选地在5％以内。

图1是防止背侧攻击的芯片的截面图。

芯片包括由半导体材料制成的衬底2(例如，硅)。导电焊盘位于衬底2的前侧，在图1中示出导电焊盘中的三个导电焊盘4、6和8。衬底2也包括腔体，腔体从背侧打开，与每个导电焊盘4、6和8相对。导电焊盘4、6和8构成相应的腔体的底部。腔体的壁和底部由导电层10覆盖，导电层10具有从背侧延伸的部分11。导电层10的部分11将特定腔体两两连接。在图1中，焊盘6和8由导电层10的部分11直接连接。类似地，焊盘4被直接连接到导电层10，例如连接到导电焊盘(未示出)。

芯片进一步包括电路(未示出)，电路能够测量两个导电焊盘之间的电气特性并且检测该特性的变化。这种测量可以被偶然地或持续地执行。例如，电气特性是两个焊盘之间的电阻或者电容。在特性是电容的情况下，电绝缘材料层(未示出)位于导电层10与腔体的壁和底部之间，以在每个导电焊盘和导电层10之间形成电容器。在特性是电阻的情况下，焊盘被直接连接到导电层10，如图1所示。

绝缘材料层12填充腔体并覆盖导电层10和衬底的背侧。

如果导电连接部分11被破坏(例如，被诸如前面所描述的那些攻击)，芯片检测两个相应腔体之间测量的特性的变化，并触发对抗措施。为了避免这种对抗措施，盗印者可以尝试在不中断连接的情况下去除绝缘层12并暴露导电层10，或者在激活芯片之前重整被破坏的连接。一旦达到绝缘材料层12，绝缘材料层12的刻蚀会导致导电层10的刻蚀的开始。然而，每个导电部分11的表面都足够大，使得该部分在盗印者检测到导电层10并且停止刻蚀之前，不会被完全蚀刻。因此，盗印者可以从导电层10的残余中发现已被破坏的连接，并且在激活芯片之前可以重新连接腔体的导电层。随后，攻击将不会被测量电路检测到。

图2是防止芯片受到背侧攻击的设备的实施例的简化的截面图。图2示出与图1中的被指定具有相同参考标号的元件相似的元件。

图2示出在半导体衬底2的前侧的3个导电焊盘4、6和8，以及相应的腔体，如前面所描述的。

腔体在图2的平面中界定衬底块13。例如，块13在其上表面侧上包含芯片的有源部件(诸如晶体管、电容器等)。每个块13的背侧是平面的，并且在图1中以虚线局部地示出。突起14位于块13的背侧上。例如，突起14基本上位于块13的背侧的中间。突起的长度由图2平面中的突起的较低水平部分限定，突起的较低水平部分作为与衬底相对的面。具体而言，由在两个腔体之间延伸的导电层的一部分覆盖的突起的长度是所述两个腔体之间的方向上的突起的尺寸。例如，突起的长度是在腔体间距离的10％到40％之间。突起的宽度(也就是，在与图2平面正交的方向上的突起的尺寸)具有大于或等于突起的长度的值。例如，这些突起是由衬底2的材料制成的。作为变型，突起可以是由绝缘材料制成的(诸如氧化硅或氮化硅)。

突起位于衬底的背侧上。具体而言，突起位于相邻腔体之间的衬底的背侧的部分上。突起位于其上的衬底的背侧的部分例如是基本上平面的。每个突起在与衬底的背侧平行的平面中的尺寸低于该突起位于其上的部分的尺寸。

导电层10覆盖腔体的壁和底部，并且层10的部分在腔体之间的衬底2的背侧上延伸。在腔体之间延伸的层10的每一部分都局部地位于突起14上。层10的部分被划分为两类，如图2所示，并通过参考标号16和18被指定。

在焊盘6和8的腔体之间延伸的层10的部分16是连续的，并且电连接导电焊盘6和8。

在焊盘4和6的腔体之间延伸的层10的部分18，与位于焊盘6和8之间的部分类似，然而在突起的较低部分的层级处被中断。

能够测量电气特性的电路(未示出)被连接到具有部分16和18在其间延伸的不同的焊盘，以检测所测量的特性的值的变化。例如，电路可以检测连接焊盘6和8的电气连接的中断。例如，电路也可以检测具有在其间延伸的被中断的部分18的焊盘4和6是否是电连接的。

芯片可以进一步在它的背侧上覆盖有绝缘层12。例如，层12由不透明的聚合物制成，以使得难以或者甚至不可能在不去除聚合物的情况下区分腔体之间的连接。例如，聚合物对可见和红外辐射是不透明的。例如，聚合物也被选择，以使聚合物刻蚀产品迅速刻蚀导电层10，避免在刻蚀导电层之前停止刻蚀。

进一步地，衬底2可以包括没有与腔体相关联的诱骗导电焊盘以及没有与导电焊盘相关联的诱骗腔体。这种诱骗元件(未示出)可以误导如下盗印者，该盗印者试图理解芯片和其器件的防止背侧攻击的操作。

图3示出了在背侧攻击期间的图2的芯片。更特别地，芯片遭受的攻击包括背侧的平面刻蚀。

在攻击期间，例如，绝缘体层12通过化学刻蚀而被刻蚀。覆盖突起的导电层10的部分具有小的表面面积，并且因此没有立即被检测到。进一步地，例如，层12的材料已被选择，以使它的刻蚀产品迅速地刻蚀层10的材料。覆盖突起的层10的部分在层10被盗印者检测并且刻蚀被停止之前被快速并且完全地刻蚀。因此，导电焊盘之间的连接被破坏，并且攻击可以在芯片的激活时被发现。进一步地，区分连续的部分16和被中断的部分18的唯一元件位于突起上，并且在攻击期间被刻蚀。随后，不再可能区分其间延伸有连续导电层16的部分的腔体和其间延伸有被中断的传导层18的部分的腔体。盗印者不能确定哪些腔体应该被重新连接以避免触发对抗措施，以及哪些腔体不应该被重新连接。

图4A到图4E图示了图2的芯片的制造步骤。

图4A图示了最初的制造步骤。芯片包括半导体衬底2(例如由硅制成)，并且半导体衬底2具有例如在从150μm到200μm范围内的厚度。导电焊盘4、6和8(例如对应于互连结构19的较低层级的金属化)位于衬底2的前侧上。在这些焊盘之间，已预先形成适当的半导体结构。

在衬底2的背侧上旨在用于突起的位置处形成第一掩模20。例如，第一掩模20由氧化硅或氮化硅制成。第二掩模22在背侧上形成。第二掩模22包括腔体将被刻蚀的位置上在衬底2的区域的层级处的开口，该开口与导电焊盘相对。

在图4B的步骤中，通过第二掩模22的开口，腔体在导电焊盘4、6和8的对面被刻蚀。例如，在达到导电焊盘之前，在距离导电焊盘1μm到10μm范围的距离时，刻蚀被停止。随后，第二掩模22被移除。

在图4C的步骤中，衬底2从背面再次被刻蚀。衬底被刻蚀，直到腔体达到导电焊盘，并且被第一掩模20保护的部分形成突起14。随后，第一掩模被移除。

例如，突起14的厚度在从3μm到30μm的范围内。

在图4D的步骤中，导电层10被沉积在芯片的整个背侧上，例如通过物理气相沉积或者电化学沉积法。在电容测量的情况下，在形成导电层10之前，在腔体的壁和底部上形成电绝缘材料层(未示出)。

层10被均匀地沉积。导电层10的厚度例如在从0.1μm至3μm的范围内。更一般而言，每个突起的厚度例如在导电层10的厚度的5至10倍的范围内。

在图4E的步骤中，例如通过化学刻蚀，导电层从衬底的背侧的选定位置被移除，以形成在腔体之间延伸的导电层10的部分。该部分可以是在相应的突起14的层级处被中断的部分18或连续的部分16。

作为变型，突起14可以是由与衬底2的材料不同的材料制成的。例如，突起是由绝缘材料(诸如氧化硅或氮化硅)制成的。然后，突起14可以由第一掩模20形成。然后，该方法不包括图4C的步骤，图4C包括移除第一掩模。在图4B的步骤中所执行的腔体的刻蚀接触导电焊盘。

在本文中描述的制造方法的优点是，它们只包括通常的制造步骤。它们具有低成本。

具体实施例已被描述。本领域技术人员将容易想到各种变更、修改和改进。

在上文已描述具有不同变型的各种实施例。应该注意的是，本领域技术人员可以在不表现出任何独创性的步骤的情况下，组合这些各种的实施例和变型的各种元件。

这种变更、修改和改进旨在成为本公开内容的一部分，并且旨在处于本发明的精神和范围内。相应地，上述描述只是以示例的方式，并且不旨在进行限制。本发明仅如随附的权利要求及其等同方案所限定的那样被限制。

Claims (12)

1.一种电子芯片，包括：

导电焊盘(4，6，8)，位于衬底(2)的前侧上，所述衬底由半导体材料制成；

腔体，从所述衬底(2)的背侧被刻蚀到所述衬底(2)中，每个腔体到达导电焊盘(4，6，8)；

导电层，覆盖所述腔体的壁和底部，并且包括所述导电层(10)的多个部分(16，18)，每个部分在所述背侧上延伸在两个腔体之间，所述导电层(10)的每个部分(16，18)局部地位于突起(14)上；以及

电路，能够检测在两个焊盘(4，6，8)之间测量的电气特性的变化。

2.根据权利要求1所述的电子芯片，其中每个突起(14)的长度大致在分离所述腔体的距离的10％到40％的范围内，所述腔体具有位于其间的所述突起(14)。

3.根据权利要求1或2所述的电子芯片，其中所述导电层(10)的特定突起在所述突起(14)的较低部分的层级处被中断。

4.根据权利要求1至3中任一项所述的电子芯片，其中绝缘材料(12)填充所述腔体、并且覆盖所述芯片的背侧和所述导电层(10)，所述绝缘材料(12)是不透明的、并且相对于所述导电层(10)的材料具有低刻蚀选择性。

5.根据权利要求1至4中任一项所述的电子芯片，其中所述突起(14)由与所述衬底(2)相同的材料制成。

6.根据权利要求1至4中任一项所述的电子芯片，其中所述突起(14)由电绝缘材料制成。

7.根据权利要求1至6中任一项所述的电子芯片，其中所述电路能够测量焊盘(4，6，8)之间的电阻，并且每个焊盘直接连接到所述导电层(10)。

8.根据权利要求1至6中任一项所述的电子芯片，其中所述电路能够测量焊盘(4，6，8)之间的电容，并且每个焊盘通过绝缘材料的第一层而与所述导电层(10)分离。

9.一种制造电子芯片的方法，所述方法包括：

a)在半导体衬底(2)的前侧上形成导电焊盘(4，6，8)；

b)从所述衬底(2)的背侧刻蚀腔体，所述腔体与所述导电焊盘相对；

c)刻蚀所述衬底(2)的所述背侧直到所述腔体到达对应的焊盘，并且在腔体之间形成突起(14)；

d)利用导电层(10)覆盖所述衬底(2)的所述背侧；以及

e)刻蚀所述导电层以形成多个部分(16，18)，每个部分在两个腔体之间延伸，每个部分局部地位于突起(14)上。

10.根据权利要求9所述的方法，其中刻蚀所述导电层(10)的步骤e)还包括：形成所述导电层(10)的多个部分(18)，所述多个部分在所述突起(14)的层级处被中断。

11.根据权利要求9或10所述的方法，其中所述突起(14)通过刻蚀掩膜部分(20)形成。

12.根据权利要求9至11中任一项所述的方法，其中在步骤c)和d)之间，绝缘材料的第一层被沉积在所述腔体的壁和底部上。