CN109302166A - 一种脉冲宽度调制电路及装置 - Google Patents

一种脉冲宽度调制电路及装置 Download PDF

Info

Publication number
CN109302166A
CN109302166A CN201811041822.9A CN201811041822A CN109302166A CN 109302166 A CN109302166 A CN 109302166A CN 201811041822 A CN201811041822 A CN 201811041822A CN 109302166 A CN109302166 A CN 109302166A
Authority
CN
China
Prior art keywords
circuit
output
phase
signal
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811041822.9A
Other languages
English (en)
Other versions
CN109302166B (zh
Inventor
黄奇伟
詹陈长
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN201811041822.9A priority Critical patent/CN109302166B/zh
Publication of CN109302166A publication Critical patent/CN109302166A/zh
Application granted granted Critical
Publication of CN109302166B publication Critical patent/CN109302166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Abstract

本发明公开了一种脉冲宽度调制电路及装置。该脉冲宽度调制电路包括时序控制电路、数字选择电路、延迟触发电路和脉冲输出电路，数字选择电路的选择信号控制端与选择信号线电连接，多个备选相位输入端分别和对应的多个备选相位输出端电连接，数字选择电路根据选择信号线上的选择控制信号在选择相位输出端输出一个选择相位脉冲信号；以及延迟触发电路的选择相位输入端与选择相位输出端电连接，调节信号输入端与第一调节信号线电连接，延迟触发电路根据第一调节信号线上的第一调节信号将选择相位脉冲信号的延迟一可调时间，并从复位信号输出端输出复位信号。本发明经过占空比的粗调和微调有效提高了脉冲宽度调制电路的精度。

Description

一种脉冲宽度调制电路及装置
技术领域
本发明实施例涉及电子技术领域，尤其涉及一种脉冲宽度调制电路及装置。
背景技术
数字脉冲宽度调制(Digital Pulse Width Modulation，DPWM)电路的主要功能是将输入的数字控制信号转换为对应的脉冲宽度的脉冲信号。如果该脉冲信号的频率固定，对脉冲宽度的调节就可以实现调节该脉冲信号的占空比。
DPWM电路在电子技术领域得到了广泛的应用，例如，在照明控制系统中，不同的占空比对应不同的亮度，通过DPWM电路可以实现对照明系统亮度的数字控制，又如，在直流对直流(DC-DC)转换器中，不同的占空比对应不同的输出电压，通过DPWM电路可以实现对DC-DC转换器的数字控制。然而，现有的DPWM电路进行占空比调节的分辨率比较低，无法满足精度更高的占空比调节的需求。
发明内容
本发明提供一种脉冲宽度调制电路及装置，以实现提高占空比调节的精度。
第一方面，本发明实施例提供了一种脉冲宽度调制电路，所述脉冲宽度调制电路包括：
时序控制电路，所述时序控制电路包括第一时钟信号输入端和多个备选相位输出端，所述第一时钟信号输入端与时钟信号线电连接，所述时序控制电路用于根据所述时钟信号线上的输入时钟信号在所述多个备选相位输出端输出相位依次延迟的备选脉冲信号；
数字选择电路，所述数字选择电路包括选择信号控制端、多个备选相位输入端和一个选择相位输出端，所述选择信号控制端与选择信号线电连接，所述多个备选相位输入端分别和对应的所述多个备选相位输出端电连接，所述数字选择电路用于根据选择信号线上的选择控制信号在所述选择相位输出端输出一个选择相位脉冲信号；
延迟触发电路，所述延迟触发电路包括选择相位输入端、调节信号输入端、和复位信号输出端，所述选择相位输入端与所述选择相位输出端电连接，所述调节信号输入端与第一调节信号线电连接，所述延迟触发电路用于根据所述第一调节信号线上的第一调节信号将所述选择相位脉冲信号延迟一可调时间，并从所述复位信号输出端输出复位信号；
脉冲输出电路，所述脉冲输出电路包括第二时钟信号输入端、复位信号输入端和脉冲信号输出端，所述第二时钟信号输入端与相位比较信号线电连接，所述复位信号输入端与所述复位信号输出端电连接，所述脉冲信号输出端与脉冲输出信号线电连接，所述脉冲输出电路用于根据所述相位比较信号线输入的相位比较信号和所述复位信号输入端输入的复位信号控制所述脉冲信号输出端输出的脉冲信号的占空比。
第二方面，本发明实施例还提供了一种数字脉冲宽度调制装置，所述数字脉冲宽度调制装置包括如本发明任意实施例所提供的脉冲宽度调制电路。
本发明通过设置数字选择电路的选择信号控制端与选择信号线电连接，多个备选相位输入端分别和对应的多个备选相位输出端电连接，数字选择电路根据选择信号线上的选择控制信号在选择相位输出端输出一个选择相位脉冲信号；以及延迟触发电路的选择相位输入端与选择相位输出端电连接，调节信号输入端与第一调节信号线电连接，延迟触发电路根据第一调节信号线上的第一调节信号将选择相位脉冲信号延迟一可调时间，并从复位信号输出端输出复位信号，与现有技术相比，本发明实施例实现了多个相位选择与时间延迟共同作用的脉冲宽度调制电路，即经过占空比的粗调和微调有效提高了脉冲宽度调制电路的精度。
附图说明
图1为本发明实施例提供的一种脉冲宽度调制电路的结构示意图；
图2为本发明实施例提供的一种脉冲宽度调制电路的时序图；
图3为本发明实施例提供的一种脉冲宽度调制电路的占空比输出示意图；
图4为本发明实施例提供的另一种脉冲宽度调制电路的结构示意图；
图5为本发明实施例提供的一种第一时间延迟电路的电路图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种脉冲宽度调制电路。示例性地，图1为本发明实施例提供的一种脉冲宽度调制电路的结构示意图。参见图1，该脉冲宽度调制电路包括：时序控制电路100、数字选择电路200、延迟触发电路300和脉冲输出电路400。时序控制电路100包括第一时钟信号输入端101和多个备选相位输出端102(图1中示例性地包括8个备选相位输出端102，即8相位时序输出)，第一时钟信号输入端101与时钟信号线10电连接。时序控制电路100用于根据时钟信号线10上的输入时钟信号在多个备选相位输出端102输出相位依次延迟的备选脉冲信号。数字选择电路200包括选择信号控制端201、多个备选相位输入端202(图1中示例性地包括8个备选相位输入端202)和一个选择相位输出端203，选择信号控制端201与选择信号线20电连接，多个备选相位输入端202分别和对应的多个备选相位输出端102电连接。数字选择电路200用于根据选择信号线20上的选择控制信号在选择相位输出端203输出一个选择相位脉冲信号。延迟触发电路300包括选择相位输入端301、调节信号输入端302、和复位信号输出端303，选择相位输入端301与选择相位输出端203电连接，调节信号输入端302与第一调节信号线30电连接。延迟触发电路300用于根据第一调节信号线30上的第一调节信号将选择相位脉冲信号延迟一可调时间，并从复位信号输出端303输出复位信号。脉冲输出电路400包括第二时钟信号输入端401、复位信号输入端402和脉冲信号输出端403，第二时钟信号输入端401与相位比较信号线40电连接，复位信号输入端402与复位信号输出端303电连接，脉冲信号输出端403与脉冲输出信号线50电连接。脉冲输出电路400用于根据相位比较信号线40输入的相位比较信号和复位信号输入端402输入的复位信号控制脉冲信号输出端403输出的脉冲信号的占空比。
示例性地，图2为本发明实施例提供的一种脉冲宽度调制电路的时序图。参见图1和图2，该脉冲宽度调制电路的工作过程为，时序控制电路100根据时钟信号线10上的输入时钟信号在多个备选相位输出端102输出相位依次延迟的备选脉冲信号，且相邻相位的备选脉冲信号的相位差相等，即延迟的时间差相等。以8相位备选脉冲信号为例，相位差为45°，8个备选脉冲信号的相位依次为0°、45°、90°、135°、180°、225°、270°和315°。数字选择电路200根据选择信号线20上的选择控制信号在选择相位输出端203输出一个选择相位脉冲信号FD，图2中示例性地选出了第三个备选脉冲信号(即相位为135°的备选脉冲信号，与第0个备选脉冲信号相比，延迟的时间为tc)，从而对多个相位进行初步选择，实现占空比的粗调。延迟触发电路300根据第一调节信号线30上的第一调节信号将选择相位脉冲信号FD延迟一可调时间tw，得到延迟后的选择相位脉冲信号FYD，并从复位信号输出端303输出复位信号，即对选择相位脉冲信号FD进行可控的时间延迟，并作为脉冲宽度调制器的微调时间，实现占空比的微调。可选地，选择相位脉冲信号FD的最大延迟时间为相邻两个备选脉冲信号的相位差对应的时间。示例性地，如图1所示的脉冲宽度调制电路的选择相位脉冲信号FD的延迟时间的范围最小可以对应0°～45°的相位，这样可以确保脉冲宽度调制电路的微调范围全覆盖0～1的占空比。可选地，相位比较信号线40与时序控制电路100的0相位信号备选脉冲信号输出端电连接，使得0相位信号备选脉冲信号输入第二时钟信号输入端401。脉冲输出电路400根据第二时钟信号输入端401输入的0相位信号FY0和复位信号输入端402输入的复位信号控制脉冲信号输出端403输出的脉冲信号。其中，延迟后的选择相位脉冲信号FYD与0相位信号FY0之间有一个固定的相位差，构成了输出脉冲信号的输出时间跨度为tc+tw，占空比为(tc+tw)/T，其中，T为输出脉冲信号的周期。具体地，通过占空比的粗调可以将复位信号延迟时间tc，通过占空比的微调可以将复位信号继续延迟时间tw。若复位信号不延迟可以得到输出脉冲信号的占空比为0，若将复位信号延迟一个周期的时间T可以得到输出脉冲信号的占空比为1。
图3为本发明实施例提供的一种脉冲宽度调制电路的占空比输出示意图。参见图3，点A、点B、点C、点D、点E、点F、点G和点H分别为仅通过粗调在脉冲信号输出端403输出的占空比，各点之间为通过粗调和微调在脉冲信号输出端403输出的占空比，由此可见，本发明实施例通过粗调和微调实现了在全相位的占空比微调。
本发明实施例通过设置数字选择电路200的选择信号控制端201与选择信号线20电连接，多个备选相位输入端202分别和对应的多个备选相位输出端102电连接，数字选择电路200根据选择信号线20上的选择控制信号在选择相位输出端203输出一个选择相位脉冲信号；以及延迟触发电路300的选择相位输入端301与选择相位输出端203电连接，调节信号输入端302与第一调节信号线30电连接，延迟触发电路300根据第一调节信号线30上的第一调节信号将选择相位脉冲信号延迟一可调时间，并从复位信号输出端303输出复位信号，与现有技术相比，本发明实施例实现了多个相位选择与时间延迟共同作用的脉冲宽度调制电路，即经过占空比的粗调和微调有效提高了脉冲宽度调制电路的精度。
图4为本发明实施例提供的另一种脉冲宽度调制电路的结构示意图。参见图4，在上述各实施例的基础上，可选地，时序控制电路100包括2N-1个第一D触发器110，N为整数且N≥2。2N-1个第一D触发器110的时钟脉冲端均与时钟信号线10电连接，2N-1个第一D触发器110的第一输出端Q和第二输出端Qb作为时序控制电路100的备选相位输出端102，第1个第一D触发器110的触发信号输入端D与第2N-1个第一D触发器110的第二输出端Qb电连接，第i个第一D触发器110的触发信号输入端D与第i-1个第一D触发器110的第一输出端Q电连接，2≤i≤2N-1。该时序控制电路100的工作过程为，时钟信号线10上的时钟信号进入时序控制电路100后，由2N-1个第一D触发器110组成的电路为N位时序控制电路，由于第一D触发器110包括第一输出端Q和第二输出端Qb，且第一输出端Q和第二输出端Qb输出的相位相反(例如，第1个第一D触发器110的第一输出端Q输出的备选脉冲信号的相位为0°，第二输出端Qb输出的备选脉冲信号的相位为180°)，因此，该2N-1个第一D触发器110组成的电路为N位时序控制电路，可以产生2N个备选脉冲信号，且多个备选脉冲信号具有固定的相位差，且第一D触发器110的数量决定了脉冲宽度调制调制器的粗调精度。相位差的值由第一D触发器110的数量确定，以N＝3为例，第一D触发器110的数量为4个，备选脉冲信号的数量为8个，相位差为45°。本发明实施例通过设置时序控制电路100包括2N-1个第一D触发器110，实现了2N个备选脉冲信号的输出，且2N个备选脉冲信号之间的相位差相等，进一步提升了脉冲宽度调制电路的精度。另外，本发明实施例在粗调之后还进行微调，无需为了提升控制精度将时序控制电路100中的第一D触发器110的数量设置过多，而设置较多的第一D触发器110会使得电路结构和信号处理复杂，增加了电路的体积和信号处理时间，因此，本发明实施例在提升了脉冲宽度调制电路的精度的基础上，具有更加简单的电路结构和更快的信号处理速度。
继续参见图4，可选地，数字选择电路200为2N：1的数字选择电路，选择信号控制端输入的选择控制信号DS[N-1:0]可以从2N个备选脉冲信号中选择出选择相位脉冲信号并输出。
继续参见图4，在上述各实施例的基础上，可选地，延迟触发电路300包括第一时间延迟电路310和上升沿触发电路320。第一时间延迟电路310的第一输入端作为延迟触发电路300的选择相位输入端301，第二输入端作为延迟触发电路300的调节信号输入端302。上升沿触发电路320的输入端与第一时间延迟电路310的输出端电连接，输出端作为延迟触发电路300的复位信号输出端303。该延迟触发电路300的工作过程为，数字选择电路200的选择相位输出端203输出的选择相位脉冲信号FD输入第一时间延迟电路310后，第一时间延迟电路310根据第一调节信号线30上的第一调节信号将选择相位脉冲信号的相位延迟一可调时间FD的相位，并从输出端输出延迟后的选择相位脉冲信号FYD。上升沿触发电路320的输入端接收该延迟后的选择相位脉冲信号FYD，并从复位信号输出端303输出复位信号，且该复位信号的触发沿(上升沿或下降沿)与延迟后的选择相位脉冲信号FYD的相位相等。本发明实施例通过设置延迟触发电路300包括第一时间延迟电路310和上升沿触发电路320，能够在复位信号输出端303输出稳定可靠的复位信号。
继续参见图4，在上述各实施例的基础上，可选地，该脉冲宽度调制电路还包括第二时间延迟电路500。第二时间延迟电路500的第一输入端与相位比较信号线40电连接，输出端与脉冲输出电路400的第二时钟信号输入端401电连接。第二时间延迟电路500这样设置，使得延迟后的选择相位脉冲信号FYD与相位比较信号线上的相位比较信号采用时间延迟差的获取方式，利用第二时间延迟电路500与延迟触发电路300中的第一时间延迟电路310的时间延迟差作为输出信号的脉冲宽度，消除了第一时间延迟电路中存在的误差，进一步提升了脉冲宽度调制电路的调制精度。
继续参见图4，在上述各实施例的基础上，可选地，上升沿触发电路320包括第一反相器、放大器和与非门。第一反相器的输入端作为上升沿触发电路320的输入端。放大器的输入端与第一反相器的输出端电连接。与非门的第一输入端与放大器的输出端电连接，第二输入端与第一反相器的输入端电连接，输出端作为上升沿触发电路320的输出端，以根据延迟后的选择相位脉冲信号FYD在上升沿触发电路320的输出端输出触发脉冲信号。
继续参见图4，在上述各实施例的基础上，可选地，脉冲输出电路400包括第二D触发器。第二D触发器的触发信号输入端D与第二电源信号线60电连接，时钟脉冲端Clk作为脉冲输出电路400的第二时钟信号输入端401，复位端R作为脉冲输出电路400的复位信号输入端402，第一输出端Q作为脉冲输出电路400的脉冲信号输出端403。即第二D触发器是一个具备重置功能的D触发器，示例性地，该脉冲输出电路400的工作过程为，当0相位信号FY0输入至第二D触发器的时钟脉冲端Clk后，第二D触发器的第一输出端Q输出高电平，经过延迟时间tc+tw后，复位信号输入至第二D触发器的复位端R，第二D触发器的第一输出端Q输出低电平，从而实现输出脉冲宽度为tc+tw的信号。
图5为本发明实施例提供的一种第一时间延迟电路的电路图。参见图5，第一时间延迟电路310包括数字控制电路311和相位变换电路316。数字控制电路311包括输入端和2P个输出端，数字控制电路311的输入端作为第一时间延迟电路310第二输入端(即延迟触发电路300的调节信号输入端302)，数字控制电路311用于根据其输入端输入的第一调节信号调节2P个输出端输出的电流大小。相位变换电路316包括输入端、输出端和2P个相位控制端，相位变换电路316的输入端作为第一时间延迟电路310的第一输入端(延迟触发电路300的选择相位输入端301)，输出端作为第一时间延迟电路310的输出端，2P个相位控制端分别和对应的数字控制电路311的输出端电连接，相位变换电路316用于根据相位控制端输入的电流大小控制其输出端输出的复位信号的相位；其中，P为自然数。
继续参见图5，在上述各实施例的基础上，可选地，数字控制电路311的2P个输出端分别包括第一输出端和第二输出端，相位变换电路316的2P个相位控制端分别包括第一相位控制端和第二相位控制端，第一相位控制端与对应的第一输出端电连接，第二相位控制端与对应的第二输出端电连接。示例性地，图5中的数字控制电路311包括2个输出端，其中，第一输出端3111和第二输出端3112构成数字控制电路311的一个输出端，第一输出端3113和第二输出端3114构成数字控制电路311的另一个输出端。与之相对应地，相位变换电路316包括2个相位控制端，其中，第一相位控制端3161和第二相位控制端3162构成相位变换电路316的一个相位控制端，第一相位控制端3163和第二相位控制端3164构成相位变换电路316的另一个相位控制端。且，第一相位控制端3161与第一输出端3111电连接，第二相位控制端3162与第二输出端3112电连接，第一相位控制端3163与第一输出端3113电连接，第二相位控制端3164第二输出端3114电连接。
数字控制电路311包括：第一电阻Ra、第一电流镜组312、第二电阻Rb、第二电流镜组313、第三电流镜组314和第四电流镜组315。第一电阻Ra的第一端与接地线电连接。第一电流镜组312的控制端与数字控制电路311的输入端电连接，电流输入端与第一电源信号线电连接，第一电流输出端与第一电阻Ra的第二端电连接，第二电流输出端与第二电流镜的第一电流输入端电连接，第一电流镜组312用于根据第一调节信号调节其电流输出端输出的电流大小。第二电阻Rb的第一端与第一电源信号线电连接。第二电流镜组313的第一电流输入端与第二电阻Rb的第二端电连接，电流输出端与接地线电连接。第三电流镜组314包括电流输入端、第一电流输出端、第二电流输出端和2P个第三电流输出端，第三电流镜组314的电流输入端与第一电源信号线电连接，第一电流输出端与第二电流镜组313的第二电流输入端电连接，2P个第三电流输出端分别与数字控制电路311的2P个第一输出端对应电连接。第四电流镜组315包括第一电流输入端、电流输出端和2P个第二电流输入端，第四电流镜组315的第一电流输入端与第三电流镜组314的第二电流输出端电连接，2P个第二电流输入端分别与数字控制电路311的2P个第二输出端对应电连接，电流输出端与接地线电连接。
示例性地，数字控制电路311的控制精度为M位，M≥1。该数字控制电路311的工作过程为，第一电流镜组312的第一电流输出端输出的电流为Ib，第一电流镜组312根据第一调节信号DT[M:1]，控制第二电流输出端输出的电流为第二电阻Rb与第二电流镜组313的第一电流输入端电连接的支路上的电流为Ia，根据基尔霍夫电流定律，流入第二电流镜组313的第一电流输入端的电流为第三电流镜组314的第一电流输出端输出的电流为2P个第二电流输出端输出的电流为第四电流镜组315的第一电流输入端输入的电流为2P个第二电流输入端输入的电流为即该数字控制电路311实现了根据第一调节信号DT[M:1]调节其输出端输出的电流大小。
继续参见图5，可选地，第一电流镜组312包括第一晶体管MP1、2M+1个第二晶体管和2M+1个开关(即开关D1，……，开关D2M+1)，第一晶体管MP1的漏极和栅极短接，且与第一电阻Ra的第二端电连接，源极与第一电源信号线70电连接。2M+1个第二晶体管的栅极均与第一晶体管MP1的栅极电连接，源极均与第一电源信号线70电连接。2M+1个开关的第一端分别与2M+1个第二晶体管的漏极电连接，第一端均与第一电流镜组312的第二电流输出端电连接。其中，2M+1个第二晶体管与第一晶体管MP1构成了2M+1个电流镜，2M+1个第二晶体管的漏极输出的电流与第一晶体管MP1漏极输出的电流相等。第一电阻Ra与第一电流镜组312中的第一晶体管MP1构成电流源，输出电流为Ib，2M+1个开关控制2M+1个第二晶体管的漏极输出的电流是否流入第二电流镜组313。当开关断开时，该开关对应的第二晶体管的电流无法进入第二电流镜组313，当开关闭合时，该开关控制的第二晶体管的电流进入第二电流镜组313。
继续参见图5，可选地，第三电流镜组314包括第三晶体管MP2、第四晶体管MP3和2P个第五晶体管(图5中示例性地包括2个第五晶体管，分别为晶体管MP4和晶体管MP5)，第三晶体管MP2、第四晶体管MP3和第五晶体管的源极均与第一电源信号线70电连接，第三晶体管MP2、第四晶体管MP3和第五晶体管的栅极均与第三晶体管MP2的漏极电连接，第三晶体管MP2的漏极作为第三电流镜组314的第一电流输出端，第四晶体管MP3的漏极作为第三电流镜组314的第二电流输出端，2P个第五晶体管的漏极分别作为第三电流镜组314的2P个第三电流输出端。第四电流镜组315包括第六晶体管MN3和2P个第七晶体管(图5中示例性地包括2个第七晶体管，分别为晶体管MN4和晶体管MN5)，第六晶体管MN3和2P个第七晶体管的源极均与接地线电连接，第六晶体管MN3和2P个第七晶体管的栅极均与第六晶体管MN3的漏极电连接，第六晶体管MN3的漏极作为第四电流镜组315的第一电流输入端，2P个第七晶体管的漏极分别作为第四电流镜组315的2P个第二电流输入端。其中，第四晶体管MP3和2P个第五晶体管的漏极输出的电流与第三晶体管MP2的漏极输出的电流相等，2P个第七晶体管的漏极输入的电流与第六晶体管MN3的漏极输入的电流相等，即第一输出端3111输出的电流和第二输出端3112输入的电流相等，第一输出端3113输出的电流和第二输出端3114输入的电流相等，均为
继续参见图5，可选地，数字控制电路311还包括二进制转温度计电路307，二进制转温度计电路307用于将第一调节信号上的二进制码转换为温度计码，提升了数字控制电路311控制精度。
可选地，第一时间延迟电路310和第二时间延迟电路500的电路结构相同，在第二时间延迟电路500中，选择控制信号控制延迟时间为0。
继续参见图5，在上述各实施例的基础上，可选地，相位变换电路316包括2P个串联连接的反相器(图5中示例性地包括2个反相器)。第1个反相器的输入端作为相位变换电路316的输入端，第2P个反相器的输出端作为相位变换电路316的输出端。2P个反相器的控制端分别作为相位变换电路316的2P个相位控制端。其中，反相器在将输入信号反相的过程中有时间延迟，时间延迟由汇入其控制端的电流大小决定，电流越大，时间延迟越小。相位变换电路316的时间延迟公式可以如下表述：
其中，CL为反相器的负载电容，VDD为第一电源信号线70上的供电电压。
由于在本发明实施例中包括第一时间延迟电路310和第二时间延迟电路500，通过利用第二时间延迟电路500与延迟触发电路300中的第一时间延迟电路310的时间延迟差作为输出信号的脉冲宽度，具体地，在进行占空比微调时，选择相位脉冲信号的相位延迟时间可以通过下式表述：
在公式(2)中，第二项为时间延迟电路固有误差，即设置第二时间延迟电路消除了第一时间延迟电路中存在的误差，进一步提升了脉冲宽度调制电路的调制精度。
本发明实施例还提供了一种数字脉冲宽度调制装置。该数字脉冲宽度调制装置包括如本发明任意实施例所提供的脉冲宽度调制电路。该数字脉冲宽度调制装置例如可以是照明控制系统或DC-DC转换器。该显示装置包括本发明任意实施例所提供的脉冲宽度调制电路，其技术原理和产生的技术效果类似，这里不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种脉冲宽度调制电路，其特征在于，包括：
时序控制电路，所述时序控制电路包括第一时钟信号输入端和多个备选相位输出端，所述第一时钟信号输入端与时钟信号线电连接，所述时序控制电路用于根据所述时钟信号线上的输入时钟信号在所述多个备选相位输出端输出相位依次延迟的备选脉冲信号；
数字选择电路，所述数字选择电路包括选择信号控制端、多个备选相位输入端和一个选择相位输出端，所述选择信号控制端与选择信号线电连接，所述多个备选相位输入端分别和对应的所述多个备选相位输出端电连接，所述数字选择电路用于根据选择信号线上的选择控制信号在所述选择相位输出端输出一个选择相位脉冲信号；
延迟触发电路，所述延迟触发电路包括选择相位输入端、调节信号输入端、和复位信号输出端，所述选择相位输入端与所述选择相位输出端电连接，所述调节信号输入端与第一调节信号线电连接，所述延迟触发电路用于根据所述第一调节信号线上的第一调节信号将所述选择相位脉冲信号延迟一可调时间，并从所述复位信号输出端输出复位信号；
脉冲输出电路，所述脉冲输出电路包括第二时钟信号输入端、复位信号输入端和脉冲信号输出端，所述第二时钟信号输入端与相位比较信号线电连接，所述复位信号输入端与所述复位信号输出端电连接，所述脉冲信号输出端与脉冲输出信号线电连接，所述脉冲输出电路用于根据所述相位比较信号线输入的相位比较信号和所述复位信号输入端输入的复位信号控制所述脉冲信号输出端输出的脉冲信号的占空比。
2.根据权利要求1所述的脉冲宽度调制电路，其特征在于，所述时序控制电路包括2N-1个第一D触发器，N为整数且N≥2；
所述2N-1个第一D触发器的时钟脉冲端均与所述时钟信号线电连接，所述2N-1个第一D触发器的第一输出端和第二输出端作为所述时序控制电路的备选相位输出端，第1个所述第一D触发器的触发信号输入端与第2N-1个第一D触发器的第二输出端电连接，第i个所述第一D触发器的触发信号输入端与第i-1个所述第一D触发器的第一输出端电连接，2≤i≤2N-1。
3.根据权利要求1所述的脉冲宽度调制电路，其特征在于，所述延迟触发电路包括：
第一时间延迟电路，所述第一时间延迟电路的第一输入端作为所述延迟触发电路的选择相位输入端，第二输入端作为所述延迟触发电路的调节信号输入端；
上升沿触发电路，所述上升沿触发电路的输入端与所述第一时间延迟电路的输出端电连接，输出端作为所述延迟触发电路的复位信号输出端。
4.根据权利要求3所述的脉冲宽度调制电路，其特征在于，所述第一时间延迟电路包括：
数字控制电路，包括输入端和2P个输出端，所述数字控制电路的输入端作为所述第一时间延迟电路第二输入端，所述数字控制电路用于根据其输入端输入的第一调节信号调节所述2P个输出端输出的电流大小；
相位变换电路，包括输入端、输出端和2P个相位控制端，所述相位变换电路的输入端作为所述第一时间延迟电路的第一输入端，输出端作为所述第一时间延迟电路的输出端，2P个所述相位控制端分别和对应的所述数字控制电路的输出端电连接，所述相位变换电路用于根据所述相位控制端输入的电流大小控制其输出端输出的复位信号的相位；其中，P为自然数。
5.根据权利要求4所述的脉冲宽度调制电路，其特征在于，所述数字控制电路的2P个输出端分别包括第一输出端和第二输出端，所述相位变换电路的2P个相位控制端分别包括第一相位控制端和第二相位控制端，所述第一相位控制端与对应的所述数字控制电路的第一输出端电连接，所述第二相位控制端与对应的所述数字控制电路的第二输出端电连接；
所述数字控制电路包括：第一电阻、第一电流镜组、第二电阻、第二电流镜组、第三电流镜组和第四电流镜组；
所述第一电阻的第一端与接地线电连接；
所述第一电流镜组的控制端与所述数字控制电路的输入端电连接，电流输入端与第一电源信号线电连接，第一电流输出端与所述第一电阻的第二端电连接，第二电流输出端与所述第二电流镜的第一电流输入端电连接，所述第一电流镜组用于根据所述第一调节信号调节其电流输出端输出的电流大小；
所述第二电阻的第一端与所述第一电源信号线电连接；
所述第二电流镜组的第一电流输入端与所述第二电阻的第二端电连接，电流输出端与所述接地线电连接；
所述第三电流镜组包括电流输入端、第一电流输出端、第二电流输出端和2P个第三电流输出端，所述第三电流镜组的电流输入端与所述第一电源信号线电连接，第一电流输出端与所述第二电流镜组的第二电流输入端电连接，2P个第三电流输出端分别与所述数字控制电路的2P个第一输出端对应电连接；
所述第四电流镜组包括第一电流输入端、电流输出端和2P个第二电流输入端，所述第四电流镜组的第一电流输入端与所述第三电流镜组的第二电流输出端电连接，2P个第二电流输入端分别与所述数字控制电路的2P个第二输出端对应电连接，电流输出端与所述接地线电连接。
6.根据权利要求4所述的脉冲宽度调制电路，其特征在于，所述相位变换电路包括2P个串联连接的反相器；
第1个所述反相器的输入端作为所述相位变换电路的输入端，第2P个所述反相器的输出端作为所述相位变换电路的输出端；
2P个所述反相器的控制端分别作为所述相位变换电路的2P个相位控制端。
7.根据权利要求3所述的脉冲宽度调制电路，其特征在于，所述上升沿触发电路包括：
第一反相器，所述第一反相器的输入端作为所述上升沿触发电路的输入端；
放大器，所述放大器的输入端与所述第一反相器的输出端电连接；
与非门，所述与非门的第一输入端与所述放大器的输出端电连接，第二输入端与所述第一反相器的输入端电连接，输出端作为所述上升沿触发电路的输出端。
8.根据权利要求1所述的脉冲宽度调制电路，其特征在于，还包括第二时间延迟电路；
所述第二时间延迟电路的第一输入端与所述相位比较信号线电连接，输出端与所述脉冲输出电路的第二时钟信号输入端电连接。
9.根据权利要求1所述的脉冲宽度调制电路，其特征在于，所述脉冲输出电路包括第二D触发器；
所述第二D触发器的触发信号输入端与第二电源信号线电连接，时钟脉冲端作为所述脉冲输出电路的第二时钟信号输入端，复位端作为所述脉冲输出电路的复位信号输入端，第一输出端作为所述脉冲输出电路的脉冲信号输出端。
10.一种数字脉冲宽度调制装置，其特征在于，包括：如权利要求1-9任一项所述的脉冲宽度调制电路。
CN201811041822.9A 2018-09-07 2018-09-07 一种脉冲宽度调制电路及装置 Active CN109302166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811041822.9A CN109302166B (zh) 2018-09-07 2018-09-07 一种脉冲宽度调制电路及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811041822.9A CN109302166B (zh) 2018-09-07 2018-09-07 一种脉冲宽度调制电路及装置

Publications (2)

Publication Number Publication Date
CN109302166A true CN109302166A (zh) 2019-02-01
CN109302166B CN109302166B (zh) 2022-08-23

Family

ID=65166335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811041822.9A Active CN109302166B (zh) 2018-09-07 2018-09-07 一种脉冲宽度调制电路及装置

Country Status (1)

Country Link
CN (1) CN109302166B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198894A1 (zh) * 2021-03-26 2022-09-29 长鑫存储技术有限公司 信号生成电路及存储器
US11715503B2 (en) 2021-03-26 2023-08-01 Changxin Memory Technologies, Inc. Signal generation circuit and memory
WO2023221252A1 (zh) * 2022-05-17 2023-11-23 华中科技大学 一种脉宽可调的脉冲电压发生装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1794872A1 (en) * 2004-10-01 2007-06-13 Aleksandar Prodic A digital controller for dc-dc switching converters for operation at ultra-high constant switching frequencies
CN102394643A (zh) * 2011-11-16 2012-03-28 东南大学 一种基于数字延迟锁相环的数字脉宽调制器
CN102832914A (zh) * 2012-09-17 2012-12-19 电子科技大学 一种数字脉冲宽度调制器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1794872A1 (en) * 2004-10-01 2007-06-13 Aleksandar Prodic A digital controller for dc-dc switching converters for operation at ultra-high constant switching frequencies
CN102394643A (zh) * 2011-11-16 2012-03-28 东南大学 一种基于数字延迟锁相环的数字脉宽调制器
CN102832914A (zh) * 2012-09-17 2012-12-19 电子科技大学 一种数字脉冲宽度调制器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SANG-YUN KIM 等: "Design of a High Efficiency DC–DC Buck Converter", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198894A1 (zh) * 2021-03-26 2022-09-29 长鑫存储技术有限公司 信号生成电路及存储器
US11715503B2 (en) 2021-03-26 2023-08-01 Changxin Memory Technologies, Inc. Signal generation circuit and memory
WO2023221252A1 (zh) * 2022-05-17 2023-11-23 华中科技大学 一种脉宽可调的脉冲电压发生装置

Also Published As

Publication number Publication date
CN109302166B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
US6177787B1 (en) Circuits and methods for controlling timing and slope compensation in switching regulators
US6380783B1 (en) Cyclic phase signal generation from a single clock source using current phase interpolation
CN101562442B (zh) 抖频电路及低频三角波发生器
CN109302166A (zh) 一种脉冲宽度调制电路及装置
CN101106330B (zh) 用于并联式功率转换器的切换控制器
US8860483B2 (en) Pulse width modulation signal generation circuit and pulse width modulation signal generation method
CN104901534B (zh) 一种斜坡补偿电路及dc‑dc转换装置
US6603339B2 (en) Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator
CN102386893A (zh) 一种可调节的方波信号发生电路以及应用其的开关型调节器
US6509771B1 (en) Enhanced operational frequency for a precise and programmable duty cycle generator
US5227672A (en) Digital clock selection and changeover apparatus
CN106712490A (zh) 基于iodelay固件的dc/dc控制电路
US5367204A (en) Multiple digital clock edge generator circuit and method
CN107070205B (zh) 一种新电荷泵电路
US6577202B1 (en) Multiple duty cycle tap points for a precise and programmable duty cycle generator
US7898311B2 (en) Phase shifting circuit which produces phase shift signal regardless of frequency of input signal
US7095184B2 (en) Electronic ballast for a lamp to be operated using iterative voltage pulses
CN108123687A (zh) 带扩频功能的振荡器电路
CN102427350B (zh) 一种pwm信号移相电路及控制方法
CN107196509A (zh) 一种直流‑直流转换器及电子设备
CN201528323U (zh) 一种基于扩频转换技术的emi改善电路
CN109743039A (zh) 信号产生装置
CN215581086U (zh) 应用于模拟抖频技术的三角波产生电路
CN112421954B (zh) 多相变换器及其控制电路
CN216216812U (zh) 一种占空比调节电路、集成电路及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant